JPH08331407A

JPH08331407A - 映像ブランキング回路

Info

Publication number: JPH08331407A
Application number: JP15563695A
Authority: JP
Inventors: Atsushi Uejima; 淳上島
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-05-31
Filing date: 1995-05-31
Publication date: 1996-12-13

Abstract

(57)【要約】【目的】偏向系と水平ブランキングパルスとの位相を良
好に保つ。【構成】分周器２からはＰＬＬ回路の作用によりＰＬＬ
回路に入力されたＨｓｙｎｃと周波数・位相の一致した
パルス信号が出力され、このパルス信号をＨＢＬＫタイ
ミング発生部５でカウントしてデコードすることによ
り、所定位相のタイミングパルスＶ４を得る。このタイ
ミングパルスＶ４を積分器６で積分し、基準電圧と比較
して生成したＳＥＴ／ＲＥＳＥＴ信号により、ＲＳフリ
ップフロップ８をトリガして水平ブランキングパルスＨ
ＢＬＫを作成する。水平ブランキングパルスＨＢＬＫの
位相は、デコード値および基準電圧をコントロールする
ことにより調整する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、テレビジョン（ＴＶ）
システムにおける映像ブランキング回路に関し、特に１
６：９のアスペクト比を有するワイドテレビジョンに適
用して好適なものである。

【０００２】

【従来の技術】テレビジョンシステムにおいては、電子
ビームを水平走査すると共に、垂直走査することにより
画像をブラウン管に表示しているが、水平走査において
電子ビームが終了点から開始点まで戻る水平帰線期間に
は水平同期信号やバースト信号が挿入されており、垂直
走査においては電子ビームが終了点から開始点まで戻る
垂直帰線期間には垂直同期信号や等化パルス等が挿入さ
れている。そこで、この帰線（リトレース）期間内に含
まれている信号が画面に表示されないように、垂直偏向
回路および水平偏向回路からの鋸歯状波の帰線期間に生
じるブランキングパルスを、ブラウン管のカソードやグ
リッドに印加している。

【０００３】この場合の水平偏向回路からブランキング
パルスを発生する従来の構成を図６に示す。図６に示す
ように、従来の民生用テレビセットの水平偏向回路にお
いては共振回路を使うことが一般的であり、この結果水
平偏向ヨークＨ．ＤＹにはフライバックパルス（ＦＢ
Ｐ）と呼ばれるリトレース区間に相当するパルスが生じ
る。

【０００４】すなわち、水平出力トランジスタＴＲのベ
ースに水平ドライブからの水平パルスが印加されると、
水平出力トランジスタＴＲがオンして水平偏向ヨーク
Ｈ．ＤＹから直線的に増加する電流Ｉが水平出力トラン
ジスタＴＲに流れるようになる。この時、水平偏向ヨー
クＨ．ＤＹに発生する電圧はＬ・ｄＩ／ｄｔと表され
る（Ｌは水平偏向ヨークＨ．ＤＹのインダクタンス）の
で、発生する電圧は変化することなく一定となる。水平
パルスが反転すると、水平出力トランジスタＴＲがオフ
して、水平偏向ヨークＨ．ＤＹに蓄えられた磁気エネル
ギは縦続されたコンデンサＣ₂₀およびコンデンサＣ₂₁に
移るようになり、全部の磁気エネルギがコンデンサＣ₂₀
およびコンデンサＣ₂₁に移ると、今度は逆にコンデンサ
Ｃ₂₀およびコンデンサＣ₂₁に蓄えられたエネルギが水平
偏向ヨークＨ．ＤＹに移るようになる。すなわち、水平
偏向ヨークＨ．ＤＹとコンデンサＣ₂₀およびコンデンサ
Ｃ₂₁とは共振を起こすようになる。

【０００５】この時、水平偏向ヨークＨ．ＤＹに振動す
る電圧が発生するが、ダンパダイオードＤ₂₀のカソード
の電位がグランドレベル（正確には−１Ｖ_BE；Ｖ_BEはダ
ンパダイオードＤ₂₀の順方向電圧）となったところで、
ダンパダイオードＤ₂₀が導通し、水平偏向ヨークＨ．Ｄ
Ｙに発生する電圧が振動しないよう固定される。この
時、水平偏向ヨークＨ．ＤＹから直線的に減少する電流
が電源Ｖｃｃに流れ、この電流がゼロとなった時に初期
状態に戻り、再び水平パルスが供給されて前記した動作
が繰り返し行われるようになる。

【０００６】この場合に、水平偏向ヨークＨ．ＤＹに発
生されるパルス電圧を、縦続されたコンデンサＣ₂₀およ
びコンデンサＣ₂₁で分圧することによりフライバックパ
ルスＦＢＰが出力されるが、このフライバックパルスＦ
ＢＰを比較器１０１において基準電圧Ｖｒｅｆでスライ
スすることにより、水平ブランキングパルスＨＢＬＫを
得ている。この水平ブランキングパルスＨＢＬＫをブラ
ウン管のカソードに印加することにより、帰線区間を光
らせずに映像をブランキングすることが可能となる。

【０００７】この場合のフライバックパルスＦＢＰおよ
び水平ブランキングパルスＨＢＬＫの波形を図７に示す
が、水平ブランキングパルスＨＢＬＫは基準電圧Ｖｒｅ
ｆでスライスするようにして生成しているために、フラ
イバックパルスＦＢＰよりｔｄの時間遅れの区間が生じ
る。この区間では水平ブランキングパルスＨＢＬＫがな
いため、ブランキングをかけることは不可能であるが、
通常民生用のテレビジョンシステムにおいてはオーバー
スキャンすることにより、有効画面を実際の偏向してい
る範囲に対して数％狭く設定しているため、この遅れの
ための帰線区間のブランキングのミスは有効画面の外へ
追いやられてしまい、問題となることはない。ここで、
４：３のアスペクト比のセットにおける上記の様子を図
８（ａ）に示すが、水平方向のＤ＋Ｃ＋Ｄの区間が実際
に偏向されている区間であり、水平方向の両端の区間Ｄ
を除く部分が４：３とされた有効画面とされ、上記ｔｄ
の時間遅れの区間は区間Ｄに含まれるようにされる。

【０００８】しかし近年、４：３のアスペクト比を持つ
セットのほか、１６：９のアスペクト比を持った所謂ワ
イドテレビというものが提案されている。現状では４：
３のアスペクト比のテレビ放送が大半を占めているた
め、このワイドテレビにおいて４：３のアスペクト比の
テレビ放送を受信することを想定した地上波放送、ある
いはビデオソフトを見る際にいかに違和感なく見せるか
ということで様々な方式が提案されている。この中にノ
ーマルモードと呼ばれるものがあり、これはワイドテレ
ビにおいて４：３のアスペクト比のままの映像を提供す
るモードである。この様子を図８（ｂ）に示すが、この
場合区間Ｄ＋Ｃ＋Ｄに相当する実際に偏向している範囲
は有効画面（図８（ｂ）における区間Ａ）の内側になっ
てしまうため、区間Ｄにおいて帰線区間の光っている状
態が視認され、非常に見苦しい映像となってしまってい
た。

【０００９】これを解決するため、図９に示すように簡
易的には水平ドライブパルスから、あるいは別途映像信
号に同期した発振器を用意し、これらの出力をワンショ
ットマルチバイブレータを用いて所望の位相のパルスを
得てブランキングパルスとすることで対処していた。図
９に示す回路を図１０に示す波形図を参照しながら以下
に説明する。水平同期分離回路（ＨｓｙｎｃＳｅｐ）
１１０において入力された、図１０（ａ）に示すビデオ
信号から水平同期信号が分離されて、同図（ｂ）に示す
ように出力される。この分離された水平同期信号は同期
発振器１１１に印加され、同期発振器１１１は同期発振
を行う。この同期発振器１１１より出力される同図
（ｃ）に示す疑似水平同期信号（Ｈｓｙｎｃ）はＪｕｎ
ｇｌｅ系のＨｓｙｎｃ入力へ供給される

【００１０】また、疑似水平同期信号は第１ワンショッ
トマルチバイブレータ１１２へ印加されて、第１ワンシ
ョットマルチバイブレータ１１２をトリガする。第１ワ
ンショットマルチバイブレータ１１２は図１０（ｄ）に
示す区間立ち上がるパルスを発生するよう設定されてお
り、このパルスの立ち下がりで第２ワンショットバイブ
レータ１１３がトリガされる。この場合、第１ワンショ
ットマルチバイブレータ１１２の設定時間（ｄｅｌａ
ｙ）を同図（ｄ）に示すように設定しておくと、第２ワ
ンショットバイブレータ１１３は、同図（ｅ）に示すよ
うなリトレース区間に対応するタイミングのパルスとな
り、このパルスを水平ブランキングパルスＨＢＬＫとす
ることができる。

【００１１】

【発明が解決しようとする課題】しかしながら、従来の
図６に示すフライバックパルスから水平ブランキングパ
ルスを生成した場合には高圧が瞬間的に下がった場合等
の、映像信号と偏向信号の位相がずれているときにはブ
ランキングパルスは映像信号に対し所望の位相からずれ
るようになり、画欠けを生じるなどの不具合を発生して
しまうと云う問題点が生じる。また、上記図９に示す別
途発振器を持つ場合は常に映像と基準パルスの位相が一
致しているため、こうした不具合から逃れることは可能
であるが、素子数の増大を招くと云う問題点がある。さ
らに、映像入力信号がなくなった場合には偏向系と発振
器の自走周波数の違いによってこの手段が全く意味をな
さないことになる。

【００１２】これらの不具合があるため、図９に示すよ
うに同期発振器１１１の出力を偏向系をつかさどるＪｕ
ｎｇｌｅ系の同期分離回路に入力しているが、弱電界時
などに同期性能を確保するため、同期発振器１１１に様
々な外付け回路を必要とする。また、ブランキングパル
スは水平同期信号に酷似させる必要があるため、所望の
ブランキングパルスの位相を得るために第１ワンショッ
トマルチバイブレータ１１２でほぼ１Ｈ遅らせなければ
ならず、この第１ワンショットマルチバイブレータ１１
２の素子感度も高くなり、高価な外付け回路を必要とす
ることとなっていた。さらに、第１ワンショットマルチ
バイブレータ１１２の遅延時間及び第２ワンショットマ
ルチバイブレータ１１３の出力のパルス幅をＤＣ電圧に
よってコントロールすることは難しく、遅延時間及びパ
ルス幅の調整を自動で行うことが困難であると云う問題
点があった。

【００１３】そこで、本発明は無信号時においても偏向
系と水平ブランキングパルスとの位相を良好に保つこと
のできる映像ブランキング回路を提供することを目的と
している。さらに、本発明は簡便な処理によって高精度
の水平ブランキングパルスのタイミング調整を行うこと
のできる映像ブランキング回路を提供することを目的と
している。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に、本発明の映像ブランキング回路は、制御電圧によっ
て発振周波数の変化する電圧制御発振器と、該電圧制御
発振器からの出力パルスを1/ｎ（ｎは自然数）に分周す
る分周器と、該分周器の出力と入力信号との位相差に応
じた前記制御電圧を出力する位相比較器と、前記電圧制
御発振器から出力される出力パルスをデコードすること
により、前記入力信号に対しある一定の位相を持つブラ
ンキングパルスを出力するデコーダを備え、該デコーダ
より出力されるブランキングパルスにより、前記入力信
号の一部分をブランキングするようにしたものであり、
また、デコーダのデコード値を変えることにより、前記
入力信号に対する位相及び区間をコントロールするよう
にしたものである。

【００１５】さらに、本発明の映像ブランキング回路
は、制御電圧によって発振周波数の変化する電圧制御発
振器と、該電圧制御発振器からの出力パルスを1/ｎ（ｎ
は自然数）に分周する分周器と、該分周器の出力と入力
信号との位相差に応じた前記制御電圧を出力する位相比
較器と、前記電圧制御発振器から出力される出力パルス
をデコードすることにより、前記入力信号に対しある一
定の位相を持つパルスを出力するデコーダと、該デコー
ダからの出力パルスを積分する積分器と、該積分器の出
力と基準電圧を比較してブランキングパルスを出力する
比較器を備え、該比較器より出力されるブランキングパ
ルスにより、前記入力信号の一部分をブランキングする
ようにしたものであり、さらにまた、前記基準電圧ある
いは前記積分器における出力の直流レベルをコントロー
ルすることにより前記入力信号に対する位相及び区間を
コントロールするようにしたものである。

【００１６】

【作用】本発明によれば、無信号時に発振器が自走して
いる時にも映像系と水平ブランキングパルスとの間に良
好な関係を保つことができる。また、発振器の出力をデ
コード値を変えることにより、水平ブランキングパルス
のタイミングおよびパルス幅を簡便に調整することがで
きる。さらに、デコーダにより粗い調整を行い、デコー
ダ出力を積分する積分器により精細な調整を行うことに
より、高精度の水平ブランキングパルスを生成すること
ができ、この場合、積分器出力の直流レベルあるいは積
分器出力と比較する基準電圧のレベルを調整することに
より、さらに高精度の水平ブランキングパルスを生成す
ることができる。すなわち、コンピュータによる自動調
整を可能にすることができるものである。

【００１７】

【実施例】本発明の映像ブランキング回路の一実施例の
構成を示すブロック図を図１に示す。図１において、Ｖ
ＣＯ１はフィルター４より出力される制御電圧に応じて
発振周波数の制御される電圧制御発振器であり、分周器
２はこのＶＣＯ１より出力されるクロック信号を１／ｎ
分周して水平同期信号Ｈｓｙｎｃに同期した信号を出力
している。位相比較器３は、ビデオ入力信号から分離さ
れた水平同期信号Ｈｓｙｎｃと、分周器２から出力され
た信号の位相を比較して、両者の位相差に応じた位相比
較信号を出力し、フィルター４は伝達関数がＨ（ｓ）と
され、入力された位相比較信号をフィルター４によって
直流の制御電圧として、ＶＣＯ１に供給している。

【００１８】この場合、分周器２からの出力信号の位相
と、入力されたビデオ信号から分離された水平同期信号
Ｈｓｙｎｃとの位相が一致していない場合、その位相差
に応じた制御電圧がフィルター４から出力されて、ＶＣ
Ｏ１の発振周波数を制御する。これにより、分周器２か
らの出力信号の周波数および位相が、入力されたビデオ
信号から分離された水平同期信号Ｈｓｙｎｃと一致する
よう制御されることになる。すなわち、ＶＣＯ１、分周
器２、位相比較器３、およびフィルター４からなるルー
プ回路は所謂ＰＬＬ回路を形成している。

【００１９】また、ＨＢＬＫタイミング発生部５は、Ｖ
ＣＯ１から出力されるクロック信号および分周器２より
出力される信号を受けて、水平ブランキングパルスＨＢ
ＬＫのタイミングパルスＶ４を生成している。さらに、
タイミングパルスＶ４を積分器６により積分して、その
立ち上がり縁および立ち下がり縁が緩く傾斜するように
する。そして、比較器７においてこの積分器６よりの出
力とコントロール電圧で制御される基準電圧Ｖ６，Ｖ７
とを比較することにより、セット（ＳＥＴ）信号および
リセット（ＲＥＳＥＴ）信号を得て、ＲＳフリップフロ
ップ８に供給する。ＲＳフリップフロップ８は、セット
信号で立ち上がり、リセット信号で立ち下がる水平ブラ
ンキングパルスＨＢＬＫを出力する。なお、ＶＣＯ１は
例えば水平同期信号Ｈｓｙｎｃの周波数の３２倍の周波
数（３２ｆｈ）を発振するようにされている。

【００２０】次に、ＨＢＬＫタイミング発生部５の構成
の一例を図２に示し、ＨＢＬＫタイミング発生部５の詳
細な動作説明を図３に示すタイミング図を参照しながら
以下に説明する。図３（ａ）に示す例えば３２ｆｈの周
波数のＶＣＯ１の出力はｍビットのカウンタ２０のクロ
ック端子に供給され、ＶＣＯ１よりのクロック信号をカ
ウンタ２０はカウントする。また、同図（ｂ）に示す分
周器２よりの信号はカウンタ２０のリセット端子に供給
され、例えばこの信号の立ち下がりエッジによりカウン
タ２０がリセットされている。

【００２１】さらに、カウンタ２０のカウント値２⁰ 〜
２^m はデコーダ２１に供給され、デコーダ２１はカウン
タ２０のカウント値がａおよびｂとなったことを検出し
て、同図（ｄ）（ｅ）に示す検出信号をそれぞれ出力し
ている。この検出信号はＲＳフリップフロップ２２のセ
ット端子（Ｓ）およびリセット端子（Ｒ）にそれぞれ印
加され、フリップフロップ２２は同図（ｆ）に示す水平
ブランキングパルスＨＢＬＫのタイミングパルスＶ４を
出力している。この場合、図３（ｂ）に示す分周器２か
ら出力される信号は、前述したように同図（ｃ）に示す
水平同期信号Ｈｓｙｎｃに同期しており、ＶＣＯ１のク
ロック信号をデコードすることによって水平ブランキン
グパルスＨＢＬＫのタイミングパルスＶ４を得るように
している。

【００２２】なお、タイミングパルスＶ４の位相を可変
出来るようにする場合、ＶＣＯ１の発振周期が所望の可
変範囲の刻み値よりも十分小さい場合（クロック信号の
周波数が高い場合）にはこのデコード値ａ，ｂを変える
ことでタイミングパルスＶ４の位相を精細に変化するこ
とができる。この場合には、積分器６、比較器７、およ
びＲＳフリップフロップ８を省略することができる。ま
た、ＨＤｒｉｖｅ発生部９はＨＢＬＫタイミング発生部
５と同様の構成とされて、ＨＤｒｉｖｅ発生部９におい
てＶＣＯ１のクロック信号をデコードすることにより、
水平偏向のドライブパルス（H Drive ）を生成してい
る。

【００２３】また、ＶＣＯ１の発振周期が所望の可変範
囲の刻み値よりも大きい場合には、後続する積分器６及
び比較器７、ＲＳフリップフロップ８を用いて位相を精
細に調整することができる。このことを図５に示す波形
図を参照しながら説明すると、同図（ｃ）に示すタイミ
ングパルスＶ４を積分器６において積分すると、同図
（ｄ）に示すように立ち上がり縁および立ち下がり縁が
傾斜した台形状の信号となり、この台形状の信号と基準
電圧Ｖ６および基準電圧Ｖ７とを同図（ｄ）に示すよう
に比較器７において比較する。比較器７からは、積分出
力が上昇中に基準電圧Ｖ７を越えた時にＳＥＴ信号が出
力され、積分出力が下降中に基準電圧Ｖ６を下回った時
にＲＥＳＥＴ信号が出力される。

【００２４】従って、ＲＳフリップフロップ８からは、
例えば同図（ｅ）に示す反転した水平ブランキングパル
スＳ＿ＨＢＬＫＸが得られるようになる。この場合、同
図（ｄ）からわかるように基準電圧Ｖ６，Ｖ７をコント
ロールすることで、水平ブランキングパルスＳ＿ＨＢＬ
ＫＸの位相を変化することができる。基準電圧Ｖ６，Ｖ
７は直流電圧とされるので、そのコントロールを簡便に
行うことができ、例えばＭＰＵ等のプロセッサおよびデ
ィジタル・アナログ変換器によりコントロールを行うこ
とができる。

【００２５】次に、積分器６ないしＲＳフリップフロッ
プ８の回路をワンチップＩＣ化した時の回路図を図４に
示し、この回路図の説明を図５に示す波形図を参照しな
がら以下に行う。図４において、ＨＢＬＫタイミング発
生部５より発生されるタイミングパルスＶ４がハイレベ
ルとなると、トランジスタＰ４がオフ、トランジスタＰ
３がオンとなる。すると、トランジスタＱ８がオン、ト
ランジスタＱ９がオフとなる。従って、トランジスタＱ
４，Ｑ５，Ｑ６からなる第２差動増幅器が能動状態とさ
れ、トランジスタＱ１，Ｑ２，Ｑ３からなる第１差動増
幅器が非能動状態とされる。また、トランジスタＰ１，
Ｐ２もオンとされる。

【００２６】この場合、能動状態とされている負帰還用
のトランジスタＱ７の作用により、トランジスタＱ４，
Ｑ５，Ｑ６からなる第２差動増幅器の２つの入力端子、
すなわちトランジスタＱ４とトランジスタＱ６のベース
電圧が等しくなるように第２差動増幅器が動作するよう
になる。これにより、コンデンサＣ１から電流が供給さ
れて、そのトランジスタＱ７のベースに接続されている
端子の電位は、トランジスタＱ４のベース電位である電
圧（Ｖ１＋Ｖ２）となるまで上昇していく。この変化の
時定数は、第２差動増幅器に供給される電流が、トラン
ジスタＱ８とトランジスタＱ５からなるカレントミラー
回路の作用により電流源Ｉ２の電流とほぼ等しくされる
ため、コンデンサＣ１の容量値と電流源Ｉ２の電流値で
決定される。

【００２７】この状態からタイミングパルスＶ４がロー
レベルに状態が遷移すると、トランジスタＰ３とトラン
ジスタＰ４が反転し、トランジスタＰ４がオンしトラン
ジスタＰ３はオフする。これによってトランジスタＱ
１，トランジスタＱ２，トランジスタＱ３からなる第１
差動増幅器は能動状態となり、逆に第２差動増幅器は非
能動状態となる。すると、負帰還用のトランジスタＱ７
の作用により、前記と同様に第１差動増幅器の２つの入
力端子、すなわちトランジスタＱ１とトランジスタＱ３
のベース電圧が等しくなるように第１差動増幅器が動作
するようになる。これにより、コンデンサＣ１に電流が
供給されて、そのトランジスタＱ７のベースに接続され
ている端子の電位は、トランジスタＱ１のベース電位で
ある電圧Ｖ１まで降下していく。この変化の時定数は、
第２差動増幅器に供給される電流が、トランジスタＱ９
とトランジスタＱ２からなるカレントミラー回路の作用
により電流源Ｉ２の電流とほぼ等しくされるため、コン
デンサＣ１の容量値と電流源Ｉ２の電流値で決定され
る。

【００２８】これにより、トランジスタＱ７のエミッタ
から図５（ｄ）に示すようなタイミングパルスＶ４を積
分した出力が出力されるようになる。この積分出力は、
比較器７の一部を構成するトランジスタＱ１２およびト
ランジスタＱ１４のベースに入力される。そして、積分
器出力が基準電圧Ｖ７を越えると、トランジスタＱ１５
がオフし、トランジスタＱ１４がオンする。これによ
り、トランジスタＱ１８がオンしトランジスタＱ１９が
オフする。また、この場合タイミングパルスＶ４がハイ
レベルとなっているので、トランジスタＱ１１がオンし
て、トランジスタＱ１６をオフすると共に、トランジス
タＱ１０がオフしてトランジスタＱ１８のベースがハイ
レベルとなれるようにしている。

【００２９】また、トランジスタＱ１８がオンするとト
ランジスタＱ２５のベース電圧が低下して電流源Ｉ１０
がトランジスタＰ６のベースに電流を供給するため、ト
ランジスタＰ６がオンし、トランジスタＰ５がオフする
ようになる。これにより、トランジスタＱ２８がオンし
て、図５（ｅ）に示すようにトランジスタＱ２８のコレ
クタから出力される水平ブランキングパルスＳ＿ＨＢＬ
ＫＸがローレベルに反転する。このように、トランジス
タＱ１８のコレクタ出力はＲＳフリップフロップ８のＳ
ＥＴ信号となっている。

【００３０】次に、タイミングパルスＶ４を積分した出
力が基準電圧Ｖ６を越えると、トランジスタＱ１２がオ
ンしてトランジスタＱ１３がオフとなる。これによりト
ランジスタＱ１７のベース電位がハイレベルとなり、ト
ランジスタＱ１６のベース電位がローレベルとなるが、
すでにトランジスタＱ１１がオンしているため、トラン
ジスタＱ１６のコレクタからは何も出力されず、トラン
ジスタＱ２２、トランジスタＱ２３の状態は変化せず水
平ブランキングパルスＳ＿ＨＢＬＫＸはローレベルを維
持する。

【００３１】そして、タイミングパルスＶ４がローレベ
ルに遷移すると、トランジスタＱ１１がオフしてトラン
ジスタＱ１０がオンするようになる。これにより、トラ
ンジスタＱ１８はオフし、セット状態が解除される。こ
の場合、積分出力は基準電圧Ｖ６，Ｖ７を越えているの
でトランジスタＱ１２およびトランジスタＱ１４はオン
しており、トランジスタＱ１６は依然としてオフされ、
ＲＳフリップフロップ８を構成するトランジスタＱ２２
およびトランジスタＱ２３の状態は、正帰還の作用によ
り変化しない。次に、積分出力が低下して基準電圧Ｖ６
以下になると、トランジスタＱ１２がオフしてトランジ
スタＱ１３がオンする。これにより、トランジスタＱ１
６がオンしてそのコレクタがローレベルとなるため、ト
ランジスタＱ２１のベース電位が低下して、トランジス
タＰ５のベースに電流源Ｉ８から電流が供給され、トラ
ンジスタＰ５がオンして、トランジスタＰ６がオフする
ようになる。従って、トランジスタＱ２８がオフして図
５（ｅ）に示すように水平ブランキングパルスＳ＿ＨＢ
ＬＫＸがハイレベルに反転する。

【００３２】さらに、積分出力が低下して基準電圧Ｖ７
以下になると、トランジスタＱ１４がオフしてトランジ
スタＱ１５がオンするが、トランジスタＱ１８はすでに
オフしており、トランジスタＱ１６はオンを維持するた
め、トランジスタＱ２２およびトランジスタＱ２３の状
態は正帰還の作用により変化しない。これにより、図５
（ｅ）に示すような水平ブランキングパルスＳ＿ＨＢＬ
ＫＸが出力されるようになる。そして、タイミングパル
スＶ４がハイレベルに遷移するまでこの状態が保持さ
れ、タイミングパルスＶ４がハイレベルに遷移すると、
前述した動作が繰り返されることになる。

【００３３】なお、トランジスタＱ２８に並列接続され
たトランジスタＱ２９のベースには偏向パルス（フライ
バックパルス）が印加されており、偏向パルスと本発明
の水平ブランキングパルスＳ＿ＨＢＬＫＸとのＯＲを取
っている。これによって、より確実にリトレース区間に
ブランキングをかけることが可能となり、ＴＶ受信機の
チャンネル切り換え時にもリトレース区間の発光を防止
することができる。また、水平ブランキングパルスＳ＿
ＨＢＬＫＸ出力は電流出力となっているが、電流源Ｉ１
２の代わりに抵抗負荷とすることも可能である。また、
ＲＳフリップフロップ８はここではトランジスタを用い
て構成したが、ＭＯＳを代表とするデジタル素子で構成
することも可能である。

【００３４】ところで、水平ブランキングパルスＳ＿Ｈ
ＢＬＫＸの位相ずれの要因は、積分器６の時定数のバラ
ツキであり、その時定数はコンデンサＣ１の容量値と電
流源Ｉ２の電流値となるが、電流源Ｉ２の電流値は高精
度の抵抗を用いてバラツキが抑制されており、コンデン
サＣ１の容量値は数１０ｐＦと微小な容量とされている
ため、積分器６の時定数は小さくされて水平ブランキン
グパルスＳ＿ＨＢＬＫＸの位相に与える影響は少なくさ
れている。また、基準電圧Ｖ６，Ｖ７をコントロールす
ることにより、図５（ｄ）（ｅ）に示すように水平ブラ
ンキングパルスＳ＿ＨＢＬＫＸの位相を容易に調整する
ことができる。この場合、ＭＰＵ等で生成したディジタ
ル値をディジタル・アナログ変換器でアナログ信号に変
換することにより基準電圧Ｖ６，Ｖ７を生成することが
できるので、そのコントロールを簡便に行うことができ
る。

【００３５】

【発明の効果】以上述べたように、本発明はワンショッ
トマルチバイブレータを用いるときに生ずる構成素子に
よる位相のばらつきが生じない。さらに、本発明は無信
号時など位相比較器への入力である水平同期信号Ｈｓｙ
ｎｃが存在しない場合でもＶＣＯ１の出力によって水平
ドライブパルスH Drive及び水平ブランキングパルスＨ
ＢＬＫを生成しているので偏向系と水平ブランキングパ
ルスＨＢＬＫとの位相を良好に保つことができる。ま
た、本発明はＨＢＬＫタイミング発生部５のデコード値
を変えるという簡便な処理によって水平ブランキングパ
ルスＨＢＬＫの位相を変化させることができ、積分器６
および比較器７を備えることにより、ＶＣＯ１の発振周
波数が低い場合でも十分精細な位相の水平ブランキング
パルスＨＢＬＫを得ることができ、かつワンショットマ
ルチバイブレータのみの場合と比較し、はるかに素子感
度を低減することができる。

【図面の簡単な説明】

【図１】本発明の映像ブランキング回路の一構成例を示
すブロック図である。

【図２】本発明の映像ブランキング回路におけるＨＢＬ
Ｋ発生部の構成例を示すブロック図である。

【図３】本発明の映像ブランキング回路におけるＨＢＬ
Ｋ発生部の動作タイミングを示す波形図である。

【図４】本発明の映像ブランキング回路における積分
器、比較器、ＲＳフリップフロップの詳細回路図であ
る。

【図５】本発明の映像ブランキング回路における動作タ
イミングを示す波形図である。

【図６】従来のブランキングパルスを発生する回路の一
例を示す図である。

【図７】従来のブランキングパルスを発生する回路の動
作を示す波形図である。

【図８】従来の４：３ＴＶセット走査範囲の一例、およ
び１６：９ＴＶセットでのノーマルモードでの走査範囲
の一例を示す図である。

【図９】従来のブランキングパルスを発生する他の回路
を示す図である。

【図１０】図９に示す回路の動作を示す波形図である。

【符号の説明】

１電圧制御発振器（ＶＣＯ）２分周器３位相比較器４フィルタ５ＨＢＬＫタイミング発生部６積分器７比較器８，２２ＲＳフリップフロップ９ＨＤｒｉｖｅ発生部２０カウンタ２１デコーダ

Claims

【特許請求の範囲】

【請求項１】制御電圧によって発振周波数の変化する
電圧制御発振器と、該電圧制御発振器からの出力パルスを1/ｎ（ｎは自然
数）に分周する分周器と、該分周器の出力と入力信号との位相差に応じた前記制御
電圧を出力する位相比較器と、前記電圧制御発振器から出力される出力パルスをデコー
ドすることにより、前記入力信号に対しある一定の位相
を持つブランキングパルスを出力するデコーダを備え、該デコーダより出力されるブランキングパルスにより、
前記入力信号の一部分をブランキングすることを特徴と
する映像ブランキング回路。
【請求項２】前記デコーダのデコード値を変えること
により、前記入力信号に対する位相及び区間をコントロ
ールすることを特徴とする請求項１記載の映像ブランキ
ング回路。
【請求項３】制御電圧によって発振周波数の変化する
電圧制御発振器と、該電圧制御発振器からの出力パルスを1/ｎ（ｎは自然
数）に分周する分周器と、該分周器の出力と入力信号との位相差に応じた前記制御
電圧を出力する位相比較器と、前記電圧制御発振器から出力される出力パルスをデコー
ドすることにより、前記入力信号に対しある一定の位相
を持つパルスを出力するデコーダと、該デコーダからの出力パルスを積分する積分器と、該積分器の出力と基準電圧を比較してブランキングパル
スを出力する比較器を備え、該比較器より出力されるブランキングパルスにより、前
記入力信号の一部分をブランキングすることを特徴とす
る映像ブランキング回路。
【請求項４】前記基準電圧あるいは前記積分器におけ
る出力の直流レベルをコントロールすることにより前記
入力信号に対する位相及び区間をコントロールすること
を特徴とする請求項３記載の映像ブランキング回路。