JPS6117588Y2 - - Google Patents
Info
- Publication number
- JPS6117588Y2 JPS6117588Y2 JP14316579U JP14316579U JPS6117588Y2 JP S6117588 Y2 JPS6117588 Y2 JP S6117588Y2 JP 14316579 U JP14316579 U JP 14316579U JP 14316579 U JP14316579 U JP 14316579U JP S6117588 Y2 JPS6117588 Y2 JP S6117588Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level
- circuit
- frequency
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 4
- 230000001934 delay Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【考案の詳細な説明】
この考案は、CCDを利用した時間軸補正装置
に関する。
に関する。
VTRなどの再生映像信号には、通常、ジツタ
ードリフト成分が含まれる。このドリフトを補正
する装置として、CCD（Charge Coupled
Device）を利用した時間軸補正装置が考えられ
ている。この装置では、CCDの転送クロツク周
波数を変化させることによつて、遅延時間を制御
している。このような方式を用いた時間軸補正装
置には、転送クロツク周波数が高くなるにつれ転
送効率が低下する性質がある。すなわち、転送ク
ロツク周波数が高くなるほど、CCDの遅延出力
信号レベルが低下する。さらに、上述した装置
は、遅延時間制御にともなう転送クロツク信号周
波数の変化により、CCD出力信号中のDCレベル
が変動する性格を有している。したがつて、この
装置は時間軸変動をともなうジツタードリフトを
補正することはできるが、上記DCレベル変動を
補正することはできない。このことは、ジツター
ドリフト周期に同期してCCD出力信号中のDC成
分が変動することを意味する。このことから、映
像出力信号のDCレベルが変動し、CRT画面上
に、フリツカー雑音が現われる。
ードリフト成分が含まれる。このドリフトを補正
する装置として、CCD（Charge Coupled
Device）を利用した時間軸補正装置が考えられ
ている。この装置では、CCDの転送クロツク周
波数を変化させることによつて、遅延時間を制御
している。このような方式を用いた時間軸補正装
置には、転送クロツク周波数が高くなるにつれ転
送効率が低下する性質がある。すなわち、転送ク
ロツク周波数が高くなるほど、CCDの遅延出力
信号レベルが低下する。さらに、上述した装置
は、遅延時間制御にともなう転送クロツク信号周
波数の変化により、CCD出力信号中のDCレベル
が変動する性格を有している。したがつて、この
装置は時間軸変動をともなうジツタードリフトを
補正することはできるが、上記DCレベル変動を
補正することはできない。このことは、ジツター
ドリフト周期に同期してCCD出力信号中のDC成
分が変動することを意味する。このことから、映
像出力信号のDCレベルが変動し、CRT画面上
に、フリツカー雑音が現われる。
この考案は上記事情にかんがみなされたもの
で、補正された信号のDC成分がジツタードリフ
ト成分などに対する補正動作によつて変動されな
い時間軸補正装置を提供することを目的とする。
で、補正された信号のDC成分がジツタードリフ
ト成分などに対する補正動作によつて変動されな
い時間軸補正装置を提供することを目的とする。
上記目的を達成するために、この考案に係る時
間軸補正装置は、クロツク信号周波数に応じて入
力信号を所定時間遅延させる遅延回路と、この遅
延回路から出力される第１信号中の特定の信号成
分と所定の比較信号とを比較しこれら両信号間の
位相差に対応したレベルを有する第２信号を提供
する位相比較回路と、この第２信号の信号レベル
に応じた周波数を有する前記クロツク信号を発生
する発振回路と、前記遅延回路における時間遅延
動作にともなつて生じる前記第１信号のレベル変
化を打消すために前記第１信号と前記第２信号と
を合成し前記入力信号に対応するレベル補正され
た出力信号を提供する打消回路とを備えている。
このような構成の装置をたとえばVTR再生映像
信号のジツター補正に利用した場合、補正された
映像出力信号中に、ジツター補正にともなうDC
レベル変動が含まれない。この効果は、前記打消
回路およびその他の構成要素の有機的な組合わせ
によつて得られる。
間軸補正装置は、クロツク信号周波数に応じて入
力信号を所定時間遅延させる遅延回路と、この遅
延回路から出力される第１信号中の特定の信号成
分と所定の比較信号とを比較しこれら両信号間の
位相差に対応したレベルを有する第２信号を提供
する位相比較回路と、この第２信号の信号レベル
に応じた周波数を有する前記クロツク信号を発生
する発振回路と、前記遅延回路における時間遅延
動作にともなつて生じる前記第１信号のレベル変
化を打消すために前記第１信号と前記第２信号と
を合成し前記入力信号に対応するレベル補正され
た出力信号を提供する打消回路とを備えている。
このような構成の装置をたとえばVTR再生映像
信号のジツター補正に利用した場合、補正された
映像出力信号中に、ジツター補正にともなうDC
レベル変動が含まれない。この効果は、前記打消
回路およびその他の構成要素の有機的な組合わせ
によつて得られる。
第１図はこの考案に係る時間軸補正装置を
VTR再生映像信号のジツターおよびフリツカー
補正に用いる場合の構成を示している。ジツター
補正のための時間遅延制御は、CCD１０によつ
て行なわれる。CCD１０には、VTRなどから提
供される再生映像信号Ｅ１が入力される。CCD
１０には、転送クロツク信号Ｅ２が、電圧制御発
振器VCO１２から供給される。映像信号Ｅ１
は、クロツク信号Ｅ２の周波数に応じて、所定時
間遅延される。CCD１０によつて遅延された信
号Ｅ１は、第１信号Ｅ３として、同期分離器１４
に入力される。分離器１４は、第１信号Ｅ３中か
ら水平同期信号Ｅ４を分離する。同期信号Ｅ４
は、位相比較器１６に入力される。
VTR再生映像信号のジツターおよびフリツカー
補正に用いる場合の構成を示している。ジツター
補正のための時間遅延制御は、CCD１０によつ
て行なわれる。CCD１０には、VTRなどから提
供される再生映像信号Ｅ１が入力される。CCD
１０には、転送クロツク信号Ｅ２が、電圧制御発
振器VCO１２から供給される。映像信号Ｅ１
は、クロツク信号Ｅ２の周波数に応じて、所定時
間遅延される。CCD１０によつて遅延された信
号Ｅ１は、第１信号Ｅ３として、同期分離器１４
に入力される。分離器１４は、第１信号Ｅ３中か
ら水平同期信号Ｅ４を分離する。同期信号Ｅ４
は、位相比較器１６に入力される。
比較器１６にはさらに、比較信号Ｅ５が入力さ
れる。この信号Ｅ５は、のこぎり波発生器１８か
ら提供される。発生器１８は、時間軸補正のため
の基準信号Ｅ６によりトリガされ、前記信号Ｅ５
を発生する。すなわち、比較信号Ｅ５は、基準信
号Ｅ６に同期した所定周期を有している。
れる。この信号Ｅ５は、のこぎり波発生器１８か
ら提供される。発生器１８は、時間軸補正のため
の基準信号Ｅ６によりトリガされ、前記信号Ｅ５
を発生する。すなわち、比較信号Ｅ５は、基準信
号Ｅ６に同期した所定周期を有している。
第２図ａおよびｂは、比較信号Ｅ５と同期信号
Ｅ４との関係を示している。信号Ｅ５およびＥ４
のレベルが一致する点ｐで、比較器１６は第２信
号Ｅ７を出力する。第２信号Ｅ７は、上記レベル
一致点ｐに対応するレベルでホールドされた信号
レベルを有している。この第２信号Ｅ７のホール
ド動作は、基準信号Ｅ６の周期毎に行なわれる。
また、第２信号Ｅ７の信号レベルは、信号Ｅ４と
信号Ｅ５との位相差に対応している。第２信号Ｅ
７は、前記VCO１２に入力される。VCO１２
は、第２信号Ｅ７の信号レベルに対応して、前記
転送クロツク信号Ｅ２の周波数を変化させる。
Ｅ４との関係を示している。信号Ｅ５およびＥ４
のレベルが一致する点ｐで、比較器１６は第２信
号Ｅ７を出力する。第２信号Ｅ７は、上記レベル
一致点ｐに対応するレベルでホールドされた信号
レベルを有している。この第２信号Ｅ７のホール
ド動作は、基準信号Ｅ６の周期毎に行なわれる。
また、第２信号Ｅ７の信号レベルは、信号Ｅ４と
信号Ｅ５との位相差に対応している。第２信号Ｅ
７は、前記VCO１２に入力される。VCO１２
は、第２信号Ｅ７の信号レベルに対応して、前記
転送クロツク信号Ｅ２の周波数を変化させる。
前記構成要素１０ないし１６は、負帰還ループ
を形成している。この負帰還のループゲインを十
分にとることによつて、第１信号Ｅ３は基準信号
Ｅ６に対して常に一定の位相関係を保つようにな
る。但し、ループゲインが高すぎると、ドロツプ
アウトなどのトラジエント発生時に、負帰還ルー
プにロツクアウト現象が生じる。したがつて、適
当な負帰還量を選定する必要がある。上記負帰還
動作によつて、第１信号Ｅ３からジツタードリフ
ト成分が除去される。しかしながら、第１信号Ｅ
３には、クロツク信号Ｅ２の周波数あるいは第２
信号Ｅ７の信号レベルに対応した、DCレベル変
動が含まれる。第３図は、クロツク信号Ｅ２の周
波数と第１信号Ｅ３の信号レベル（DC成分）と
の関係を例示したグラフである。このグラフは、
転送クロツク周波数が高いほど、すなわちCCD
１０における遅延時間が短いほど、第１信号Ｅ３
のDCレベルが低下することを示している。とこ
ろで、転送クロツク周波数は第２信号Ｅ７の信号
レベルに対応している。そのため、第２信号Ｅ７
を利用して、第１信号Ｅ３の上記DCレベル低下
（変動）を打消すことができる。この打消は、打
消回路２０において行なわれる。
を形成している。この負帰還のループゲインを十
分にとることによつて、第１信号Ｅ３は基準信号
Ｅ６に対して常に一定の位相関係を保つようにな
る。但し、ループゲインが高すぎると、ドロツプ
アウトなどのトラジエント発生時に、負帰還ルー
プにロツクアウト現象が生じる。したがつて、適
当な負帰還量を選定する必要がある。上記負帰還
動作によつて、第１信号Ｅ３からジツタードリフ
ト成分が除去される。しかしながら、第１信号Ｅ
３には、クロツク信号Ｅ２の周波数あるいは第２
信号Ｅ７の信号レベルに対応した、DCレベル変
動が含まれる。第３図は、クロツク信号Ｅ２の周
波数と第１信号Ｅ３の信号レベル（DC成分）と
の関係を例示したグラフである。このグラフは、
転送クロツク周波数が高いほど、すなわちCCD
１０における遅延時間が短いほど、第１信号Ｅ３
のDCレベルが低下することを示している。とこ
ろで、転送クロツク周波数は第２信号Ｅ７の信号
レベルに対応している。そのため、第２信号Ｅ７
を利用して、第１信号Ｅ３の上記DCレベル低下
（変動）を打消すことができる。この打消は、打
消回路２０において行なわれる。
第１信号Ｅ３および第２信号Ｅ７は、打消回路
２０に入力される。ここで、第１信号Ｅ３のDC
変動分すなわちフリツカー成分は、第２信号Ｅ７
により打消される。
２０に入力される。ここで、第１信号Ｅ３のDC
変動分すなわちフリツカー成分は、第２信号Ｅ７
により打消される。
第４図は、この打消回路２０の具体的回路例を
示している。また、第５図は信号Ｅ３およびＥ７
と打消回路２０から出力される映像出力信号Ｅ８
の信号波形例を示す波形図である。第４図におい
て、第５図ａに示すようなDCレベル変動をとも
なつた第１信号Ｅ３が、抵抗Ｒ１０を介して
NPNトランジスタ２０１のベースに与えられ
る。トランジスタ２０１のコレクタは正電源＋
Vcに接続され、エミツタは抵抗Ｒ１４を介して
負電源−Vsに接続される。トランジスタ２０１
のベースにはさらに、抵抗Ｒ１２を介して、第５
図ｂに示すような、第２信号Ｅ７が供給される。
ここで合成された信号Ｅ３およびＥ７は、トラン
ジスタ２０１のエミツタから、補正された映像信
号Ｅ８として出力される。第１信号Ｅ３と第２信
号Ｅ７とは同一周期で逆相である。したがつて、
抵抗Ｒ１２を調整することにより、第５図ｃに示
すような、DCレベル変動をほとんど含まない映
像信号Ｅ８を得ることができる。すなわち、
CCD１０でジツター補正された入力信号Ｅ１
は、さらに、打消回路２０でフリツカー補正さ
れ、ジツターもフリツカーも含まない出力信号Ｅ
８となる。したがつて、第１図に示すような時間
軸補正回路を用いると、CCD遅延回路に特有の
フリツカー現象を除去できるため、良好な再生画
像を得ることができる。
示している。また、第５図は信号Ｅ３およびＥ７
と打消回路２０から出力される映像出力信号Ｅ８
の信号波形例を示す波形図である。第４図におい
て、第５図ａに示すようなDCレベル変動をとも
なつた第１信号Ｅ３が、抵抗Ｒ１０を介して
NPNトランジスタ２０１のベースに与えられ
る。トランジスタ２０１のコレクタは正電源＋
Vcに接続され、エミツタは抵抗Ｒ１４を介して
負電源−Vsに接続される。トランジスタ２０１
のベースにはさらに、抵抗Ｒ１２を介して、第５
図ｂに示すような、第２信号Ｅ７が供給される。
ここで合成された信号Ｅ３およびＥ７は、トラン
ジスタ２０１のエミツタから、補正された映像信
号Ｅ８として出力される。第１信号Ｅ３と第２信
号Ｅ７とは同一周期で逆相である。したがつて、
抵抗Ｒ１２を調整することにより、第５図ｃに示
すような、DCレベル変動をほとんど含まない映
像信号Ｅ８を得ることができる。すなわち、
CCD１０でジツター補正された入力信号Ｅ１
は、さらに、打消回路２０でフリツカー補正さ
れ、ジツターもフリツカーも含まない出力信号Ｅ
８となる。したがつて、第１図に示すような時間
軸補正回路を用いると、CCD遅延回路に特有の
フリツカー現象を除去できるため、良好な再生画
像を得ることができる。
なお、図面に図示され、この明細書に開示され
た実施例は、この考案を何ら限定するものではな
い。この考案の趣旨および実用新案登録請求の範
囲内で、種々の変更が可能である。たとえば、信
号Ｅ３のDC分と信号Ｅ７とが同相のときは、打
消回路２０を差動増幅回路によつて構成してもよ
いし、あるいはインバータと加算回路の組合せに
よつて構成してもよい。
た実施例は、この考案を何ら限定するものではな
い。この考案の趣旨および実用新案登録請求の範
囲内で、種々の変更が可能である。たとえば、信
号Ｅ３のDC分と信号Ｅ７とが同相のときは、打
消回路２０を差動増幅回路によつて構成してもよ
いし、あるいはインバータと加算回路の組合せに
よつて構成してもよい。
第１図はこの考案の一実施例に係る時間軸補正
装置を示すブロツク図、第２図は第１図中の信号
Ｅ４およびＥ５の波形を例示する図、第３図は第
１図中の信号Ｅ２周波数と信号Ｅ３レベル（DC
成分）との関係を例示するグラフ、第４図は第１
図中の打消回路の具体例を示す回路図、第５図は
第４図における信号Ｅ３，Ｅ７およびＥ８の信号
波形を例示する図である。 １０……CCD（遅延回路）、１２……VCO（発
振回路）、１４……同期分離器、１６……位相比
較器（位相比較回路）、１８……のこぎり波発生
器、２０……打消回路（混合回路）、２０１……
NPNトランジスタ、Ｅ１……再生映像信号（入
力信号）、Ｅ２……転送クロツク信号、Ｅ３……
第１信号、Ｅ４……水平同期信号（特定信号成
分）、Ｅ５……比較信号、Ｅ６……基準信号、Ｅ
７……第２信号、Ｅ８……映像出力信号（出力信
号）。
装置を示すブロツク図、第２図は第１図中の信号
Ｅ４およびＥ５の波形を例示する図、第３図は第
１図中の信号Ｅ２周波数と信号Ｅ３レベル（DC
成分）との関係を例示するグラフ、第４図は第１
図中の打消回路の具体例を示す回路図、第５図は
第４図における信号Ｅ３，Ｅ７およびＥ８の信号
波形を例示する図である。 １０……CCD（遅延回路）、１２……VCO（発
振回路）、１４……同期分離器、１６……位相比
較器（位相比較回路）、１８……のこぎり波発生
器、２０……打消回路（混合回路）、２０１……
NPNトランジスタ、Ｅ１……再生映像信号（入
力信号）、Ｅ２……転送クロツク信号、Ｅ３……
第１信号、Ｅ４……水平同期信号（特定信号成
分）、Ｅ５……比較信号、Ｅ６……基準信号、Ｅ
７……第２信号、Ｅ８……映像出力信号（出力信
号）。
Claims (1)
- クロツク信号周波数に応じて入力信号を所定時
間遅延させる遅延回路と；この遅延回路から出力
される第１信号中の特定の信号成分と所定の比較
信号とを比較し、これら両信号間の位相差に対応
したレベルを有する第２信号を提供する位相比較
回路と；この第２信号の信号レベルに応じた周波
数を有する前記クロツク信号を発生する発振回路
と；前記遅延回路における時間遅延動作にともな
つて生じる前記第１信号のレベル変化を打消すた
めに前記第１信号と前記第２信号とを合成し、前
記入力信号に対応するレベル補正された出力信号
を提供する打消回路とを備えた時間軸補正装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14316579U JPS6117588Y2 (ja) | 1979-10-16 | 1979-10-16 | |
| US06/193,255 US4345279A (en) | 1979-10-16 | 1980-10-01 | Time base correction apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14316579U JPS6117588Y2 (ja) | 1979-10-16 | 1979-10-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5660215U JPS5660215U (ja) | 1981-05-22 |
| JPS6117588Y2 true JPS6117588Y2 (ja) | 1986-05-29 |
Family
ID=29374414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14316579U Expired JPS6117588Y2 (ja) | 1979-10-16 | 1979-10-16 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6117588Y2 (ja) |
-
1979
- 1979-10-16 JP JP14316579U patent/JPS6117588Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5660215U (ja) | 1981-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5504464A (en) | Frequency modulating system including clamp and transconductance amplifier | |
| US4005476A (en) | Circuit for compensating time errors in a television signal, particularly from a recording instrument | |
| JPS6117588Y2 (ja) | ||
| US4345279A (en) | Time base correction apparatus | |
| JPS6117589Y2 (ja) | ||
| US5780978A (en) | Vertical focusing circuit | |
| JPS60134564A (ja) | 水平ａｆｃ回路 | |
| JP2794693B2 (ja) | 水平偏向回路 | |
| JPS5936352B2 (ja) | 可変遅延装置 | |
| JPH0715623A (ja) | ビデオ信号の黒レベルが予め決められた基準レベルに一致するように信号を調整するための装置 | |
| JP3277432B2 (ja) | フェイズ・ロックド・ループ回路 | |
| JP3348728B2 (ja) | 水平偏向回路 | |
| JPS581006Y2 (ja) | 同期回路 | |
| JPH042529Y2 (ja) | ||
| JP2807227B2 (ja) | 水平画像位相調整回路 | |
| JPH03953B2 (ja) | ||
| JP2000184230A (ja) | 水平同期回路 | |
| JP2679032B2 (ja) | ビデオデイスク再生装置 | |
| JPS5855718B2 (ja) | 時間軸補正装置 | |
| JPS6221114Y2 (ja) | ||
| JP2958935B2 (ja) | タイムベースコレクタ回路 | |
| JP3133455B2 (ja) | 時間軸補正回路 | |
| JP3420618B2 (ja) | ９０°移相手段を有した２逓倍回路及びｎｔｓｃ／ｐａｌ変換回路 | |
| JPH0691367B2 (ja) | 電圧制御形発振器 | |
| JPH089188A (ja) | ダイナミックフォーカス回路 |