KR100284957B1

KR100284957B1 - 편향 장치

Info

Publication number: KR100284957B1
Application number: KR1019930017464A
Authority: KR
Inventors: 로드 잭슨 데이빗; 커티스 스테펜즈 조셉
Original assignee: 크리트먼 어윈 엠; 톰슨 콘슈머 일렉트로닉스 인코포레이티드
Priority date: 1992-09-04
Filing date: 1993-09-02
Publication date: 2001-03-15
Also published as: US5475286A; CN1045510C; DE69325754D1; EP0588114A2; JPH06195033A; ITMI931772A0; DE69331885T2; DE69319520T2; ES2173676T3; KR940008514A; EP0588114A3; JP3368942B2; TW209327B; MY110668A; KR940007116A; MY109525A; CN1085371A; EP0910207B1; DE69325754T2; ES2133341T3

Abstract

편향 장치는 다이오드 변조기와 같은 편향 파형 변조 회로(400)에 결합된 편향 증폭기(Q2)를 구비한다. 동-서 보정 신호는 디지탈-아날로그 변환기(15, 5)에 결합된 기준 전위에 따라 디지탈-아날로그 변환기(15, 16)에 의해 발생된다. 변조 신호 (E-W)는 폭제어를 위한 DC 성분을 가지며, 비교기 (U2)의 입력에 결합된다. 또한 기준 전위는 비교기(U2)의 입력에 결합되어 기준 바이어스를 확립한다. 비교기(U2)는 편향 파형 변조 회로(400)에 결합된 출력을 가지므로써 동-서 변조를 제공한다.

Description

편향 장치

제1도는 본 발명의 다양한 배열에 따른 파형 보정을 지닌 수평 편향 회로를 나타낸 회로도.

제2(a)도는 한 대의 TV 필드의 시간 간격에 걸쳐서 관찰된 트랜지스터(Q1)의 컬렉터에서 폭 변조 펄스를 나타낸 도면.

제2(b)도는 시간 간격 t1 및 t3에서 관찰된 트랜지스터(Q1)의 컬렉터에서 폭 변조 펄스를 나타낸 도면.

제2(c)도는 시간 간격 t2에서 관찰된 트랜지스터(Q1)의 컬렉터에서 폭 변조펄스를 나타낸 도면.

* 도면의 주요부분에 대한 부호의 설명

E-W : 편향 파형 보정 회로 Q2 : 편향 증폭기

13 : 메모리 16 : 디지털-아날로그 변환기

200 : 증폭기 U1 : 집적 회로

400 : 편향 파형 변조 회로 U2 : 비교기

본 발명은 버스 제어 집적 회로에 의해 발생되는 수평 편향 신호의 동-서 파형 보정(East-West waveform correction)과 같은 음극선관의 편향 진폭 제어 분야에 관한 것이다.

아날로그와 디지털 텔레비전 신호 처리를 포함하는 단일 집적 회로의 개발로 인해 수신기 부품의 수가 줄어들었고 신뢰도가 향상되었으며 제조 비용이 감소하였다. 그러한 집적 회로에는 종종 수평 및 수직 레이트 편향 신호를 발생시키는 기존 발진기를 고정시키기 위한 동기 분리 회로가 이용된다. 최소의 회로 기판 분압기로 IC 기능에 대한 제어를 용이하게 하고 IC 핀의 수를 최소화시키기 위해, 집적 회로는 데이터 버스를 통해 제어될 수도 있다. 데이터 버스 시스템의 일례로서 3개의 제어 라인, 데이터, 클록 및 인에이블을 각각 포함하는 톰슨 논리 프로토콜(Thomson logic protocol)을 들수 있다. IC는 통상 셋업, 얼라인먼트 또는 특정 파라미터에 대한 사용자 결정 값에 대응하는 디지털 값을 저장하는 메로리 레지스터를 포함한다. 저장 디지털 데이터는 디지털-아날로그 변환기에 의해 아날로그 값으로 변환된다, 이 아날로그 값은 IC로부터 결합되어 외부 회로의 특정 파라미터를 제어한다.

IC 핀의 수를 줄이기 위해, 소정의 파형 및 제어 신호가 공통 IC 핀상에서 출력될 수도 있다. 예컨대, 수평 핀쿠션 보정 파형 즉, 수직 레이트 파라볼라가 DC 전압을 결정하는 수평축과 함께 출력될 수도 있다. 따라서, 단일 IC 핀은 두 가지의 회로 제어 기능을 위해 이용된다. 수평 핀쿠션 및 수평 폭 제어 파라미터의 선택은 유리한데, 그 이유는 이 두개의 파라미터가 공통 편향 회로 배열 예컨대, 핀 쿠션 다이오드 변조기에 결합된 펄스 폭 변조기에 의해 제어될 수도 있기 때문이다. 따라서, 수직 레이트 파라볼라는 DC 전압을 결정하는 수평 폭상에서 겹쳐질 수도 있다. 그러나, 이러한 합성 제어 신호는 회로 제어의 포인트에 대한 DC 결합을 요구한다. 더욱이, 제어 요건은 다기능 IC의 출력 전압 스윙 능력을 초과하려는 경향이 있는 제어 신호 진폭을 요구하는 소정의 편향 요크(yoke)/튜브 결합을 위해 존재할 수도 있다. 그러므로, 두 가지 제어 신호의 최대 진폭 레이트를 제한하는 IC내에 구속이 존재한다. IC내에는 디지털 제어 범위 즉, 제어 데이터 비트 수 및 제어값 기억에 대해 수반하는 사이즈 요건면에서 또 다른 구속이 존재한다.

편향 장치는 편향 증폭기 및 이 증폭기에 결합된 편향 파형 변조 회로를 구비한다. 변조 신호 발생용 디지털-아날로그 변환기가 기준 신호 발생용 수단에 결합되어 상기 변조 신호가 상기 기준 신호의 변화에 따른 신호 변화에 영향을 받는다.

비교기는 두개의 입력을 가지며, 디지털-아날로그 변환기는 이들 입력중 하나에 결합되고 기준 신호는 이들 입력중 하나에 결합되어, 비교기 입력에서 발생된 신호가 기준 신호의 변화에 따라 서로 추적한다. 비교기는 파형 변조를 위한 편향 파형 변조 회로에 결합된 하나의 출력을 갖는다.

제1도는 다수의 아날로그 및 디지털 텔레비전 회로 기능을 포함하는 집적 회로(U1)의 사용에 근거한 수평 편향 회로를 나타낸 것이다. 집적 회로(U1)는 구동 스테이지를 통해 수평 출력 트랜지스터(Q2)에 결합되는 수평 레이트 신호(Hd)를 발생시킨다. 트랜지스터(Q2)는 편향 권선(Ly)을 구동하도록 태핑된 제1 권선을 갖는 출력 변압기(T1)에 결합된다. 출력 변압기(T1)는 제2 권선(W1,W2)을 갖는다. 권선(W1)은 약 30 볼트 피크의 리트레이스 펄스(retrace pulse)를 발생시킨다. 권선(W2)은 고전압 울토(ultor) 전원 발생기(도시생략)에 결합된다. 동-서, 핀쿠션 편향 파형 보정은 다이오드 변조기(400)에 의해 제공된다. 다이오드 변조기는 편향 권선(Ly)에 결합되고, 수직 레이트에서 파라볼라 방식으로 권선을 통해 전류를 효과적으로 변화시킨다. 트랜지스터(Q1)는 다이오드 변조기에 결합되고 전압 비교기(U2)에 의해 발생된 수평 레이트, 가변 폭 펄스에 응답하는 포화형 스위치의 기능을 수행한다, 비교기(U2)의 입력은 변압기(T1) 권선(W1)으로부터 통합된 수평 리트레이스 펄스와 함께 집적 회로(U1)로부터 DC 성분을 갖는 수직 레이트 파라볼라를 합산한다. 이러한 합성 파형은 제2 비교기 입력에 인가된 기준 전위에 대하여 비교되어, 수직 레이트 파라볼라에 응답하여 변하는 폭을 갖는 수평 레이트 펄스를 지닌 비교기 출력 신호가 야기된다.

집적 회로(U1)는 3개의 입력 라인 즉, 직렬 데이터, 클록 펄스 및 인에이블 신호를 통해 마이크로 컴퓨터 시스템(도시 생략)에 의해 제어된다. 직렬 데이터는 톰슨 논리 프로토콜을 이용한다. 집적 회로(U1)는 32배의 수평 주파수로 동작하는 발진기(OSC20)를 포함한다. 이 발진기는 선택된 비디오 소스로부터 수평 동기 신호, 즉 RF 변조 소스로부터 변조된 동기 신호 또는 베이스 밴드 비디오 입력으로 위상 고정된다(제1도에서 도시 생략). 카운트 다운 회로(CD19)는 수평 및 수직 레이트 파형을 만든다. 수평 레이트 신호(Hd)는 저항기(R17)를 통해 집적 회로(U1)로부터 수평 구동기(11)에 결합된다. 이 수평 구동기는 수평 출력 트랜지스터(Q2)의 베이스에 결합된다. 트랜지스터(Q2)의 에미터는 접지되고, 컬렉터는 출력 변압기(T1)를 거쳐서 B+ 전원에 연결된다. 변압기(T1)는 수평 편향 코일(Ly)을 구동시키기 위한 탭을 갖춘 제1권선을 갖는다. 변압기(T1)는 약 30 볼트의 리트레이스 펄스(22)를 발생시키는 제2 권선(W1)을 갖는다. 리트레이스 펄스(22)는 저항기(R8) 및 커패시터 (C4)에 의해 통합되어 비교기(U2)의 포지티브 입력에서 가합 네트워크에 결합된 수평 레이트 톱니파 전압을 발생시킨다. 변압기 권선(W2)은 도시되지 않은 울토 전원에 결합된다. 수평 편향 코일(Ly)은 “S” 보정 커패시터(CS) 및 선형 보정 인덕터(Llin)와 직렬로 결합된다.

핀쿠션 또는 동-서 편향 보정은 다이오드 변조기(400)에 의해 생긴다. 다이오드 변조기는 커패시터(C9, C10)간에 직렬로 결합되고, 커패시터(C9, C10)의 직렬 결합으로 동시에 결합된 다이오드(D3, D4)에 의해 형성된다. 다이오드 (D4)의 캐소우드는 트랜지스터(Q2)의 컬렉터에 결합된다. 다이오드(D4)의 애노드는 다이오드(D3)의 캐소우드에 결합되며, 접합점은 선형 인덕터(Llin)에 결합된다. 다이오드(D3)의 캐소우드의 접합 및 커패시터(C9,C1O)는 인덕터(L2)를 통해 인덕터(L1)와 커패시터(C8)의 접합에 결합된다. 인덕터(L2)는 댐핑 저항기(R15)에 의해 브릿지된다. 커패시터(C8)는 접지에 대해 수평 레이트 펄스 전류를 감결합시키며, 수평 펄스의 파라볼라 폭 변조에 응답하는 수직 레이트 파라볼라 파형 전압을 전개시킨다.

트랜지스터(Q1)의 컬렉터는 저항기(R18) 및 접지에 직렬로 결합된 커패시터(C7)에 결합된다. 또한 “스너버(snubber)”라고 공지된 이 네트워크는 트랜지스터(Q1)의 전류 흐름이 정지할 경우 인덕터(L1)에 의해 발생된 유도 스위칭 과도전류를 방열한다. 저항기(R18) 및 커패시터(C7)의 시간 상수가 선택되어 트랜지스터의 스위치 오프시에 트랜지스터(Q1)의 컬렉터 전압의 상승을 더디게 한다. 다이오드(D2)의 애노드는 트랜지스터(Q1)의 컬렉터에 연결되고, 다이오드(D2)의 캐소우드는 전원에 연결된다. 따라서, 다이오드 (D2)는 통상 26 볼트 전원으로 역바이어스 된다. 그러나, 트랜지스터(Q1)가 스위치 오프될 때, 인덕터(L1)에 의해 발생되는 양전압 과도 전류는 다이오드 (D2)상에서 방향을 바꾸고, 과도 전류를 클램핑하며 유도 전류를 26 볼트 전원으로 유도한다. 따라서, 다이오드(D2), 커패시터(C7)에 의해 형성된 “스너버”네트워크 및 저항기(R15)는 트랜지스터(Q1)의 방열(dissipation) 및 고장을 방지한다. 커패시터(C11, C12)는 트랜지스터(Q1) 스위칭의 원인이 되는 라디오 주파수 조화의 발생을 방지하기 위해 고주파수를 우회한다. 트랜지스터(Q1)의 컬렉터는 또한 네가티브 피드백을 제공하도록 저항기(R1O)를 통해 전압 비교기(U2)의 비반전 입력의 가합점에 결합된다.

비교기(U2)의 포지티브 입력은 네트워크(200)에 연결되는데, 이 네트워크는 저항기(R1O)를 통해 네가티브 피드백과 관련하여 리트레이스 펄스의 통합에 의해 커패시터(C4)에 걸쳐 형성된 수평 레이트 램프(horizontal rate ramp)로 저항기(R2, R3) 및 커패시터(C1)를 경유해 결합되는 수직 레이트 파라볼라 파형 및 DC 성분을 합산한다. 가합(summation)의 결과는 필드 레이트 파라볼라(field rate parabola)상에서 겹쳐진 수평 램프(horizontal ramp)이다. 비반전 입력에 인가된 파형 합계가 비교기(U2)의 반전 입력에 인가된 기준 전위 이하일 때, 비교기 출력은 접지 전위에 근접한 상태로 남아 있다. 따라서, 비교기 출력 회로는 저항(R14)을 경유해 26 볼트 전원으로부터 전류를 줄이고, 트랜지스터(Q1)는 비도전 상태로 유지한다. 파형 합계가 비교기(U2)의 네가티브 입력에서 설정된 기준 전압을 초과할 때, 출력은 접지로부터 스위치되어 저항(R14)을 경유해 전류가 트랜지스터(Q1)의 베이스에 공급된다.

수직 파라볼라의 DC 성분은 파라볼라에 대해 평균값을 확립하여 평균 수평 편향 진폭 또는 폭을 설정한다. 파라볼라 성분으로 인해 통합된 수평 플라이백 펄스는 파라볼라 파형 이후의 비교기 스위칭 한계에 걸쳐서 이동한다. 따라서, 비교기 출력은 수직 파라볼라에 응답하여 변하는 폭을 갖는 수평 레이트 펄스를 포함한다. 제2(a)도는 하나의 TV 필드 또는 16.6mS의 주기에 걸쳐서 트랜지스터(Q1)의 컬렉터 전압을 나타낸다. 비록, 이러한 파형이 수평 레이트 펄스로 이루어진다 하더라도, 파라볼라 폭 변조가 관찰될 수도 있다. 시간 간격 t1과 t3으로 도시되는 바와 같이, TV 필드의 상부 및 하부 각각에 대응하는 파라볼라의 첨단 근처에서, 통합된 리트레이스 펄스의 정점만이 비교기 스위칭 한계를 초과한다. 이렇게 함으로써 제2(b)도에 도시된 바와 같이 좁은 네가티브 진행 출력 펄스를 발생시킨다. 시간 간격 t2에 대응하는 입력 파라볼라의 정점에서 통합 펄스의 보다 큰 부분은 기준 입력을 초과하게 되어 제2(c)도에 도시되는 것처럼 보다 큰 폭의 네가티브 진행 출력 펄스가 야기된다. 따라서, 트랜지스터(Q1)의 콜렉터는 수직 파라볼라에 의해 변조되고 공칭 전원 전압과 접지 사이에서 스위칭된 수평 레이트 펄스 파형과 폭을 갖는다. 트랜지스터(Q1)의 컬렉터에서의 파라볼라 파형 성분은 통합되고 인덕터(L2)를 경유해 다이오드 변조기(400)에 핀쿠션 보정 전류를 제공하는 인덕터(L1) 및 커패시터(C8)에 의해 저역 필터링 된다. 비교기(U2)는 분류 D 모드에서 동작하는 스위칭 증폭기이다. 저주파수에서, 예컨대 파라볼라 신호 주파수에서, 네가티브 피드백 루프는 저항기(R1O)에 의해 비교기(U2)의 비반전 입력에 제공된다. 비교기(U2)는 선형 다이오드 변조기를 구동시키도록 선형 분류 A 증폭기로서 대체 구성될 수도 있다. 저항기(R9)와 커패시터(C5)는 비교기(U2)출력을 비반전 입력에 결합시켜 비교기 스위칭 스피드를 향상시키는 포지티브 피드백을 야기시킨다.

집적 회로(U1)는 제1도에 도시된 바와 같이, 데이터 버스를 경유해 제어된다. 데이터 버스는 3개의 신호 즉, 데이터(D), 클록(CLK) 및 인에이블(ENB)을 포함한다. 수신기 셋업중에 도시되지 않은 마이크로 프로세서 제어기를 이용하여 다양한 파라미터에 대한 조정이 이루어지고, 이 조정값은 디지털 데이터로서 데이터 버스를 경유하여 집적 회로(U1)에 전송된다. 디지털 데이터는 수신되어 메모리 레지스터(R)에 기억된다. 예컨대, 동-서 파라볼라 신호의 진폭 값은 메모리 레지스터(14)에 기억된 3 데이터 비트로 결정된다. DC 폭 신호는 예컨대, 레지스터(13)에 기억된 4 데이터 비트로 결정된다. 수직 레이트 파라볼라 신호는 카운트 다운회로(19)에 의해 생성된 수직 펄스 신호(VERT)를 이용하여 PARAB GEN(17)에 의해 발생된다. 파라볼라 신호는 메모리 레지스터(14)에 저장된 제어 데이터 워드값에 응답하는 레벨로 제어된다. 레지스터(14)의 데이터 워드는 파라볼라 진폭을 제어하는 R-2R 래더(ladder)로서 구성된 디지탈-아날로그 변환기에 인가된다. 파라볼라 신호는 가산 증폭기(18)에 결합된다. 수평 편향 폭은 펄스 폭 변조기(U2)에 인가된 DC 전압에 의해 결정된다. 이 DC 전압은 R-2R 래더로서 구성된 디지탈-아날로그 변환기(16)에 의해 집적 회로(U1)내에서 발생된다. 폭결정 DC는 레지스터(13)로부터 4 비트 제어 데이터에 응답하는 변환기(16)에 의해 발생되고, 16개의 가능한 DC 값중 하나를 가질 수 있다.

변환기(15,16)는 집적 회로(U1)내에서 7.6 볼트의 기준 레귤레이터(12)로 부 터 전력을 공급받는다. 이 전압 레귤레이터는 내부 밴드갭 전압 기준에 참조되고 12 볼트 전원에 결합된 외부 드롭핑 저항기(R16)를 이용하도록 구성된다. 따라서, 7.6 볼트 기준 레귤레이터(12)에서의 소정의 변화는 디지털-아날로그 변환기를 결정하는 진폭 또는 레벨과 이 진폭에 의해 발생되는 보정 신호 모두에 대해서 공통적이다. 가산 블록(18)은 동-서 보정 신호로서 출력되는 파라볼라 신호와 DC폭 전압을 결합한다. 따라서, 동-서 보정 신호의 DC 성분, 즉 수평 폭 제어를 보존하기 위해서는 비교기(U2)의 입력에 DC 결합이 요구된다.

집적 회로(U1)는 다양한 스크린 사이즈, 스크린 표면의 기하 배열 및 편향 요크(yoke) 어셈블리를 갖는 TV 수상기 제품의 종류에 걸쳐 이용할 수 있어야 한다. 그같은 보편성을 얻는다는 것은 많은 편향 파라미터에 대한 보다 큰 범위의 제어를 필요로 한다. 집적 회로(IC)가 보다 넓은 제어 범위를 갖도록 설계될 수도 있으나 이것은 셋업 파라미터에 대해 증가된 IC 다이 영역 또는 크기, 증가된 IC 전력 방출 및 증가된 데이터 기억 요건등과 같은 불리한 조건을 초래시킨다. 따라서, 집적 회로(U1)에 대한 외부 회로를 이용하므로써, TV 수상기 제품의 범위와 양립할 수 있는 편향 파라미터가 제공된다.

제1도는 동-서 보정 및 수평 폭 제어에 대한 제어 범위에 비중을 두고 또한 제어값 양자화 즉, 각 데이터 비트 변환에 대한 절대 전압 변화와 일치하는 제어 범위를 제공하도록 27인치 음극선관에 요구되는 성분값을 나타낸다. 최대 보정 신호 진폭은 집적 회로(U1)내에서 7.6 볼트 레귤레이터(12)에 의해 결정된다. DC 성분과 파라볼라의 최대 값이 요구되는 보정 신호 조건을 실현시키는 것이 가능하지만 결합 전압 스웡은 내부 레귤레이터에 의해 설정된 전원 전압에 의해 제한된다. 편향 성분의 소정 결합은 DC 전압의 절대 변화 또는 단일 제어 데이터 비트에 대응하는 파형 진폭이 제어 기능의 동작 감도를 증가 또는 감소시키도록 변화될 것을 요구할 수도 있다. 예컨대, 4 데이터 비트에 의해 제어되는 DC 성분은 단일 데이터 비트 변화로 인해 소망의 셋업값 이상으로 DC 전압이 옮겨지기 때문에 요구되는 DC 전압 또는 수평 폭이 달성될 수 없도록 입상(粒狀)을 나타낼 수도 있다. TV 제품의 종류에 걸쳐서 집적 회로(U1)를 바람직하게 이용하기 위해서는 동-서 보정 신호의 AC/DC 성분의 차등 감쇠를 만드는 감쇠기(200)가 이용된다. 동-서 신호는 집적 회로(U1)로부터 선택 AC/DC 감쇠기(200)를 통해 가합점(D)에 결합되는 전체 AC이다. DC 분압기는 U2 출력에서 접지에 효과적으로 결합되는 피드백 저항기(R10)와 결합된 직렬 저항기(R1,R3)에 의해 형성된다. DC에서 네트워크의 삽입 손실은 주로 저항기(R3)에 의해 결정된다. 동-서 신호의 파라볼라 성분은 저항기(R1O)와 커패시터(C4)가 접지에 대해 효과적으로 병렬관계에 있으면서 저항기(R2,R3)와 커패시터(C1)의 병렬 조합뿐만 아니라 저항기(R1)의 직렬 네트워크에 의해 형성된 분압기에 의해 감쇠된다. 이같은 네트워크로 인해 파라볼라 성분의 최소 감쇠가 야기되고, 손실이 저항기(R2)에 의해 결정된다. 저항기(R1)는 또한 접지에 대해 직렬로 연결된 저항기(R4)와 커패시터(C2)에 의해 형성된 선택적인 AC 분압기에 결합된다. 이 네트워크는 수평 주파수에서 감쇠를 제공한다. 따라서, 네트워크(200)는 수직 파라볼라의 진폭 비를 DC 성분으로 변화시킴으로써, 비트당 전압 변화는 DC 성분에 대해서만 감소한다.

소정의 요크/튜브 조합은 주사 래스터의 수직 사다리꼴 왜곡을 나타낼 수도 있다. 예컨대, 표시된 수평 라인 길이는 디스플레이의 상부와 하부 사이에서 순차적으로 변화한다. 다른 편향 회로로부터 야기되는 전원 부하 변화로 인해 수직적으로 비대칭인 수평 핀쿠션의 왜곡이 발생한다. 이와 같이 수직적으로 변화하는 수평 편향 왜곡은 비대칭 보정 회로(300)에 의해 유리하게 보정된다. 커패시터(C3), AC는 저항기(R1)와 커패시터(C2)의 접합점으로부터 다이오드(D1)의 애노드와, 레지스터(R6,R7)의 접합점으로 동-서 신호의 파라볼라 성분을 결합시킨다. 저항기(R6,R7)는 26 볼트 전원에 연결된 레지스터(R7) 및 접지에 연결된 저항기(R6)로 분압기를 형성한다. 저항기(R7,R8)의 접합점은 다이오드(D1)의 애노드에 정(+)바이어스 전위를 제공한다. 그러나, 이 전위는 다이오드(D1)를 동작시키기에는 불충분하다. 다이오드(D1)의 캐소우드는 저항기(R5)를 경유해 접지에 결합된다. 저항기(R6,R7)에 의해 제공된 정바이어스 뿐 아니라 AC 결합 파라볼라 파형의 진폭이 다이오드(D1)의 전위의 차단부를 초과할 때, 분압기는 저항(R1,R5)에 의해 형성된다. 다이오드(D1)가 동작하면 집적 회로(U1)로부터 저항기(R1)를 경유해 도출된 추가 AC 파라볼라 신호 전류는 점(A)에서 파형의 진폭을 감소시킨다. 저항기(R5)는 다이오드 (D1)가 동작할 때 채용된 감쇠도를 결정한다. 파라볼라 파형의 비대칭 형상은 커패시터(C3)와 저항기(R6)에 의해 형성된 AC 결합의 시간 상수 “t” 및 다이오드(D1)의 애노드에 인가된 정바이어스로 인해 야기된다. 파라볼라가 다이오드(D1)의 애노드에서 편미분되도록 하는 시간 상수 “t”는 파라볼라의 주기와 비교할 때 짧다. 파라볼라가 커패시터(C3)를 충전할 때, 포지티브 미분 신호는 정바이어스에 가산되고, 진폭이 불충분하면 다이오드(D1)로 하여금 동작하도록 한다. 파라볼라의 정점에서 미분 계수는 극성을 변화시키고 전류는 커패시터(C3)에서 제거된다. 이런 방전 전류는 다이오드(D1)가 역방향으로 동작할 수 없기 때문에, 바이어스 저항기(R6,R7)에 의해 공급된다. 그러므로, 바이어스 전류가 커패시터(C3)를 충전시킴으로써, 다이오드(D1)는 동작을 야기시킬 때 보다 더 높은 파라볼라 전압으로 동작이 중지된다. 따라서 다이오드(D1)와 저항기 (R5)에 의해 생긴 감쇠로 인해 비대칭 파라볼라 보정 파형이 야기된다.

비교기 형태의 펄스 폭 변조기에 인가된 스위칭 기준 전압이 제너 다이오드로부터 도출된다는 것은 공지되어 있다. 예컨대, 제너 다이오드 전압 기준은 종종 비교기로서 동일한 전원을 이용하여 직렬 드롬핑 저항기를 통해서 접지와 전원 레일 사이에 연결될 수도 있다. 그러한 구성으로 비교기 스위칭 지점은 제너 전압에 의해 결정되고, 비교기 스위칭 지점의 안정도는 제너 다이오드와 전원 레일에 의해 결정된다. 또한, 기준 스위칭 전위를 비교기에 공급하기 위해 저항 분압기를 이용하는 것도 공지되어 있다. 그러한 저항 분압기는 전압 전원 또는 다중 전원과 접지사이에서 결합될 수도 있다. 따라서, 전원상에 존재하는 불안정도 또는 부하 효과가 비교기에 결합되어 다양한 스위칭 전위가 야기된다.

비교기 스위칭 기준 변화로 인해 스퓨리어스 펄스 복 변조가 발생하여 수평 편향 폭과 핀쿠션 보정의 불안정도를 야기시킨다. 또 다른 편향 불안도 소스는 입력 전류로 인해 생기며 입력 소스 임피던스와 다른 비교기 스위칭 미분에 의해 야기될 수도 있다. 집적 회로(U1)내의 디지털-아날로그 변환기 기준 전압은 상이한 집적 회로 제품들 중에서 변할 수도 있다. 그러나, 기준의 절대값은 특별히 중요하진 않다. 왜냐하면 셋업중에 결정되는 동-서 신호의 성분값이 디지털-아날로그 기준 전압의 절대값 변화를 보상해주기 때문이다. 따라서, DC 폭 신호와 관련하여, 집적 회로내에서 뿐만 아니라 전압 비교기에 대한 기준 전원내에서 발생하는 DC 에러 또는 오프셋(offsets)의 다양한 원인은 편향 셋업중에 보상된다. 그러나, 이러한 보상으로 인해 4 데이터 비트에 의해 발생되는 DC 폭 신호 제어 범위의 부분이 소모된다. 편향 셋업이후 이들 오프셋의 변화로 인해 편향 폭 또는 핀쿠션 보정의 변화가 야기된다. 더욱이, 예컨대 다양한 보상 오프셋 사이에서의 열드리프트 또는 전원 부하의 결과로서의 작은 변화들로 인해 가시적인 편향 에러가 나타난다.

전술된 편향 불안정도는 전압 비교기(U2)의 반전 또는 네가티브 입력이 제1도의 회로(100)에 의해 발생되는 포지티브 기준 전위 또는 신호에 유리하게 결합되도록 하는 본 발명의 기준 발생 회로(100)를 이용하므로써 최소화된다.

제1도에 있어서, 비교기(U2)의 반전 입력은 집적 회로(U1)내에서 발생된 포지티브 기준 신호에 유리하게 결합된다. 전압 비교기(U2)의 반전 입력에 결합된 기준 전위는 집적 회로(U1)내의 7.6 볼트 기준 레귤레이터의 분압에 의해 도출된다. 이 기준 전압은 집적 회로와 12 볼트 전원 사이에 결합된 드롭핑 저항기(R16)에서 이용 가능하다. 7.6 볼트 기준은 저항기(R12)가 접지에 결합된 채 저항기(R11, R12)의 직렬 조합에 의해 형성된 분압기에 결합된다. 저항기의 접합점은 커패시터(C6)에 의해 접지에 감결합되는 약 3.8 볼트를 발생시킨다. 또한 저항기의 접합점은 직렬 저항기(R13)를 통해 비교기(U2)의 반전 입력에 결합된다. 7.6 볼트 기준은 디지털-아날로그 변환을 위한 기준 전원으로서 집적 회로(U1)내에서 이용된다. 따라서, 예컨대 디지털-아날로그 변환기(16)에 의해 발생된 DC 폭 결정 전압은 셋업중에 확립되는 레지스터(13)로부터 4 비트 디지털 값만큼 비례하여 증가하는 기준 전원 전위를 나타낸다. 전술한 바와 같이, 기준 전위의 절대값은 예컨대, 파라미터값, 핀쿠션 보정 또는 수평 폭이 디지털-아날로그 기준 전압의 절대값 변화를 보상하기 때문에 중요하지 않다. 그러나, 본 발명의 회로(100)를 이용하면, 내부 기준 전압의 변화가 전압 비교기(U2)의 반전 입력에 확실히 결합된다. 따라서, 비교기 스위칭 한계는 제어 전압의 변화를 추종 또는 추적하도록 적절하게 이동된다. 회로(100)는 비교기 스위칭 한계를 집적 회로(U1)의 디지털-아날로그 변환기와 동일한 기준에 결합하므로써 전압 차동 또는 오프셋이 제거된다. 더욱이, 단일 전원 레일(+7.6V)은 분압기를 경유해 집적 회로(U1) 및 비교기 입력에 공급하는데 이용되기 때문에, 단일 전원의 부하 변화가 유리하게 추적되고, 잘못된 편향 변조가 거의 제거된다. 공통 내부 발생 전압 기준을 이용하므로써 야기되는 유리한 추적(tracking)은 다중 전원 레일이 사용될 때, 예를 들어 제너 기준 또는 저항 분압기가 비교기 DC 기준을 발생시키는 +12V 또는 +26V 전원 레일에 결합될 때 존재하지 않는다. 그러므로, 비교기(U2)의 스위칭 기준으로서 집적회로(U1) 기준 전압을 이용하면, 기준 전압 또는 절대 신호 진폭에 관하여 집적 회로 사이에서의 변화가 비교기(U2) 스위칭 지점에 의해 확실하게 추적된다. 또한 단일 전원을 이용하므로써 스퓨리어즈 편향 변조를 야기시키는 차동 전원 부하의 가능성을 피할 수 있다.

Claims

편향 증폭기(Q2)와: 상기 편향 증폭기(Q2)에 결합되는 편향 파형 변조 회로(400)와; 변조 신호(E-W)를 발생시키는 디지털-아날로그 변환기(16)를 포함하는 편향 장치에 있어서, 상기 디지털-아날로그 변환기(16)에 결합되므로써 상기 변조 신호(E-W)를 상기 기준 신호의 변화에 따른 신호 변화에 종속하게 하는 기준 신호를 발생시키는 수단(12)과; 두개의 입력 및 파형 변조를 위해 상기 편향 파형 변조 회로(400)에 결합되는 하나의 출력을 갖는 비교기(U2)를 구비하는데, 상기 디지털-아날로그 변환기(16)는 상기 두개의 입력중 하나의 입력에 결합되고, 상기 기준 신호는 상기 두개의 입력중 다른 하나의 입력에 결합되어, 상기 비교기(U2)의 입력에 발생된 신호는 상기 기준 신호의 상기 변화에 따라 서로 추적하는 것을 특징으로 하는 편향 장치.
제1항에 있어서, 상기 기준 신호는 분압기(R12, R13)를 경유하여 상기 비교기(U2)에 결합되는 것을 특징으로 하는 편향 장치.
제1항에 있어서, 상기 변조 신호(E-W)는 수직 레이트 파라볼라 신호를 포함하는 것을 특징으로 하는 편향 장치.
제1항에 있어서, 상기 변조 신호(E-W)는 상기 편향 파형 변조의 진폭을 결정하는 DC 성분을 포함하는 것을 특징으로 하는 편향 장치.
제3항에 있어서, 상기 변조 신호(E-W)는 상기 편향 파형 변조의 진폭을 결정하는 DC 성분을 더 포함하는 것을 특징으로 하는 편향 장치.
제4항에 있어서, 상기 DC 성분은 상기 기준 신호에 따라 변하는 것을 특징으로 하는 편향 장치.
제1항에 있어서, 상기 변조 신호(E-W)는 상기 비교기(U2)의 입력중 하나의 입력에 직접 결합되고, 상기 비교기 출력은 상기 편향 파형 변조 회로(400)에 직접 결합되므로써, 상기 변조 신호(E-W)의 DC 성분이 상기 편향 파형의 진폭을 설정하는 것을 특징으로 하는 편향 장치.
제1항에 있어서, 상기 디지털-아날로그 변환기(16) 및 기준 신호를 발생시키는 상기 수단(12)은 집적 회로(U1)내부에 위치하는 것을 특징으로 하는 편향 장치.
제1항에 있어서, 상기 비교기(U2)의 입력중 하나는 수평 레이트 램프 신호에 추가로 결합되고, 상기 변조 신호 및 상기 램프 신호(ramp signal)의 순간 진폭은 상기 출력에서의 펄스 폭 변조 신호를 발생시키도록 상기 기준 신호에 대해 변하며 상기 변조 신호에 응답하는 고정 수평 레이트 및 펄스 폭을 포함하는 것을 특징으로 하는 편향 장치.
제1항에 있어서, 상기 디지털-아날로그 변환기(16)는 데이터 버스를 경유해 결합된 데이터 워드에 응답하여 제어되는 것을 특징으로 하는 편향 장치.
제1항에 있어서, 상기 디지털 아날로그 변환기(16)는 메모리(13)로부터 결합된 상기 데이터 워드에 응답하여 제어되는 것을 특징으로 하는 편향 장치.
제11항에 있어서, 상기 디지털-아날로그 변환기(16)는 상기 데이터 버스에 결합된 메모리(13)로 결합되는 데이터 워드에 응답하여 제어되는 것을 특징으로 하는 편향 장치.
제1항에 있어서, 상기 편향 파형 변조 회로(400)는 다이오드 변조기를 포함하는 것을 특징으로 하는 편향 장치.
편향 증폭기(Q2)와; 상기 편향 증폭기(Q2)에 결합되는 편향 파형 변조 회로(400)와; 데이터 워드에 응답하는 디지털-아날로그 변환기(16)에 의해 레벨에서 제어되는 편향 파형 보정 신호의 소스(U1)를 포함하는 편향 장치에 있어서, 상기 기준 전위의 변화가 상기 편향 파형 보정 신호(E-W)의 대응 변화에 의해 추적되고, 상기 편향 보정 신호(E-W)를 발생시키는 상기 디지털-아날로그 변환기(16)에 결합되는 기준 전위(12)를 발생시키는 수단과; 상기 편향 보정 신호(E-W)에 결합되는 입력과 상기 기준 전위에 결합되는 입력인 두개의 입력을 갖는 비교기(U2)를 포함하는데, 상기 편향 보정 신호(E-W) 및 상기 기준 전위는 저로 추적하여 비교기 출력이 상기 입력간의 차이에 응답하고, 파형 변조를 위해 상기 편향 파형 변조 회로(400)에 결합되는 것을 특징으로 하는 편향 장치.
제14항에 있어서, 편향 파형 보정 신호의 상기 소스(U1)는 집적 회로인 것을 특징으로 하는 편향 장치.
제15항에 있어서, 상기 집적 회로(U1)는 데이터 버스에 제어 가능하게 결합되는 것을 특징으로 하는 편향 장치.
제14항에 있어서, 상기 기준 전위 발생 수단(12)은 상기 소스내에 포함되는 것을 특징으로 하는 편향 장치.
제14항에 있어서, 상기 편향 파형 보정 신호(E-W)는 핀쿠션 보정을 위한 파라볼라 파형의 수직 레이트 신호 및 수평 편향 폭 제어를 위한 DC 성분을 포함하는 것을 특징으로 하는 편향 장치.
제14항에 있어서, 상기 기준 전위는 분압기(R12, Rl3)를 통해 상기 비교기의 하나의 입력에 결합되는 것을 특징으로 하는 편향 장치.
제14항에 있어서, 상기 디지털-아날로그 변환기(16)는 메모리(13)로부터 결합된 워드에 응답하여 제어되는 것을 특징으로 하는 편향 장치.