JP3522308B2 - 偏向波形補正回路 - Google Patents
偏向波形補正回路Info
- Publication number
- JP3522308B2 JP3522308B2 JP19866693A JP19866693A JP3522308B2 JP 3522308 B2 JP3522308 B2 JP 3522308B2 JP 19866693 A JP19866693 A JP 19866693A JP 19866693 A JP19866693 A JP 19866693A JP 3522308 B2 JP3522308 B2 JP 3522308B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- resistor
- deflection
- horizontal
- parabolic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012937 correction Methods 0.000 title description 30
- 239000003990 capacitor Substances 0.000 description 36
- 238000004804 winding Methods 0.000 description 12
- 241000226585 Antennaria plantaginifolia Species 0.000 description 10
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 241001502129 Mullus Species 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 238000003079 width control Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 1
- 240000000136 Scabiosa atropurpurea Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 239000011630 iodine Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
- H04N3/233—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
- H04N9/16—Picture reproducers using cathode ray tubes
- H04N9/28—Arrangements for convergence or focusing
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
- Amplifiers (AREA)
- Amplitude Modulation (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、バス制御された集積回
路により発生された偏向信号の横方向波形補正のよう
な、陰極線管偏向増幅制御の分野に関する。 【０００２】 【従来の技術】アナログとディジタル両方のテレビジョ
ン信号処理を含む単一集積回路の開発は、受信器の部品
点数の大幅な削減、信頼性の向上及び製造コストの低下
をもたらす。このような集積回路は、基準発振器をロッ
クして、水平及び垂直レート偏向信号を生ずる同期分離
回路を使用する。回路基板ポテンショメータの最小値で
集積回路機能の制御を容易に行ない、集積回路ピン数を
最小とするため、集積回路がデータバスを経由して制御
される。データバスシステムの一例は、３本の制御線、
即ち夫々にデータ、クロック及びイネーブル、からなる
トムソンロジックプロトコルである。集積回路は通常、
設定、調節、又は特定なパラメータ用のユーザ定義値に
対応するディジタル値を記憶するレジスタを含む。記憶
されたディジタルデータは、Ｄ／Ａ変換器によりアナロ
グ値に変換される。このアナログ値は、外部回路の特定
なパラメータを制御するために集積回路から出力され
る。 【０００３】集積回路ピン数を削減するために、ある種
の波形と制御信号とが共通の集積回路ピン上に出力され
る。例えば、水平ピンクッション補正波形、つまり垂直
レートパラボラは、水平幅決定ＤＣ電圧と共に出力され
る。このように１本の集積回路ピンが２種の回路制御機
能に利用される。水平ピンクッション及び水平幅制御パ
ラメータを選択することの利点は、両方のパラメータ
が、例えばピンクッションダイオード変調器に接続され
たパルス幅変調器のような、共通の偏向回路構成により
制御され得ることである。このように、垂直レートパラ
ボラは水平幅決定ＤＣ電圧に重畳される。 【０００４】 【発明が解決しようとする課題】しかし、この複合制御
信号は、回路制御点への直流結合を必要とする。さら
に、ある偏向ヨーク及び／又は管の組合せに対する制御
上の要求においては、多機能集積回路の出力電圧変動性
能を上回る程度の制御信号振幅を必要とする。従って、
集積回路には、二つの制御信号の最大振幅比を制限する
制約が存在する。集積回路には、ディジタル制御の範
囲、即ち、制御データビット数と、制御値メモリ用の必
然的なサイズ要求とに関して更なる制約が存在する。 【０００５】 【課題を解決するための手段】偏向装置は、非対称ピン
クッション歪みを有する走査ラスタを形成するように、
電子ビーム偏向に対する掃引期間及び帰線期間中に、夫
々の偏向コイルに偏向電流を発生させる水平偏向増幅器
と、垂直偏向増幅器とからなる。偏向波形変調回路は、
水平偏向増幅器に接続される。周期的対称ＡＣ信号であ
る変調信号を発生するソースが、振幅が変化されたＡＣ
信号を発生させるために、各垂直掃引期間の第２部分中
の該ＡＣ信号の振幅に関して、各垂直掃引期間の第１部
分中に該ＡＣ信号の振幅を区別するように変化させる手
段に接続される。振幅が変化されたＡＣ信号は、非対称
ピンクッション歪みが概ね補正されたラスタを形成する
波形変調回路に結合される。 【０００６】 【実施例】図１は、アナログとディジタルとのテレビジ
ョン回路機能を複合して含む集積回路Ｕ１の利用に基づ
く水平偏向回路を示す。集積回路Ｕ１は、駆動段を介し
て水平出力トランジスタＱ２に結合される水平レート信
号Ｈｄを発生する。トランジスタＱ２は、偏向巻線Ｌｙ
をドライブするようにタップされた一次巻線を有する出
力変圧器Ｔ１に結合される。出力変圧器Ｔ１は、２次巻
線Ｗ１及びＷ２を有する。巻線Ｗ１は、ピーク値約３０
ボルトの帰線パルスを発生する。巻線Ｗ２は、（図示さ
れていない）高圧超電源発生器に結合される。横方向、
又はピンクッション偏向波形補正がダイオード変調器４
００により設けられる。ダイオード変調器は偏向巻線Ｌ
ｙに結合され、巻線を通る電流を垂直レートで放物線状
に効果的に変化させる。トランジスタＱ１は、電圧比較
器Ｕ２により発生される水平レート可変幅パルスに応答
し、ダイオード変調器に結合された飽和スイッチとして
機能する。比較器Ｕ２の一入力は、垂直レートパラボラ
と、集積回路Ｕ１が発生するＤＣ成分とを、変圧器Ｔ１
の巻線Ｗ１が発生する積分された水平帰線パルスと共に
加算する。この複合波形は、比較器の第２番目の入力に
供給される基準電位と比較され、その結果、比較器の出
力信号は、垂直レートパラボラに応じて幅が変化する水
平レートパルスを有する。 【０００７】集積回路Ｕ１は、３入力線、即ちシリアル
データ、クロックパルス及びイネーブル信号を介して、
（図示されていない）マイクロコンピュータシステムに
より制御される。シリアルデータは、トムソンロジック
プロトコルを使用する。集積回路Ｕ１は、水平周波数の
３２倍で動作する発振器ＯＳＣ２０を含む。この発振器
は、選択されたビデオソースからの水平同期信号、即
ち、ベース帯域ビデオ入力或いはＲＦ変調ソースからの
復調された同期信号のいずれかに位相がロックされる
（図１には示されていない）。カウントダウン回路ＣＤ
１９は、水平と垂直両方のレート波形を作りだす。水平
レート信号Ｈｄは、集積回路Ｕ１から抵抗Ｒ１６を介し
て、水平駆動段１１に結合される。水平駆動器は、水平
出力トランジスタＱ２のベースに接続される。トランジ
スタＱ２のエミッタは接地され、コレクタは、出力変圧
器Ｔ１を介して、電源Ｂ＋に接続される。変圧器Ｔ１
は、水平偏向コイルＬｙを駆動するタップ付きの１次巻
線を有する。変圧器Ｔ１は、抵抗Ｒ８を介して比較器Ｕ
２の入力で加算回路網に結合される約３０ボルトの帰線
パルス２２を発生する２次巻線Ｗ１を有する。変圧器巻
線Ｗ２は、図には示されていない超電源に結合される。
水平偏向コイルＬｙは、”Ｓ”補正キャパシタＣｓ及び
線形性補正インダクタＬｌｉｎに直列に結合される。 【０００８】ピンクッション又は横方向偏向補正は、ダ
イオード変調器４００によりもたらされる。ダイオード
変調器は、キャパシタＣ９及びＣ１０夫々の直列結合と
並列に接続され、互いに直列に接続されたダイオードＤ
３とＤ４とから形成される。ダイオードＤ４のカソード
は、トランジスタＱ２のコレクタに接続される。ダイオ
ードＤ４のアノードは、ダイオードＤ３のカソードに接
続され、接合点は線形インダクタＬｌｉｎに接続され
る。ダイオードＤ３のカソードとキャパシタＣ９、Ｃ１
０との接合点は、インダクタＬ２を介して、インダクタ
Ｌ１とキャパシタＣ８との接合点に接続される。インダ
クタＬ１は、ダンピング抵抗Ｒ１５によりブリッジされ
る。キャパシタＣ８は、水平レートパルス電流を接地に
減結合させ、水平パルスのパラボリック幅変調に応答す
る垂直レートパラボリック波形電圧を発生する。 【０００９】トランジスタＱ１のコレクタは、直列に接
地に結合された抵抗Ｒ１８及びキャパシタＣ７に結合さ
れる。この回路網は、「スナッバ」として知られてお
り、トランジスタＱ１の電流の流れが止まる時に、イン
ダクタＬ１により引き起こされる誘導スイッチング過渡
をなくす。抵抗Ｒ１８及びキャパシタＣ７の時定数は、
トランジスタのスイッチがオフの場合に、トランジスタ
Ｑ１のコレクタ電圧の増加を遅らせるように選択され
る。ダイオードＤ２のアノードは、カソードが電圧電源
に接続されたトランジスタＱ１のコレクタに接続され
る。このように、ダイオードＤ２は、２６ボルト電源に
より通常は逆バイアスされる。しかし、トランジスタＱ
１のスイッチがオフの場合には、インダクタＬ１により
引き起こされる正電圧過渡は、ダイオードＤ２を導通
し、過渡をクランプして誘導電流を２６ボルト電源に誘
導する。かくして、ダイオードＤ２、及び、キャパシタ
Ｃ７と抵抗Ｒ１８とにより形成される「スナッバ」回路
網は、トランジスタＱ１の過放出と破壊とを防ぐ。キャ
パシタＣ１１及びＣ１２は、トランジスタＱ１のスイッ
チングに起因するラジオ周波数高周波成分の発生を防ぐ
ように高周波数をバイパスする。トランジスタＱ１のコ
レクタもまた、負帰還を供給するように抵抗Ｒ１０を介
して電圧比較器Ｕ２の非反転入力における加算点に結合
される。 【００１０】電圧比較器Ｕ２の反転入力、即ち、負入力
は、分圧器１００で発生される正基準電位に結合され
る。電圧比較器Ｕ２の反転入力に接続される基準電位
は、集積回路Ｕ１内の７．６ボルト基準レギュレータの
分圧により得られる。この基準電位は、集積回路と１２
ボルト電源との間に結合されたドロッピング抵抗Ｒ１６
で利用される。７．６ボルト基準は、抵抗Ｒ１１と接地
されたＲ１２との直列結合により形成される分圧器に結
合される。キャパシタＣ６により接地に減結合される抵
抗の接合点は、約３．７５ボルトを生ずる。抵抗の接合
点は、直列抵抗Ｒ１３を介して、比較器Ｕ２の反転入力
に結合される。 【００１１】比較器Ｕ２の正入力は、抵抗Ｒ１０を介し
た負帰還と共に、垂直レートパラボリック波形と、抵抗
Ｒ１、Ｒ３及びキャパシタＣ１００を介して組み合わさ
れるＤＣ成分とを水平レートランプに加算する回路網２
００に接続される。水平ランプは、変圧器Ｔ１の巻線Ｗ
１から抵抗Ｒ８を介して結合される帰線パルスの積分に
より、キャパシタＣ４にわたって形成される。簡単な用
語で表現すると、加算の結果は、フィールドレートパラ
ボラに重畳された水平ランプである。非反転入力に供給
された波形合計が、比較器Ｕ２の反転入力に供給された
基準電位より小さい場合には、比較器出力は接地電位近
傍に保持される。従って、比較器出力回路は、抵抗Ｒ１
４を介する２６ボルト電源からの電流を減少させ、トラ
ンジスタＱ１を非伝導性に保持する。波形合計が比較器
Ｕ２の負入力に設定される基準電位を越える場合には、
出力は、接地から切り替わって、抵抗Ｒ１４を介して電
流をトランジスタＱ１のベースに供給してこれをオンと
させる。 【００１２】垂直パラボラのＤＣ成分は、パラボラの平
均値を確定し、従って、平均水平偏向振幅又は幅を設定
する。パラボラ成分に起因して、積分された水平フライ
バックパルスがパラボリック状波形に従う比較器のスイ
ッチングスレッショルドを越える。そのため、比較器出
力は、垂直パラボラに応じて変化する幅を有する垂直レ
ートパルスにより構成される。トランシスタＱ１のコレ
クタにおけるパラボリック波形成分は積分され、ピンク
ッション補正電流をインダクタＬ２を介してダイオード
変調器４００に供給するインダクタＬ１及びキャパシタ
Ｃ８により低域濾波される。 【００１３】インダクタＬ１及び水平周波数減結合キャ
パシタＣ８を介して抵抗Ｒ１０に接続されるトランシス
タＱ１のコレクタは、波形加算点に負帰還を設ける。比
較器Ｕ２は、Ｄ級モードで動作するスイッチング増幅器
である。低周波数、例えば、パラボリック信号周波数で
は、負帰還ループが抵抗１０により比較器Ｕ２の非反転
入力に供給される。或いは、比較器Ｕ２は、線形ダイオ
ード変調器を駆動するように、線形Ａ級増幅器として形
成される。抵抗Ｒ３０２とキャパシタＣ３０２との直列
結合により形成される発明の回路網は、加算点Ｄに周波
数選択フィードバックを供給する抵抗Ｒ１０と並列に結
合される。 【００１４】集積回路Ｕ１は、図１に示すように、デー
タバスを介して制御される。データバスは、３つの信
号、即ち、データＤ、クロックＣＬＫ及びイネーブルＥ
ＮＢから構成される。受信器の設定中に、図示していな
いマイクロプロセッサ制御を利用して各種パラメータが
調整され、調整値がディジタルデータとしてデータバス
を介して集積回路Ｕ１に送られる。ディジタルデータ
は、受信されてレジスタＲに記憶される。例えば、横方
向パラボリック信号の振幅値は、レジスタ１４に記憶さ
れた３データビットにより決定される。ＤＣ幅信号は、
例えば、レジスタ１３に記憶された、４データビットに
より決定される。垂直レートパラボリック信号は、カウ
ントダウン回路１９によりもたらされる信号ＶＥＲＴ．
を利用して、パラボラ信号発生器１７により発生させら
れる。カウントダウン回路が発生する垂直信号ＶＥＲＴ
は、のこぎり波形信号２１を発生するためにも利用され
る。パラボラ信号の振幅は、レジスタ１４に記憶された
制御データ語の値に応答して制御される。メモリレジス
タ１４から発生するデータ語は、パラボラ振幅を制御す
るＲ−２Ｒラダーとして形成されたＤ／Ａ変換器１５に
供給される。パラボリック信号は、加算増幅器１８に接
続される。水平偏向幅は、パルス幅変調器Ｕ２に供給さ
れるＤＣ電圧により決定される。このＤＣ電圧は、Ｒ−
２Ｒラダーとして形成されるＤ／Ａ変換器１６によって
集積回路Ｕ１内で発生させられる。幅決定ＤＣは、レジ
スタ１３からの４ビット制御データに応じて、変換器１
６により発生させられ、１６個の可能ＤＣ電圧値中の一
つの値を有する。変換器１５及び１６は、集積回路Ｕ１
内で７．６ボルト基準レギュレータ１２から電源を供給
される。この電圧レギュレータは、内部バンドギャップ
電圧基準として参照され、１２ボルト電源に結合された
外部ドロッピング抵抗Ｒ１６を利用するように形成され
る。従って、７．６ボルト基準レギュレータ１２のいか
なる変動も、振幅決定Ｄ／Ａ変換器とそれにより発生さ
せられる補正信号との両方に共通である。加算ブロック
１８は、横方向補正信号として出力されるパラボリック
信号とＤＣ幅電圧とを組み合わせる。従って、横方向補
正信号のＤＣ成分を保持するために、比較器Ｕ２の水平
幅制御点への直流結合が必要とされる。 【００１５】集積回路Ｕ１は、各種の画面の大きさ、画
面形状及び偏向ヨーク組立体を有する広範囲に及ぶＴＶ
受信器に利用できることが望ましい。かかる汎用性を得
るためには、偏向に関連する多数のパラメータに対する
より広範囲な制御を必要とする。明らかにより広い制御
領域を有するように集積回路を設計することはできる
が、これは、集積回路の欠陥領域或いは大きさの増加、
集積回路の電力消費の増加、及び、設定パラメータに必
要な記憶容量の増加からなる不利益を被る。従って、集
積回路Ｕ１の外部回路を利用することにより、テレビ受
信器製品の範囲と両立する偏向パラメータが供給され
る。 【００１６】図１は、３１インチ陰極線管を有するカラ
ーテレビで使用され、ピンクッション補正と水平幅制御
のための制御範囲を中心とし、制御値量子化、即ち、各
データビットの変動に対する絶対的な電圧段差と整合す
る制御範囲もまた提供するような素子の値を示す。横方
向補正信号の水平幅決定ＤＣ成分の振幅は、４データビ
ット、即ち、電圧が１６の可能値の中の一つの値を取る
ことにより制御される。集積回路Ｕ１内で、４データビ
ットが幅決定ＤＣ電圧を発生するＤ／Ａ変換器に結合さ
れる。Ｄ／Ａ変換器はＲ−２Ｒラダーから形成される。
パラボリック成分の振幅は、３データビットにより制御
され、ＤＣ成分と組み合わされ、集積回路Ｕ１から出力
される。最大補正信号振幅は、集積回路Ｕ１内の７．６
ボルトレギュレータにより決定される。ＤＣ成分及びパ
ラボラ両方の最大値が必要とされる補正信号条件を明ら
かにすることは可能であるが、組み合わされた電圧の振
動は内部レギュレータで設定された電源電圧により制限
される。偏向成分のある組合せは、ＤＣ電圧の絶対的な
変化、又は、制御機能の動作感度を増減させるように、
単一制御データビットに対応する波形振幅が変化させら
れることを必要とする。例えば、４データビットにより
制御されるＤＣ成分は、単一データビット変化が所望の
設定値以上にＤＣ段差をもつために、必要なＤＣ電圧
（水平幅）が得られえない粗さを示すことがある。設定
の結果得られるＤＣ成分と垂直パラボラ波形とが組み合
わされて、互いにある一定の振幅比を有する。組み合わ
された信号は、次に、集積回路Ｕ１から取り出される。
テレビ製品の範囲に亘り集積回路Ｕ１の所望の汎用性を
得るために、横方向補正信号のＡＣ及びＤＣ成分に異な
る減衰を発生させる本発明の能動的なＡＣ／ＤＣ減衰器
２００が使用される。 【００１７】横方向信号は、直列抵抗Ｒ１とＲ３と、加
算点抵抗Ｒ２００、Ｒ２０１、及びＲ１０の並列結合と
により形成されるＤＣ分圧器を介して、加算点Ｄに直接
結合される。この分圧器は、信号のＤＣ成分を約４０％
で減衰させる。直接結合経路を介して供給されるＡＣ成
分は、交流結合された経路とトランジスタＱ２００のエ
ミッタとの直列接続の結果として、さらに激しく減衰さ
れる。抵抗Ｒ２０２及びキャパシタＣ１００と直列につ
ながるトランシスタＱ２００のエミッタのインピーダン
スは、ＤＣ分圧器を介して結合されたＡＣ成分を効果的
にバイパスする。 【００１８】横方向信号は、エミッタフォロワトランジ
スタＱ２００のベース電極にも接続される。エミッタフ
ォロワＱ２００は、＋７．６ボルト基準電源に結合され
るコレクタ電極と抵抗Ｒ１０２とを介して接地されるエ
ミッタとを有する。エミッタフォロワＱ２００のエミッ
タ端子は、抵抗Ｒ２０２とキャパシタＣ１００との直列
接続を介して、加算点に交流結合される。エミッタフォ
ロワＱ２００の出力インピーダンスと抵抗Ｒ２０２と
は、加算点における抵抗とともに減衰器を形成する。こ
の減衰器は、交流結合された横方向パラボリック波形を
約５％減衰させる。 【００１９】パラボリックとＤＣ成分との振幅比も増幅
により変動させられる。所望の振幅比変化を提供するよ
う増幅器が何れか又は両方の成分の径路に含まれる。様
々に減衰された成分が加算点で結合され、その結果、振
幅６０％のＤＣ成分と振幅９５％のパラボリック成分と
が生ずる。かくして、発明の能動的な回路２００は、原
横方向信号の成分間に振幅差を引き起こす。比率で表現
すると、例えば、原横方向信号成分が１対１の比率を有
するとすると、能動的回路２００は、その比を１．５８
対１に変更する。従って、ＤＣ成分制御段差の大きさ
は、およそ半分となり、４ビット制御信号の粗さは効果
的に減少する。しかし、パラボリック成分制御段差の大
きさは、実質的に変化をうけず、基本的には集積回路Ｕ
１内のＤ／Ａ変換器１５により決定されるに等しい。 【００２０】例えば、フラットな管のような、新しい管
表面形状を導入すると、ピンクッション歪みが生じる
が、修正されたパラボリック信号を使って補正できる。
修正されたパラボラは、図１に示す発明の能動的回路２
５０により発生させられる。上述のように、トランジス
タＱ２００のエミッタでの横方向信号も、抵抗Ｒ２５１
とキャパシタンスＣ２５１との直列接続を介して、トラ
ンジスタＱ２５０のベースに結合される。トランジスタ
Ｑ２５０のエミッタは接地され、コレクタ電極は、抵抗
Ｒ２５２を介してトランジスタＱ２５１のベースに接続
される。トランジスタＱ２５０のベースは、接地されて
いる抵抗Ｒ２５３とキャパシタＣ２５２との接合部にも
接続される。キャパシタＣ２５２は、抵抗Ｒ２５３とキ
ャパシタＣ２５２との直列な経路における位相シフトを
補正する位相遅延を提供する。抵抗Ｒ２５３は、抵抗Ｒ
２５２とシリコンダイオードＤ２５０との直列結合の接
合点に接続される。抵抗Ｒ２５２は、ダイオードＤ２５
０を順バイアスし、電流を接地に供給する＋７．６ボル
ト基準電源に接続される。抵抗Ｒ２５３は、ダイオード
Ｄ２５０にわたる電圧をトランジスタＱ２５０のベース
地点Ｂに結合する。Ｂ点における正電圧により、抵抗Ｒ
２５１とキャパシタＣ２５１との直列接続を介して結合
されたパラボリック信号の正の中央部が、トランジスタ
Ｑ２５０をオンはさせる。トランジスタＱ２５０をオン
とさせるパラボラの実効部分は、抵抗Ｒ２５１と抵抗Ｒ
２５３とにより決定される。トランジスタＱ２５０がオ
ンとなると、ベース電流が抵抗Ｒ２５２を介してＰＮＰ
トランジスタＱ２５１に供給され、これをオンとする。
抵抗Ｒ２５２の値は、トランジスタＱ２５１が滑らかに
オンとなるように選択され、修正されたパラボラ波形に
おける急激な変化を避ける。トランジスタＱ２５１がオ
ンとなると、抵抗Ｒ２５４が抵抗Ｒ２０２と並列に接続
され、それにより発生する減衰を効果的に低減する。従
って、抵抗Ｒ２０２は、抵抗Ｒ２５４により効果的にバ
イパスされ、その結果、パラボリック成分の振幅は、パ
ラボラの中央部分の間に絶えず増加させられる。 【００２１】あるヨーク／管の組合せは、例えば、表示
された水平線の長さがディスプレイの上と下との間で累
進的に変化するように、走査されたラスタの垂直台形歪
みを示すことがある。例えば、他の偏向回路により発生
する電源負荷変動が、水平ピンクッション歪みの垂直非
対称性を生じさせる水平偏向振幅に影響を与えるよう
に、他の幾何形状的な歪みも存在する。補正信号の垂直
位置又は位相は、補正効果がディスプレイ面の機構的な
中央部に位置するような調節を必要とする。 【００２２】図２のＦＩＧ．２は、水平及び垂直偏向コ
イルを備えた陰極線管ＣＲＴを示す。水平コイルＨＣ
は、偏向波形変調器５００に入力を接続された水平偏向
増幅器５０１に接続される。垂直偏向コイルＶＣは、垂
直偏向増幅器５０２に接続される。夫々の偏向増幅器
は、陰極線管のディスプレイ面Ｓに走査されたラスタを
形成する夫々のコイルに電流を生みだす。図２のＦＩ
Ｇ．２Ａは、画面Ｓ上で走査され、歪みを被り、垂直レ
ートパラボラＰによる補正偏向振幅変調をうけるラスタ
Ｄを示す。垂直レートパラボリック補正は、概ね矩形で
ある補正されたラスタＲを作りだす。歪みを被るラスタ
Ｄは、ラスタの垂直中心に関して対称に歪みを被る。例
えば、垂直レートパラボラのような対称補正変調信号
は、矩形ラスタＲを生ずるように対称偏向幅補正を設け
る。しかし、例えば、ＦＩＧ．２Ｂに示すように、誤差
の組合せが、垂直非対称ピンクッション歪みを有するラ
スタを結果的に形成することがある。ＦＩＧ．２Ｂの非
対称ピンクッション歪みは、第１垂直掃引部と、第２垂
直掃引部とは歪みが異なることを示す。ＦＩＧ．２Ａの
対称パラボラＰによる偏向振幅補正は、ＦＩＧ．２Ｃに
示すように、ラスタの上部で過剰補正ΔＬを引き起こ
す。従って、補正信号の第１部分と第２部分で異なる補
正量を設けるべきである非対称補正信号が必要とされ
る。 【００２３】このような水平偏向歪みの非対称変動は、
発明の回路３００により効果的に補正される。周波数選
択回路網は、フィードバック抵抗Ｒ１０と並列に接合さ
れた抵抗Ｒ３０２とキャパシタＣ３０２との直列結合に
より形成される。抵抗Ｒ３０２及びキャパシタＣ３０２
とフィードバック抵抗Ｒ１０との並列接合は、周波数の
増加とともに増加する負帰還を生ずる。図３の（Ａ）
は、図１の点Ａにおけるパラボリック波形を示す。この
信号は、トランジスタＱ２により増幅され、反転され
る。図３の（Ｅ）は、選択性フィードバックを伴わな
い、図１の点Ｅにおける信号を示す。抵抗Ｒ３０２とキ
ャパシタＣ３０２とにより発生させられる選択性フィー
ドバックは、キャパシタＣ８により生じるパラボリック
信号成分に、位相シフト又は遅延を引き起こす。選択性
フィードバックに起因する遅延は、”ｄ”により示さ
れ、図３の（Ａ）、図３の（Ｅ）及び図３の（Ｆ）の波
形間の時間差を表現する。その上、周波数依存フィード
バックは、ラスタの上部に対応して、パラボリック尖点
の形状を選択的に修正する。この非対称成形が図３の
（Ｆ）のＧに示され、周波数依存フィードバックの結
果、補正パラボラの高域周波数成分に対して異なる位相
シフト又は時間遅延が発生している。かくして、選択性
フィードバックを利用すると、パラボリック補正信号に
非対称性を効果的に引き起こす。 【００２４】図１において、トランジスタエミッタフォ
ロワＱ３０１は、集積回路Ｕ１により発生させられる垂
直レートのこぎり波形信号に接合されたベース端子を有
する。エミッタ端子は、キャパシタＣ３０１を介して、
加算抵抗Ｒ２００とＲ２０１とに交流結合される。従っ
て、トランジスタＱ３０１のエミッタにおけるのこぎり
波形信号は、抵抗Ｒ２０１と、抵抗Ｒ２００と抵抗Ｒ１
０及び抵抗Ｒ３とにより形成される並列回路網との直列
結合により分割できる可能性がある。垂直のこぎり波形
は、点Ｄの複合信号に加算され、垂直パラボリック信号
に垂直チルトを与えると想定できる。このチルトによ
り、垂直のこぎり波形間隔にわたって水平表示線が徐々
に伸長又は短縮する。 【００２５】図４は、垂直に変動する水平偏向歪みが非
対称補正回路３００により効果的に補正される一実施例
を示す。キャパシタＣ９２と抵抗Ｒ９４とは、抵抗Ｒ９
２とキャパシタＣ９１とを介して結合された水平周波数
成分のために接地への低インピーダンス経路を形成す
る。キャパシタＣ９３は、抵抗Ｒ９１とキャパシタＣ９
２との接続点からの横方向信号のパラボリック成分を、
ダイオードＤ１のアノード及び抵抗Ｒ９７と抵抗Ｒ９６
との接合点に交流結合する。抵抗Ｒ９７が２６ボルト電
源に接続され、抵抗Ｒ９６が接地されて、抵抗Ｒ９７と
抵抗Ｒ９６は分圧器を形成する。抵抗Ｒ９７とＲ９６と
の接合点は、ダイオードＤ１のアノードに順バイアス電
位を供給するが、この電位は、ダイオードＤ１を導通さ
せるには不十分である。ダイオードＤ１のカソードは、
抵抗Ｒ９５を介して接地される。交流結合されたパラボ
リック波形の振幅と抵抗Ｒ９７及びＲ９６とにより供給
される順バイアス電位との和がダイオードＤ１の電位の
カットを越える場合には、分圧器が抵抗Ｒ９１と抵抗Ｒ
９５とにより形成される。ダイオードＤ１が、抵抗Ｒ９
１を介して、集積回路Ｕ１から得られる付加ＡＣパラボ
ラ信号電流を伝導すると、点Ａにおける波形の振幅が減
少する。抵抗Ｒ９５は、ダイオードＤ１が導通する場合
に引き起こされる減衰の程度を決定する。 【００２６】パラボリック波形の非対称成形は、キャパ
シタＣ９３と抵抗Ｒ９６とにより形成される交流結合の
時定数”ｔｃ”と、ダイオードＤ１のアノードに供給さ
れる順バイアスとに起因する。時定数”ｔｃ”は、パラ
ボラの周期と比較すると短く、およそ１／３であり、そ
の結果、ダイオードＤ１のアノードでパラボラが部分的
に微分される。パラボラがキャパシタＣ９３を充電する
と、正の微分信号が順バイアスに加算され、振幅が充分
な場合には、ダイオードＤ１は伝導する。パラボラの頂
点では、微分係数は極性を変え、キャパシタＣ９３から
電流が放出される。ダイオードＤ１は逆方向には導通で
きないので、この放電電流はバイアス回路Ｒ９６及びＲ
９７により供給される。従って、キャパシタを充電する
バイアス電流と共に、導通を起こした電圧よりも高いパ
ラボラ電圧では、ダイオードＤ１は導通しなくなる。か
くして、ダイオードＤ１と抵抗Ｒ９５とによりもたらさ
れる減衰の結果、非対称パラボリック補正波形が生ず
る。図５の（Ａ）は、出力端Ａ点における横方向垂直レ
ートパラボリック波形を示す。図５の（Ｂ）は、端点Ｂ
における横方向垂直レートパラボリック波形を示す。時
間座標Ｔ１において、波形Ａ及びＢの立ち上がりエッジ
の間の差異が明らかに示される。時間座標Ｔ２におい
て、波形Ａ及びＢは極めて近い振幅を有する。
路により発生された偏向信号の横方向波形補正のよう
な、陰極線管偏向増幅制御の分野に関する。 【０００２】 【従来の技術】アナログとディジタル両方のテレビジョ
ン信号処理を含む単一集積回路の開発は、受信器の部品
点数の大幅な削減、信頼性の向上及び製造コストの低下
をもたらす。このような集積回路は、基準発振器をロッ
クして、水平及び垂直レート偏向信号を生ずる同期分離
回路を使用する。回路基板ポテンショメータの最小値で
集積回路機能の制御を容易に行ない、集積回路ピン数を
最小とするため、集積回路がデータバスを経由して制御
される。データバスシステムの一例は、３本の制御線、
即ち夫々にデータ、クロック及びイネーブル、からなる
トムソンロジックプロトコルである。集積回路は通常、
設定、調節、又は特定なパラメータ用のユーザ定義値に
対応するディジタル値を記憶するレジスタを含む。記憶
されたディジタルデータは、Ｄ／Ａ変換器によりアナロ
グ値に変換される。このアナログ値は、外部回路の特定
なパラメータを制御するために集積回路から出力され
る。 【０００３】集積回路ピン数を削減するために、ある種
の波形と制御信号とが共通の集積回路ピン上に出力され
る。例えば、水平ピンクッション補正波形、つまり垂直
レートパラボラは、水平幅決定ＤＣ電圧と共に出力され
る。このように１本の集積回路ピンが２種の回路制御機
能に利用される。水平ピンクッション及び水平幅制御パ
ラメータを選択することの利点は、両方のパラメータ
が、例えばピンクッションダイオード変調器に接続され
たパルス幅変調器のような、共通の偏向回路構成により
制御され得ることである。このように、垂直レートパラ
ボラは水平幅決定ＤＣ電圧に重畳される。 【０００４】 【発明が解決しようとする課題】しかし、この複合制御
信号は、回路制御点への直流結合を必要とする。さら
に、ある偏向ヨーク及び／又は管の組合せに対する制御
上の要求においては、多機能集積回路の出力電圧変動性
能を上回る程度の制御信号振幅を必要とする。従って、
集積回路には、二つの制御信号の最大振幅比を制限する
制約が存在する。集積回路には、ディジタル制御の範
囲、即ち、制御データビット数と、制御値メモリ用の必
然的なサイズ要求とに関して更なる制約が存在する。 【０００５】 【課題を解決するための手段】偏向装置は、非対称ピン
クッション歪みを有する走査ラスタを形成するように、
電子ビーム偏向に対する掃引期間及び帰線期間中に、夫
々の偏向コイルに偏向電流を発生させる水平偏向増幅器
と、垂直偏向増幅器とからなる。偏向波形変調回路は、
水平偏向増幅器に接続される。周期的対称ＡＣ信号であ
る変調信号を発生するソースが、振幅が変化されたＡＣ
信号を発生させるために、各垂直掃引期間の第２部分中
の該ＡＣ信号の振幅に関して、各垂直掃引期間の第１部
分中に該ＡＣ信号の振幅を区別するように変化させる手
段に接続される。振幅が変化されたＡＣ信号は、非対称
ピンクッション歪みが概ね補正されたラスタを形成する
波形変調回路に結合される。 【０００６】 【実施例】図１は、アナログとディジタルとのテレビジ
ョン回路機能を複合して含む集積回路Ｕ１の利用に基づ
く水平偏向回路を示す。集積回路Ｕ１は、駆動段を介し
て水平出力トランジスタＱ２に結合される水平レート信
号Ｈｄを発生する。トランジスタＱ２は、偏向巻線Ｌｙ
をドライブするようにタップされた一次巻線を有する出
力変圧器Ｔ１に結合される。出力変圧器Ｔ１は、２次巻
線Ｗ１及びＷ２を有する。巻線Ｗ１は、ピーク値約３０
ボルトの帰線パルスを発生する。巻線Ｗ２は、（図示さ
れていない）高圧超電源発生器に結合される。横方向、
又はピンクッション偏向波形補正がダイオード変調器４
００により設けられる。ダイオード変調器は偏向巻線Ｌ
ｙに結合され、巻線を通る電流を垂直レートで放物線状
に効果的に変化させる。トランジスタＱ１は、電圧比較
器Ｕ２により発生される水平レート可変幅パルスに応答
し、ダイオード変調器に結合された飽和スイッチとして
機能する。比較器Ｕ２の一入力は、垂直レートパラボラ
と、集積回路Ｕ１が発生するＤＣ成分とを、変圧器Ｔ１
の巻線Ｗ１が発生する積分された水平帰線パルスと共に
加算する。この複合波形は、比較器の第２番目の入力に
供給される基準電位と比較され、その結果、比較器の出
力信号は、垂直レートパラボラに応じて幅が変化する水
平レートパルスを有する。 【０００７】集積回路Ｕ１は、３入力線、即ちシリアル
データ、クロックパルス及びイネーブル信号を介して、
（図示されていない）マイクロコンピュータシステムに
より制御される。シリアルデータは、トムソンロジック
プロトコルを使用する。集積回路Ｕ１は、水平周波数の
３２倍で動作する発振器ＯＳＣ２０を含む。この発振器
は、選択されたビデオソースからの水平同期信号、即
ち、ベース帯域ビデオ入力或いはＲＦ変調ソースからの
復調された同期信号のいずれかに位相がロックされる
（図１には示されていない）。カウントダウン回路ＣＤ
１９は、水平と垂直両方のレート波形を作りだす。水平
レート信号Ｈｄは、集積回路Ｕ１から抵抗Ｒ１６を介し
て、水平駆動段１１に結合される。水平駆動器は、水平
出力トランジスタＱ２のベースに接続される。トランジ
スタＱ２のエミッタは接地され、コレクタは、出力変圧
器Ｔ１を介して、電源Ｂ＋に接続される。変圧器Ｔ１
は、水平偏向コイルＬｙを駆動するタップ付きの１次巻
線を有する。変圧器Ｔ１は、抵抗Ｒ８を介して比較器Ｕ
２の入力で加算回路網に結合される約３０ボルトの帰線
パルス２２を発生する２次巻線Ｗ１を有する。変圧器巻
線Ｗ２は、図には示されていない超電源に結合される。
水平偏向コイルＬｙは、”Ｓ”補正キャパシタＣｓ及び
線形性補正インダクタＬｌｉｎに直列に結合される。 【０００８】ピンクッション又は横方向偏向補正は、ダ
イオード変調器４００によりもたらされる。ダイオード
変調器は、キャパシタＣ９及びＣ１０夫々の直列結合と
並列に接続され、互いに直列に接続されたダイオードＤ
３とＤ４とから形成される。ダイオードＤ４のカソード
は、トランジスタＱ２のコレクタに接続される。ダイオ
ードＤ４のアノードは、ダイオードＤ３のカソードに接
続され、接合点は線形インダクタＬｌｉｎに接続され
る。ダイオードＤ３のカソードとキャパシタＣ９、Ｃ１
０との接合点は、インダクタＬ２を介して、インダクタ
Ｌ１とキャパシタＣ８との接合点に接続される。インダ
クタＬ１は、ダンピング抵抗Ｒ１５によりブリッジされ
る。キャパシタＣ８は、水平レートパルス電流を接地に
減結合させ、水平パルスのパラボリック幅変調に応答す
る垂直レートパラボリック波形電圧を発生する。 【０００９】トランジスタＱ１のコレクタは、直列に接
地に結合された抵抗Ｒ１８及びキャパシタＣ７に結合さ
れる。この回路網は、「スナッバ」として知られてお
り、トランジスタＱ１の電流の流れが止まる時に、イン
ダクタＬ１により引き起こされる誘導スイッチング過渡
をなくす。抵抗Ｒ１８及びキャパシタＣ７の時定数は、
トランジスタのスイッチがオフの場合に、トランジスタ
Ｑ１のコレクタ電圧の増加を遅らせるように選択され
る。ダイオードＤ２のアノードは、カソードが電圧電源
に接続されたトランジスタＱ１のコレクタに接続され
る。このように、ダイオードＤ２は、２６ボルト電源に
より通常は逆バイアスされる。しかし、トランジスタＱ
１のスイッチがオフの場合には、インダクタＬ１により
引き起こされる正電圧過渡は、ダイオードＤ２を導通
し、過渡をクランプして誘導電流を２６ボルト電源に誘
導する。かくして、ダイオードＤ２、及び、キャパシタ
Ｃ７と抵抗Ｒ１８とにより形成される「スナッバ」回路
網は、トランジスタＱ１の過放出と破壊とを防ぐ。キャ
パシタＣ１１及びＣ１２は、トランジスタＱ１のスイッ
チングに起因するラジオ周波数高周波成分の発生を防ぐ
ように高周波数をバイパスする。トランジスタＱ１のコ
レクタもまた、負帰還を供給するように抵抗Ｒ１０を介
して電圧比較器Ｕ２の非反転入力における加算点に結合
される。 【００１０】電圧比較器Ｕ２の反転入力、即ち、負入力
は、分圧器１００で発生される正基準電位に結合され
る。電圧比較器Ｕ２の反転入力に接続される基準電位
は、集積回路Ｕ１内の７．６ボルト基準レギュレータの
分圧により得られる。この基準電位は、集積回路と１２
ボルト電源との間に結合されたドロッピング抵抗Ｒ１６
で利用される。７．６ボルト基準は、抵抗Ｒ１１と接地
されたＲ１２との直列結合により形成される分圧器に結
合される。キャパシタＣ６により接地に減結合される抵
抗の接合点は、約３．７５ボルトを生ずる。抵抗の接合
点は、直列抵抗Ｒ１３を介して、比較器Ｕ２の反転入力
に結合される。 【００１１】比較器Ｕ２の正入力は、抵抗Ｒ１０を介し
た負帰還と共に、垂直レートパラボリック波形と、抵抗
Ｒ１、Ｒ３及びキャパシタＣ１００を介して組み合わさ
れるＤＣ成分とを水平レートランプに加算する回路網２
００に接続される。水平ランプは、変圧器Ｔ１の巻線Ｗ
１から抵抗Ｒ８を介して結合される帰線パルスの積分に
より、キャパシタＣ４にわたって形成される。簡単な用
語で表現すると、加算の結果は、フィールドレートパラ
ボラに重畳された水平ランプである。非反転入力に供給
された波形合計が、比較器Ｕ２の反転入力に供給された
基準電位より小さい場合には、比較器出力は接地電位近
傍に保持される。従って、比較器出力回路は、抵抗Ｒ１
４を介する２６ボルト電源からの電流を減少させ、トラ
ンジスタＱ１を非伝導性に保持する。波形合計が比較器
Ｕ２の負入力に設定される基準電位を越える場合には、
出力は、接地から切り替わって、抵抗Ｒ１４を介して電
流をトランジスタＱ１のベースに供給してこれをオンと
させる。 【００１２】垂直パラボラのＤＣ成分は、パラボラの平
均値を確定し、従って、平均水平偏向振幅又は幅を設定
する。パラボラ成分に起因して、積分された水平フライ
バックパルスがパラボリック状波形に従う比較器のスイ
ッチングスレッショルドを越える。そのため、比較器出
力は、垂直パラボラに応じて変化する幅を有する垂直レ
ートパルスにより構成される。トランシスタＱ１のコレ
クタにおけるパラボリック波形成分は積分され、ピンク
ッション補正電流をインダクタＬ２を介してダイオード
変調器４００に供給するインダクタＬ１及びキャパシタ
Ｃ８により低域濾波される。 【００１３】インダクタＬ１及び水平周波数減結合キャ
パシタＣ８を介して抵抗Ｒ１０に接続されるトランシス
タＱ１のコレクタは、波形加算点に負帰還を設ける。比
較器Ｕ２は、Ｄ級モードで動作するスイッチング増幅器
である。低周波数、例えば、パラボリック信号周波数で
は、負帰還ループが抵抗１０により比較器Ｕ２の非反転
入力に供給される。或いは、比較器Ｕ２は、線形ダイオ
ード変調器を駆動するように、線形Ａ級増幅器として形
成される。抵抗Ｒ３０２とキャパシタＣ３０２との直列
結合により形成される発明の回路網は、加算点Ｄに周波
数選択フィードバックを供給する抵抗Ｒ１０と並列に結
合される。 【００１４】集積回路Ｕ１は、図１に示すように、デー
タバスを介して制御される。データバスは、３つの信
号、即ち、データＤ、クロックＣＬＫ及びイネーブルＥ
ＮＢから構成される。受信器の設定中に、図示していな
いマイクロプロセッサ制御を利用して各種パラメータが
調整され、調整値がディジタルデータとしてデータバス
を介して集積回路Ｕ１に送られる。ディジタルデータ
は、受信されてレジスタＲに記憶される。例えば、横方
向パラボリック信号の振幅値は、レジスタ１４に記憶さ
れた３データビットにより決定される。ＤＣ幅信号は、
例えば、レジスタ１３に記憶された、４データビットに
より決定される。垂直レートパラボリック信号は、カウ
ントダウン回路１９によりもたらされる信号ＶＥＲＴ．
を利用して、パラボラ信号発生器１７により発生させら
れる。カウントダウン回路が発生する垂直信号ＶＥＲＴ
は、のこぎり波形信号２１を発生するためにも利用され
る。パラボラ信号の振幅は、レジスタ１４に記憶された
制御データ語の値に応答して制御される。メモリレジス
タ１４から発生するデータ語は、パラボラ振幅を制御す
るＲ−２Ｒラダーとして形成されたＤ／Ａ変換器１５に
供給される。パラボリック信号は、加算増幅器１８に接
続される。水平偏向幅は、パルス幅変調器Ｕ２に供給さ
れるＤＣ電圧により決定される。このＤＣ電圧は、Ｒ−
２Ｒラダーとして形成されるＤ／Ａ変換器１６によって
集積回路Ｕ１内で発生させられる。幅決定ＤＣは、レジ
スタ１３からの４ビット制御データに応じて、変換器１
６により発生させられ、１６個の可能ＤＣ電圧値中の一
つの値を有する。変換器１５及び１６は、集積回路Ｕ１
内で７．６ボルト基準レギュレータ１２から電源を供給
される。この電圧レギュレータは、内部バンドギャップ
電圧基準として参照され、１２ボルト電源に結合された
外部ドロッピング抵抗Ｒ１６を利用するように形成され
る。従って、７．６ボルト基準レギュレータ１２のいか
なる変動も、振幅決定Ｄ／Ａ変換器とそれにより発生さ
せられる補正信号との両方に共通である。加算ブロック
１８は、横方向補正信号として出力されるパラボリック
信号とＤＣ幅電圧とを組み合わせる。従って、横方向補
正信号のＤＣ成分を保持するために、比較器Ｕ２の水平
幅制御点への直流結合が必要とされる。 【００１５】集積回路Ｕ１は、各種の画面の大きさ、画
面形状及び偏向ヨーク組立体を有する広範囲に及ぶＴＶ
受信器に利用できることが望ましい。かかる汎用性を得
るためには、偏向に関連する多数のパラメータに対する
より広範囲な制御を必要とする。明らかにより広い制御
領域を有するように集積回路を設計することはできる
が、これは、集積回路の欠陥領域或いは大きさの増加、
集積回路の電力消費の増加、及び、設定パラメータに必
要な記憶容量の増加からなる不利益を被る。従って、集
積回路Ｕ１の外部回路を利用することにより、テレビ受
信器製品の範囲と両立する偏向パラメータが供給され
る。 【００１６】図１は、３１インチ陰極線管を有するカラ
ーテレビで使用され、ピンクッション補正と水平幅制御
のための制御範囲を中心とし、制御値量子化、即ち、各
データビットの変動に対する絶対的な電圧段差と整合す
る制御範囲もまた提供するような素子の値を示す。横方
向補正信号の水平幅決定ＤＣ成分の振幅は、４データビ
ット、即ち、電圧が１６の可能値の中の一つの値を取る
ことにより制御される。集積回路Ｕ１内で、４データビ
ットが幅決定ＤＣ電圧を発生するＤ／Ａ変換器に結合さ
れる。Ｄ／Ａ変換器はＲ−２Ｒラダーから形成される。
パラボリック成分の振幅は、３データビットにより制御
され、ＤＣ成分と組み合わされ、集積回路Ｕ１から出力
される。最大補正信号振幅は、集積回路Ｕ１内の７．６
ボルトレギュレータにより決定される。ＤＣ成分及びパ
ラボラ両方の最大値が必要とされる補正信号条件を明ら
かにすることは可能であるが、組み合わされた電圧の振
動は内部レギュレータで設定された電源電圧により制限
される。偏向成分のある組合せは、ＤＣ電圧の絶対的な
変化、又は、制御機能の動作感度を増減させるように、
単一制御データビットに対応する波形振幅が変化させら
れることを必要とする。例えば、４データビットにより
制御されるＤＣ成分は、単一データビット変化が所望の
設定値以上にＤＣ段差をもつために、必要なＤＣ電圧
（水平幅）が得られえない粗さを示すことがある。設定
の結果得られるＤＣ成分と垂直パラボラ波形とが組み合
わされて、互いにある一定の振幅比を有する。組み合わ
された信号は、次に、集積回路Ｕ１から取り出される。
テレビ製品の範囲に亘り集積回路Ｕ１の所望の汎用性を
得るために、横方向補正信号のＡＣ及びＤＣ成分に異な
る減衰を発生させる本発明の能動的なＡＣ／ＤＣ減衰器
２００が使用される。 【００１７】横方向信号は、直列抵抗Ｒ１とＲ３と、加
算点抵抗Ｒ２００、Ｒ２０１、及びＲ１０の並列結合と
により形成されるＤＣ分圧器を介して、加算点Ｄに直接
結合される。この分圧器は、信号のＤＣ成分を約４０％
で減衰させる。直接結合経路を介して供給されるＡＣ成
分は、交流結合された経路とトランジスタＱ２００のエ
ミッタとの直列接続の結果として、さらに激しく減衰さ
れる。抵抗Ｒ２０２及びキャパシタＣ１００と直列につ
ながるトランシスタＱ２００のエミッタのインピーダン
スは、ＤＣ分圧器を介して結合されたＡＣ成分を効果的
にバイパスする。 【００１８】横方向信号は、エミッタフォロワトランジ
スタＱ２００のベース電極にも接続される。エミッタフ
ォロワＱ２００は、＋７．６ボルト基準電源に結合され
るコレクタ電極と抵抗Ｒ１０２とを介して接地されるエ
ミッタとを有する。エミッタフォロワＱ２００のエミッ
タ端子は、抵抗Ｒ２０２とキャパシタＣ１００との直列
接続を介して、加算点に交流結合される。エミッタフォ
ロワＱ２００の出力インピーダンスと抵抗Ｒ２０２と
は、加算点における抵抗とともに減衰器を形成する。こ
の減衰器は、交流結合された横方向パラボリック波形を
約５％減衰させる。 【００１９】パラボリックとＤＣ成分との振幅比も増幅
により変動させられる。所望の振幅比変化を提供するよ
う増幅器が何れか又は両方の成分の径路に含まれる。様
々に減衰された成分が加算点で結合され、その結果、振
幅６０％のＤＣ成分と振幅９５％のパラボリック成分と
が生ずる。かくして、発明の能動的な回路２００は、原
横方向信号の成分間に振幅差を引き起こす。比率で表現
すると、例えば、原横方向信号成分が１対１の比率を有
するとすると、能動的回路２００は、その比を１．５８
対１に変更する。従って、ＤＣ成分制御段差の大きさ
は、およそ半分となり、４ビット制御信号の粗さは効果
的に減少する。しかし、パラボリック成分制御段差の大
きさは、実質的に変化をうけず、基本的には集積回路Ｕ
１内のＤ／Ａ変換器１５により決定されるに等しい。 【００２０】例えば、フラットな管のような、新しい管
表面形状を導入すると、ピンクッション歪みが生じる
が、修正されたパラボリック信号を使って補正できる。
修正されたパラボラは、図１に示す発明の能動的回路２
５０により発生させられる。上述のように、トランジス
タＱ２００のエミッタでの横方向信号も、抵抗Ｒ２５１
とキャパシタンスＣ２５１との直列接続を介して、トラ
ンジスタＱ２５０のベースに結合される。トランジスタ
Ｑ２５０のエミッタは接地され、コレクタ電極は、抵抗
Ｒ２５２を介してトランジスタＱ２５１のベースに接続
される。トランジスタＱ２５０のベースは、接地されて
いる抵抗Ｒ２５３とキャパシタＣ２５２との接合部にも
接続される。キャパシタＣ２５２は、抵抗Ｒ２５３とキ
ャパシタＣ２５２との直列な経路における位相シフトを
補正する位相遅延を提供する。抵抗Ｒ２５３は、抵抗Ｒ
２５２とシリコンダイオードＤ２５０との直列結合の接
合点に接続される。抵抗Ｒ２５２は、ダイオードＤ２５
０を順バイアスし、電流を接地に供給する＋７．６ボル
ト基準電源に接続される。抵抗Ｒ２５３は、ダイオード
Ｄ２５０にわたる電圧をトランジスタＱ２５０のベース
地点Ｂに結合する。Ｂ点における正電圧により、抵抗Ｒ
２５１とキャパシタＣ２５１との直列接続を介して結合
されたパラボリック信号の正の中央部が、トランジスタ
Ｑ２５０をオンはさせる。トランジスタＱ２５０をオン
とさせるパラボラの実効部分は、抵抗Ｒ２５１と抵抗Ｒ
２５３とにより決定される。トランジスタＱ２５０がオ
ンとなると、ベース電流が抵抗Ｒ２５２を介してＰＮＰ
トランジスタＱ２５１に供給され、これをオンとする。
抵抗Ｒ２５２の値は、トランジスタＱ２５１が滑らかに
オンとなるように選択され、修正されたパラボラ波形に
おける急激な変化を避ける。トランジスタＱ２５１がオ
ンとなると、抵抗Ｒ２５４が抵抗Ｒ２０２と並列に接続
され、それにより発生する減衰を効果的に低減する。従
って、抵抗Ｒ２０２は、抵抗Ｒ２５４により効果的にバ
イパスされ、その結果、パラボリック成分の振幅は、パ
ラボラの中央部分の間に絶えず増加させられる。 【００２１】あるヨーク／管の組合せは、例えば、表示
された水平線の長さがディスプレイの上と下との間で累
進的に変化するように、走査されたラスタの垂直台形歪
みを示すことがある。例えば、他の偏向回路により発生
する電源負荷変動が、水平ピンクッション歪みの垂直非
対称性を生じさせる水平偏向振幅に影響を与えるよう
に、他の幾何形状的な歪みも存在する。補正信号の垂直
位置又は位相は、補正効果がディスプレイ面の機構的な
中央部に位置するような調節を必要とする。 【００２２】図２のＦＩＧ．２は、水平及び垂直偏向コ
イルを備えた陰極線管ＣＲＴを示す。水平コイルＨＣ
は、偏向波形変調器５００に入力を接続された水平偏向
増幅器５０１に接続される。垂直偏向コイルＶＣは、垂
直偏向増幅器５０２に接続される。夫々の偏向増幅器
は、陰極線管のディスプレイ面Ｓに走査されたラスタを
形成する夫々のコイルに電流を生みだす。図２のＦＩ
Ｇ．２Ａは、画面Ｓ上で走査され、歪みを被り、垂直レ
ートパラボラＰによる補正偏向振幅変調をうけるラスタ
Ｄを示す。垂直レートパラボリック補正は、概ね矩形で
ある補正されたラスタＲを作りだす。歪みを被るラスタ
Ｄは、ラスタの垂直中心に関して対称に歪みを被る。例
えば、垂直レートパラボラのような対称補正変調信号
は、矩形ラスタＲを生ずるように対称偏向幅補正を設け
る。しかし、例えば、ＦＩＧ．２Ｂに示すように、誤差
の組合せが、垂直非対称ピンクッション歪みを有するラ
スタを結果的に形成することがある。ＦＩＧ．２Ｂの非
対称ピンクッション歪みは、第１垂直掃引部と、第２垂
直掃引部とは歪みが異なることを示す。ＦＩＧ．２Ａの
対称パラボラＰによる偏向振幅補正は、ＦＩＧ．２Ｃに
示すように、ラスタの上部で過剰補正ΔＬを引き起こ
す。従って、補正信号の第１部分と第２部分で異なる補
正量を設けるべきである非対称補正信号が必要とされ
る。 【００２３】このような水平偏向歪みの非対称変動は、
発明の回路３００により効果的に補正される。周波数選
択回路網は、フィードバック抵抗Ｒ１０と並列に接合さ
れた抵抗Ｒ３０２とキャパシタＣ３０２との直列結合に
より形成される。抵抗Ｒ３０２及びキャパシタＣ３０２
とフィードバック抵抗Ｒ１０との並列接合は、周波数の
増加とともに増加する負帰還を生ずる。図３の（Ａ）
は、図１の点Ａにおけるパラボリック波形を示す。この
信号は、トランジスタＱ２により増幅され、反転され
る。図３の（Ｅ）は、選択性フィードバックを伴わな
い、図１の点Ｅにおける信号を示す。抵抗Ｒ３０２とキ
ャパシタＣ３０２とにより発生させられる選択性フィー
ドバックは、キャパシタＣ８により生じるパラボリック
信号成分に、位相シフト又は遅延を引き起こす。選択性
フィードバックに起因する遅延は、”ｄ”により示さ
れ、図３の（Ａ）、図３の（Ｅ）及び図３の（Ｆ）の波
形間の時間差を表現する。その上、周波数依存フィード
バックは、ラスタの上部に対応して、パラボリック尖点
の形状を選択的に修正する。この非対称成形が図３の
（Ｆ）のＧに示され、周波数依存フィードバックの結
果、補正パラボラの高域周波数成分に対して異なる位相
シフト又は時間遅延が発生している。かくして、選択性
フィードバックを利用すると、パラボリック補正信号に
非対称性を効果的に引き起こす。 【００２４】図１において、トランジスタエミッタフォ
ロワＱ３０１は、集積回路Ｕ１により発生させられる垂
直レートのこぎり波形信号に接合されたベース端子を有
する。エミッタ端子は、キャパシタＣ３０１を介して、
加算抵抗Ｒ２００とＲ２０１とに交流結合される。従っ
て、トランジスタＱ３０１のエミッタにおけるのこぎり
波形信号は、抵抗Ｒ２０１と、抵抗Ｒ２００と抵抗Ｒ１
０及び抵抗Ｒ３とにより形成される並列回路網との直列
結合により分割できる可能性がある。垂直のこぎり波形
は、点Ｄの複合信号に加算され、垂直パラボリック信号
に垂直チルトを与えると想定できる。このチルトによ
り、垂直のこぎり波形間隔にわたって水平表示線が徐々
に伸長又は短縮する。 【００２５】図４は、垂直に変動する水平偏向歪みが非
対称補正回路３００により効果的に補正される一実施例
を示す。キャパシタＣ９２と抵抗Ｒ９４とは、抵抗Ｒ９
２とキャパシタＣ９１とを介して結合された水平周波数
成分のために接地への低インピーダンス経路を形成す
る。キャパシタＣ９３は、抵抗Ｒ９１とキャパシタＣ９
２との接続点からの横方向信号のパラボリック成分を、
ダイオードＤ１のアノード及び抵抗Ｒ９７と抵抗Ｒ９６
との接合点に交流結合する。抵抗Ｒ９７が２６ボルト電
源に接続され、抵抗Ｒ９６が接地されて、抵抗Ｒ９７と
抵抗Ｒ９６は分圧器を形成する。抵抗Ｒ９７とＲ９６と
の接合点は、ダイオードＤ１のアノードに順バイアス電
位を供給するが、この電位は、ダイオードＤ１を導通さ
せるには不十分である。ダイオードＤ１のカソードは、
抵抗Ｒ９５を介して接地される。交流結合されたパラボ
リック波形の振幅と抵抗Ｒ９７及びＲ９６とにより供給
される順バイアス電位との和がダイオードＤ１の電位の
カットを越える場合には、分圧器が抵抗Ｒ９１と抵抗Ｒ
９５とにより形成される。ダイオードＤ１が、抵抗Ｒ９
１を介して、集積回路Ｕ１から得られる付加ＡＣパラボ
ラ信号電流を伝導すると、点Ａにおける波形の振幅が減
少する。抵抗Ｒ９５は、ダイオードＤ１が導通する場合
に引き起こされる減衰の程度を決定する。 【００２６】パラボリック波形の非対称成形は、キャパ
シタＣ９３と抵抗Ｒ９６とにより形成される交流結合の
時定数”ｔｃ”と、ダイオードＤ１のアノードに供給さ
れる順バイアスとに起因する。時定数”ｔｃ”は、パラ
ボラの周期と比較すると短く、およそ１／３であり、そ
の結果、ダイオードＤ１のアノードでパラボラが部分的
に微分される。パラボラがキャパシタＣ９３を充電する
と、正の微分信号が順バイアスに加算され、振幅が充分
な場合には、ダイオードＤ１は伝導する。パラボラの頂
点では、微分係数は極性を変え、キャパシタＣ９３から
電流が放出される。ダイオードＤ１は逆方向には導通で
きないので、この放電電流はバイアス回路Ｒ９６及びＲ
９７により供給される。従って、キャパシタを充電する
バイアス電流と共に、導通を起こした電圧よりも高いパ
ラボラ電圧では、ダイオードＤ１は導通しなくなる。か
くして、ダイオードＤ１と抵抗Ｒ９５とによりもたらさ
れる減衰の結果、非対称パラボリック補正波形が生ず
る。図５の（Ａ）は、出力端Ａ点における横方向垂直レ
ートパラボリック波形を示す。図５の（Ｂ）は、端点Ｂ
における横方向垂直レートパラボリック波形を示す。時
間座標Ｔ１において、波形Ａ及びＢの立ち上がりエッジ
の間の差異が明らかに示される。時間座標Ｔ２におい
て、波形Ａ及びＢは極めて近い振幅を有する。
【図面の簡単な説明】
【図１】本発明による波形補正を行なう水平偏向回路の
回路系統図である。 【図２】ＦＩＧ．２は水平及び垂直偏向コイルを備えた
陰極線管を示し、ＦＩＧ．２Ａは歪まされたラスタの補
正を示し、ＦＩＧ．２Ｂは非対称歪みを含むラスタを示
し、ＦＩＧ．２Ｃは非対称歪みを含むラスタの対称補正
を示す。 【図３】（Ａ）はＡ点におけるパラボリック成分を示
し、（Ｅ）は回路網３００を用いない場合のＥ点におけ
るパラボリック成分を示し、（Ｆ）は回路網３００によ
る非対称性を伴うＥ点におけるパラボリック成分を示
す。 【図４】非対称パラボリック波形を形成する第２実施例
の回路系統図である。 【図５】図４に示す回路網３００の効果の波形を示す。 【符号の説明】 １１ 水平駆動回路 １２ 基準レギュレータ １３、１４ レジスタ １５、１６ Ｄ／Ａ変換器 １７ パラボラ信号発生器 １８ 加算増幅器 １９ カウントダウン回路 ２０ 発振器 ２１ のこぎり波形信号 ２２ 帰線パルス １００ 分圧器 ２００ ＡＣ／ＤＣ減衰器 ２５０ 能動的回路 ３００ 回路網 ４００ ダイオード変調器５００ 偏向波形変調器 ５０１ 水平偏向増幅器 ５０２ 垂直偏向増幅器
回路系統図である。 【図２】ＦＩＧ．２は水平及び垂直偏向コイルを備えた
陰極線管を示し、ＦＩＧ．２Ａは歪まされたラスタの補
正を示し、ＦＩＧ．２Ｂは非対称歪みを含むラスタを示
し、ＦＩＧ．２Ｃは非対称歪みを含むラスタの対称補正
を示す。 【図３】（Ａ）はＡ点におけるパラボリック成分を示
し、（Ｅ）は回路網３００を用いない場合のＥ点におけ
るパラボリック成分を示し、（Ｆ）は回路網３００によ
る非対称性を伴うＥ点におけるパラボリック成分を示
す。 【図４】非対称パラボリック波形を形成する第２実施例
の回路系統図である。 【図５】図４に示す回路網３００の効果の波形を示す。 【符号の説明】 １１ 水平駆動回路 １２ 基準レギュレータ １３、１４ レジスタ １５、１６ Ｄ／Ａ変換器 １７ パラボラ信号発生器 １８ 加算増幅器 １９ カウントダウン回路 ２０ 発振器 ２１ のこぎり波形信号 ２２ 帰線パルス １００ 分圧器 ２００ ＡＣ／ＤＣ減衰器 ２５０ 能動的回路 ３００ 回路網 ４００ ダイオード変調器５００ 偏向波形変調器 ５０１ 水平偏向増幅器 ５０２ 垂直偏向増幅器
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 デビッド ロス ジャクソン
アメリカ合衆国 インディアナ 46205
インディアナポリス アビー・クリー
ク・レーン 4422
(72)発明者 ケネス ジェイ ヘルフリッチ
アメリカ合衆国 インディアナ 46038
フィッシャーズ マッドン・プレイス
7674
(56)参考文献 特開 昭62−85575（ＪＰ，Ａ)
特開 平４−229773（ＪＰ，Ａ)
特開 昭63−125059（ＪＰ，Ａ)
特開 平１−212969（ＪＰ，Ａ)
特開 昭50−34730（ＪＰ，Ａ)
特開 昭61−208372（ＪＰ，Ａ)
実公 平２−15420（ＪＰ，Ｙ２)
実公 昭56−8298（ＪＰ，Ｙ１)
米国特許5043637（ＵＳ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04N 3/16 - 3/34
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 偏向増幅器（Ｑ２）と、 該偏向増幅器（Ｑ２）に接続された偏向波形変調回路
（４００）と、 正の部分と負の部分が対称的であるＡＣ信号を発生する
ソース（Ｕ１）と、 該ソース（Ｕ１）に接続され、該ＡＣ信号を増幅する第
２増幅器（Ｕ２，Ｑ１）と、 を有し、 該第２増幅器は、正の部分が負の部分と対称的ではない
非対称ＡＣ信号を該第２増幅器に発生させる周波数選択
フィードバック回路（３００）を具備し、 ディスプレイの非対称歪みを補正する該偏向波形変調回
路に該非対称ＡＣ信号を供給する手段を更に有する、 ビデオディスプレイ用偏向装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB929218735A GB9218735D0 (en) | 1992-09-04 | 1992-09-04 | Horizontal deflection waveform correction circuit |
| GB9218735:0 | 1992-09-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06189154A JPH06189154A (ja) | 1994-07-08 |
| JP3522308B2 true JP3522308B2 (ja) | 2004-04-26 |
Family
ID=10721391
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19866693A Expired - Fee Related JP3522308B2 (ja) | 1992-09-04 | 1993-08-10 | 偏向波形補正回路 |
| JP21892393A Expired - Fee Related JP3452612B2 (ja) | 1992-09-04 | 1993-09-02 | 偏向波形補正回路 |
| JP21892493A Expired - Fee Related JP3368942B2 (ja) | 1992-09-04 | 1993-09-02 | 水平偏向波形補正回路 |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21892393A Expired - Fee Related JP3452612B2 (ja) | 1992-09-04 | 1993-09-02 | 偏向波形補正回路 |
| JP21892493A Expired - Fee Related JP3368942B2 (ja) | 1992-09-04 | 1993-09-02 | 水平偏向波形補正回路 |
Country Status (13)
| Country | Link |
|---|---|
| US (2) | US5323092A (ja) |
| EP (3) | EP0910207B1 (ja) |
| JP (3) | JP3522308B2 (ja) |
| KR (2) | KR100282690B1 (ja) |
| CN (3) | CN1045510C (ja) |
| DE (4) | DE4327822A1 (ja) |
| ES (2) | ES2133341T3 (ja) |
| GB (1) | GB9218735D0 (ja) |
| IT (1) | IT1272496B (ja) |
| MX (2) | MX9305218A (ja) |
| MY (3) | MY110668A (ja) |
| SG (1) | SG65544A1 (ja) |
| TW (2) | TW209327B (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW319939B (ja) * | 1993-12-13 | 1997-11-11 | Thomson Consumer Electronics | |
| CN1039471C (zh) * | 1994-05-12 | 1998-08-05 | 中强电子股份有限公司 | 连续可调式线性线圈电路装置 |
| KR970009501B1 (en) * | 1994-08-10 | 1997-06-13 | Lg Electronics Inc | An apparatus for the automatic control of side pincushion |
| TW370664B (en) * | 1995-06-26 | 1999-09-21 | Mitsubishi Electric Corp | Device for controlling a horizontal raster display width |
| US6013989A (en) * | 1996-05-20 | 2000-01-11 | Samsung Electronics Co., Ltd. | Wide-band horizontal linearity correction circuit |
| US5883477A (en) * | 1996-10-21 | 1999-03-16 | Thomson Consumer Electronics, Inc. | Pincushion control circuit |
| US5841248A (en) * | 1997-04-30 | 1998-11-24 | Rca Thomson Licensing Corporation | Charge controlled raster correction circuit |
| KR19990003852A (ko) * | 1997-06-26 | 1999-01-15 | 배순훈 | 모니터에 있어서 직류-직류 컨버터의 안정화 회로 |
| EP0997867A4 (en) * | 1998-05-22 | 2005-08-24 | Matsushita Electric Ind Co Ltd | HORIZONTAL DISTORTION CORRECTION DEVICE FOR CATHODIC TUBE SCREEN IMAGE |
| US6407519B1 (en) * | 1999-06-07 | 2002-06-18 | Matsushita Electric Industrial Co., Ltd. | Cathode-ray tube system capable of providing beam spots of a small diameter |
| US6351086B1 (en) * | 1999-09-30 | 2002-02-26 | Thomson Lincensing S. A. | Display correction waveform generator for multiple scanning |
| US6320332B1 (en) | 1999-10-08 | 2001-11-20 | Thomson Licensing S.A. | Raster distortion correction circuit |
| WO2001047246A1 (en) * | 1999-12-21 | 2001-06-28 | Thomson Licensing S.A. | Display correction waveform generator for multiple scanning frequencies |
| JP2001339618A (ja) * | 2000-05-25 | 2001-12-07 | Mitsubishi Electric Corp | 偏向歪み補正回路 |
| US6552504B2 (en) * | 2000-08-25 | 2003-04-22 | Thomson Licensing Sa | Deflection circuit with a feedback controlled capacitive transformation |
| US6515439B2 (en) * | 2000-12-25 | 2003-02-04 | Sanyo Electric Co., Ltd. | Vertical deflection driving circuit |
| US6894731B2 (en) * | 2001-08-31 | 2005-05-17 | Thomson Licensing S.A. | Raster distortion correction arrangement |
| US6614193B2 (en) * | 2001-08-31 | 2003-09-02 | Thomson Licensing S.A. | Deflection current modulation circuit |
| US6717377B1 (en) * | 2001-10-31 | 2004-04-06 | Zilog, Inc. | Circuit and method for reducing east-west geometry mismatch between the top and bottom of a raster display |
| US7170239B2 (en) * | 2001-10-31 | 2007-01-30 | Zilog, Inc. | Circuit and method for reducing east-west geometry mismatch between the top and bottom of a raster display |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2758248A (en) * | 1955-02-21 | 1956-08-07 | Gen Electric | Anti-pincushion circuit |
| JPS5417308Y2 (ja) * | 1973-05-19 | 1979-07-04 | ||
| US4093895A (en) * | 1976-05-03 | 1978-06-06 | Gte Sylvania Incorporated | Assymetric top-bottom pincushion correction circuit |
| US4220898A (en) * | 1977-11-25 | 1980-09-02 | Rca Corporation | Raster distortion correction circuit |
| ES8404107A1 (es) * | 1982-04-23 | 1984-04-01 | Rca Corp | Perfeccionamientos introducidos en un circuito de suministro de potencia y de desviacion modulada. |
| US4469992A (en) * | 1983-07-20 | 1984-09-04 | Deutsche Thomson-Brandt Gmbh | Circuit for correcting east-west pincushion distortions |
| GB8506107D0 (en) * | 1985-03-08 | 1985-04-11 | Rca Corp | East-west vertical parabola shaper |
| DE3510138A1 (de) * | 1985-03-21 | 1986-09-25 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Horizontal-ablenkschaltung |
| US4677350A (en) * | 1986-08-18 | 1987-06-30 | Rca Corporation | Raster width correction apparatus for multi scan frequency monitors |
| US4991119A (en) * | 1988-01-07 | 1991-02-05 | U.S. Philips Corporation | Picture display device including a waveform generator |
| US4968919A (en) * | 1989-12-18 | 1990-11-06 | Zenith Electronics Corporation | Differential east-west pin-cushion distortion correction circuit |
| US4965495A (en) * | 1990-04-30 | 1990-10-23 | Rca Licensing Corporation | Parabolic voltage generating circuit |
| US5043637A (en) * | 1990-12-14 | 1991-08-27 | Thomson Consumer Electronics, Inc. | Transformer coupled voltage clamp for pincushion correction circuit |
| GB9100123D0 (en) * | 1991-01-04 | 1991-02-20 | Rca Licensing Corp | Raster corrected horizontal deflection |
-
1992
- 1992-09-04 GB GB929218735A patent/GB9218735D0/en active Pending
- 1992-09-09 TW TW081107130A patent/TW209327B/zh active
-
1993
- 1993-07-29 US US08/099,301 patent/US5323092A/en not_active Expired - Lifetime
- 1993-07-29 US US08/099,377 patent/US5475286A/en not_active Expired - Lifetime
- 1993-08-04 IT ITMI931772A patent/IT1272496B/it active IP Right Grant
- 1993-08-05 MY MYPI93001542A patent/MY110668A/en unknown
- 1993-08-10 JP JP19866693A patent/JP3522308B2/ja not_active Expired - Fee Related
- 1993-08-10 TW TW082106398A patent/TW293134B/zh active
- 1993-08-16 CN CN93109623A patent/CN1045510C/zh not_active Expired - Fee Related
- 1993-08-19 DE DE4327822A patent/DE4327822A1/de not_active Withdrawn
- 1993-08-25 EP EP99100463A patent/EP0910207B1/en not_active Expired - Lifetime
- 1993-08-25 ES ES93113541T patent/ES2133341T3/es not_active Expired - Lifetime
- 1993-08-25 SG SG1996000844A patent/SG65544A1/en unknown
- 1993-08-25 DE DE69331885T patent/DE69331885T2/de not_active Expired - Fee Related
- 1993-08-25 DE DE69325754T patent/DE69325754T2/de not_active Expired - Fee Related
- 1993-08-25 EP EP93113540A patent/EP0588114B1/en not_active Expired - Lifetime
- 1993-08-25 DE DE69319520T patent/DE69319520T2/de not_active Expired - Fee Related
- 1993-08-25 ES ES99100463T patent/ES2173676T3/es not_active Expired - Lifetime
- 1993-08-25 EP EP93113541A patent/EP0588115B1/en not_active Expired - Lifetime
- 1993-08-27 MX MX9305218A patent/MX9305218A/es not_active IP Right Cessation
- 1993-09-01 KR KR1019930017349A patent/KR100282690B1/ko not_active IP Right Cessation
- 1993-09-01 MY MYPI93001756A patent/MY111253A/en unknown
- 1993-09-02 JP JP21892393A patent/JP3452612B2/ja not_active Expired - Fee Related
- 1993-09-02 JP JP21892493A patent/JP3368942B2/ja not_active Expired - Fee Related
- 1993-09-02 KR KR1019930017464A patent/KR100284957B1/ko not_active IP Right Cessation
- 1993-09-03 CN CN93117347A patent/CN1054954C/zh not_active Expired - Fee Related
- 1993-09-03 MY MYPI93001776A patent/MY109525A/en unknown
- 1993-09-03 CN CN93117346A patent/CN1048130C/zh not_active Expired - Fee Related
- 1993-09-03 MX MX9305429A patent/MX9305429A/es not_active IP Right Cessation
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3522308B2 (ja) | 偏向波形補正回路 | |
| US4101814A (en) | Side pincushion distortion correction circuit | |
| US5355058A (en) | Horizontal deflection waveform correction circuit | |
| US3988638A (en) | Circuit arrangement for generating a field deflection current | |
| GB2340707A (en) | Dynamic focus voltage amplitude controller | |
| KR100433301B1 (ko) | 스위칭클램핑 | |
| EP0201110B1 (en) | Picture display device including a line synchronizing circuit and a line deflection circuit | |
| GB2340711A (en) | Dynamic focus voltage replaced with set voltage during AKB interval | |
| JPS61117977A (ja) | 垂直偏向回路 | |
| US4927219A (en) | Corner raster distortion correction circuit | |
| US6060845A (en) | Raster distortion correction and deflection circuit arrangement | |
| KR100752991B1 (ko) | 영상 표시 장치 | |
| JP3407295B2 (ja) | テレビジョン偏向装置 | |
| KR0140287B1 (ko) | 모니터의 핀쿠션 보정회로 | |
| JP2549660B2 (ja) | 水平出力回路 | |
| JP2881786B2 (ja) | 画像歪補正回路 | |
| KR960002697B1 (ko) | 칼라티브이의 클램프 보상회로 | |
| JPS5849064B2 (ja) | トビコシソウサホセイソウチ | |
| JPH05260332A (ja) | マルチスキャンモニタの水平偏向回路 | |
| JPH0556293A (ja) | テレビジヨン偏向装置 | |
| JPH033027Y2 (ja) | ||
| KR19990003620U (ko) | 모니터에 있어서 기하학적 왜곡 보정회로 | |
| MXPA02008519A (es) | Circuito de modulacion para corriente de deflexion. | |
| JPH0556295A (ja) | 台形歪補正回路 | |
| KR19980045820U (ko) | 수평출력펄스를 이용한 전원회로에서 보정전압 발생회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040204 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080220 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |