KR100433301B1

KR100433301B1 - 스위칭클램핑

Info

Publication number: KR100433301B1
Application number: KR1019960013056A
Authority: KR
Inventors: 바랫 조지 존
Original assignee: 톰슨 콘슈머 일렉트로닉스, 인코포레이티드
Priority date: 1995-04-27
Filing date: 1996-04-26
Publication date: 2004-08-25
Also published as: EP0740461B1; KR960039829A; US5661376A; JP4080010B2; JPH08340460A; EP0740461A3; CN1124737C; DE69622784D1; EP0740461A2; CN1141470A; DE69622784T2

Abstract

본 발명에 따른 회로는 실질적으로 포물선형의 보정 신호(P)를 영상 디스플레이의 주사 레이트로 발생시키는 신호 발생기(80)와, 상기 보정 신호를 클램핑하기 위해 상기 보정 신호 발생기에 결합된 전류 싱크 트랜지스터(Q200) 및 기준 전압을 제공하기 위해 상기 전류 싱크 트랜지스터(Q200)의 베이스에 결합된 기준 트랜지스터(Q201)를 갖는 파형 클리퍼(200)와, 상기 보정 신호의 편위 동안 상기 기준 트랜지스터를 디스에이블하고 클램핑 동안 상기 기준 트랜지스터를 인에이블하는 스위치(Q202)를 포함한다. 스위치는 기준 트랜지스터 및 보정 신호에 결합된 스위칭 트랜지스터를 포함할 수 있으며, 스위칭 트랜지스터는 상기 보정 신호의 편위동안 기준 트랜지스터를 디스에이블하고 클램핑 동안 기준 트랜지스터를 인에이블한다.

Description

스위칭 클램핑

본 발명은 비디오 디스플레이에 관한 것으로 특히 안정된 스위치 클램핑 회로를 사용한 음극선관 디스플레이용 빔 편향 보정 신호 발생에 관한 것이다.

어떤 기하학적인 래스터 왜곡은 음극선관 디스플레이에 관련된다. 상기 왜곡은 광 투사 경로에서 고유 배율을 갖는 만곡된 면판 CRT를 사용하는 투사 디스플레이에서 악화될 수 있다. 만곡된 면판 CRT는 유리하게 투사 경로 길이를 줄이고 광 이미징을 단순화할 수 있다. 그러나, 빔 편향은 래스터 왜곡을 제거하고, 대형화면 시청으로 부과되는 컨버전스(convergence) 요구를 만족시키기 위해 특별한 형태의 매우 안정된 보정 파형을 요구한다.

핀쿠션(pincushion) 왜곡을 상쇄하는 보정 신호는 보조 편향 코일에 의해 빔 편향을 조정하도록 결합되어 수평 및 수직 주사 레이트에서 포물선형 파형을 통상 사용한다. 수평 보정 회로는 플라이백(flyback) 변성기에 인가되는 귀선 펄스에 의해 트리거(trigger)되고 보조 편향 코일에 결합되어 포물선형 수평 레이트 구동 신호를 통상 발생한다. 수단은 콜리니어(colinear)가 아닌 투사 빔에 대해 보정의 편의를 도모하기 위해 틸트(tilt) 성분을 보정 신호에 제어 가능하게 부여하도록 포함될 수 있다. 파형 클리퍼는 신호 발생기 수단에 결합되고 보정 신호의 일부를 형성하는 기울어진 보정 신호를 클립한다.

포물선형 보정 신호는 커패시터를 충전하도록 결합된 정전류 소스를 구비한 램프 발생기를 트리거함으로써 귀선 펄스로부터 발생될 수 있다. 보조 편향 코일을 구동하는 포물선형 신호를 얻기 위해, 커패시터의 램프 전압은, 예를 들어 궤환 루프의 커패시터를 구비한 연산 증폭기를 사용하여 적분된다. 커패시터는 포물선형의 편위(excursion) 사이 동안에, 귀선 펄스로부터 유도된 신호에 의해 방전되고, 연산 증폭기의 출력은 예를 들어 -0.1V에서 클램핑된다.

온도 및 구성성분 값의 변동에 관하여 보정 신호는 매우 안정된 신호라는 장점이 있다. 상기에서 매우 안정된 파형 클리퍼를 또한 요구한다. 안정된 클램프 회로는 두 트랜지스터를 결합하여 얻어질 수 있는데, 상기 트랜지스터 중 하나의 베이스-이미터 접합부는 두 트랜지스터가 온도 변화에 관해 추적하도록 하는 제2 트랜지스터에 대한 기준을 제공한다.

본 발명의 장치에 따른 회로는 영상 디스플레이의 주사 레이트로 실질적으로 포물선형 보정 신호를 발생하는 수단과, 보정 신호 발생 수단에 결합되고, 보정 신호를 클램핑하기 위해 보정 신호 발생 수단에 결합된 전류 싱크 트랜지스터 및 기준 전압을 제공하기 위해 전류 싱크 트랜지스터의 베이스에 결합된 기준 트랜지스터를 구비하는 파형 클리퍼와, 보정 신호의 편위 동안 기준 트랜지스터를 디스에이블(disable)하고, 클램핑하는 동안에 기준 트랜지스터를 인에이블(enable)하는 수단을 포함한다.

추가로 본 발명의 장치에 따른 양호한 실시예에서, 기준 트랜지스터를 디스에이블하고 인에이블하는 수단은 기준 트랜지스터 및 보정 신호에 결합된 스위칭 트랜지스터와, 보정 신호 편위 동안에 기준 트랜지스터를 디스에이블하고 클램핑 동안에 기준 트랜지스터를 인에이블하는 스위칭 트랜지스터를 포함한다. 전류 싱크 트랜지스터는 보정 신호의 편위 동안에 이미터-콜렉터가 역 바이어스된다. 보정 신호는 편위 동안에 전류 싱크 트랜지스터를 역 바이어스하는 전류 싱크 트랜지스터의 이미터에 인가된다. 기준 트랜지스터는 전류 싱크 트랜지스터의 베이스에 결합된다. 스위칭 트랜지스터는 기준 트랜지스터의 베이스의 전압을 저하시키도록 결합된다. 전류 싱크 트랜지스터의 베이스는 기준 트랜지스터의 콜렉터에 결합된다. 클리퍼는 소정의 전압 크기에서 기울어진 보정 신호를 클립한다.

음극선관 투사를 사용하는 예시적인 비디오 디스플레이를 제1도에 도시한다. 3 개의 음극선관은 스크린 상에 단독 래스터를 형성하기 위해 CRT 형광체 디스플레이 표면으로부터 오버랩 이미지를 투사하도록 장착된다. 각각의 CRT는 디스플레이 신호 입력 신호로부터 유도되는 단색 래스터를 본질적으로 디스플레이한다. 도시한 바와 같이 센터 CRT, 예를 들어 그린을 디스플레이하는 CRT는 스크린과 수직이다. 2 개의 다른 CRT는 CRT의 래스터가 배치에 기인한 사다리꼴형의 기하학적인 왜곡을 견디도록 센터 양측에 배치된다. 부가적으로, 다른 기하학적인 왜곡은 전자 빔 주사로부터 초래될 수도 있다.

제1도에 도시된 각각의 음극선관은 투사형 CRT에 유용한 만곡되고 오목한 구면 형광체 디스플레이 표면을 구비한다. 음극선관의 만곡된 면판의 예는 예를 들어, 레드용은 MATSUSHITA형 P16LET07(RJA), 그린용은 P16LET07(KA), 블루용은 P16LET07(BMB)를 포함한다. 3 개의 래스터를 스크린 상에 정확히 일치시키기 위해서, 보정 편향은 하나 이상의 전자 빔 편향 수단, 음극선관 면판 형태, 스크린 구조 및 광학적인 디스플레이 경로로부터 초래되는 기하학적인 왜곡을 보정하기 위해 발생된다.

전자 빔 주사로 초래되는 기하학적인 왜곡의 형태를 다양하게 도시한다. 제 2a 도는 노스-사우스(North-South) 핀쿠션 왜곡으로 알려진 수직 주사 방향의 왜곡을 도시한다. 제2도에서 도시한 바와 같은 활처럼 휘거나 처진 수평 라인 주사 구조의 잘못된 배치를 발생시키는 상기 왜곡 형태는 수직 주사 레이트를 변조하는 것이 고려될 수 있다. 갈매기 날개형의 왜곡으로 알려진 수평 라인 주사 구조의 유사한 왜곡이 제2b에 도시되고, 라인 배치는 다수의 수평 주사 레이트에서 휘어져있다. 스크린 센터 라인에 관련한 각도에서 투사로부터 초래되는 사다리꼴 왜곡 또는 이와 유사한 다른 왜곡과 함께 상기 왜곡은 각각의 래스터 수평 주사 라인의 수직 배치는 평행하게 되고, 가착색된(spurious colored) 에지 또는 컨버전스 에러를 제거하도록 정확히 배치된 제2도에 예시한 바와 같은 스크린 상의 정확한 레지스트리내에 보정된 래스터를 제공하기 위해 제거되어야 한다.

노스 사우스 핀쿠션 왜곡은 수직 레이트 램프 신호에 의해 변조된 수평 레이트 포물선으로 보조 편향 코일을 구동함으로써 보정되는 것이 보통이다. 그러나, 래스터 에지 라인 배치 에러는 남아있을 수 있으며, 특히 구면 음극선관이 광 투사에 사용된다. 그래서 포물선형 파형태는 래스터의 에지에서 바라는 교정 효과를 나타내도록 형성된다. 부가적으로 형성된 포물선형 파형은 보조 편향 증폭기의 회전율 제한과 보조 편향 코일의 인덕턴스 결합에 의해 생성되는 저역 필터 효과를 보정하기 위해 수평 단계적으로 실행된다.

기하학적인 왜곡 및 컨버전스 에러를 감소시키는 방법은 보정 결과가 온도 변동에 대해 안정되지 않으면 제한 값에 형성되고, 전원 및 빔 전류 로딩 효과에 영향을 받지 않는다.

제1도에서, 음극선관(510,530,560)의 빔 전류를 제어하는 디스플레이 비디오 신호는 단자 A에 입력되고 크로마 프로세서(30)에 결합되며, 크로마 프로세서는 칼라 성분, 예를 들어 레드, 그린 및 블루를 추출한다. 3 개의 음극선관 디스 플레이는 스크린(800)상에 단독 이미지를 형성하고 서로 오버랩하도록 광학적으로 투사된다. 단자 A에서의 비디오 신호는 또한 동기 펄스 분리기(10)에 결합 되는데, 동기 펄스 분리기는 수평 레이트 동기 펄스(HS), 수직 레이트 동기 펄스(VS)를 구동한다. 분리된 수평 동기 펄스 HS는 위상 동기 루프 및 편향 증폭기(600)에 결합된다. 분리된 수직 동기 펄스(VS)는 수직 발진기 및 편향 증폭기(700)에 결합된다. 수평 PLL 발진기 및 편향 증폭기(600)는 병렬로 접속된 3 개의 1 차 수평 편향 코일(RH, GH, BH)에 결합된다. 코일(RH)은 레드 수평 편향 코일을 나타내고 코일(GH, GB)은 그린 및 블루 수평 편향 코일을 나타낸다. 유사하게, 수직 발진기 및 편향증폭기(700)는 직렬로 접속된 3 개의 수직 편향 코일에 결합되는데, RV는 레드 수직 코일을, GV 및 BV는 그린 및 블루 코일을 각각 나타낸다.

편향 파형 보정은 예를 들어 각각의 관 네크부에 배치된 각각의 수평 및 수직 보조 편향 코일에 결합된 보정 전류에 의해 제공된다. 수평 및 수직 방향으로 각각 편향하는 보조 편향 코일(RHC, RVC)은 레드 CRT 네크부에 배치된다. 보조 편향 코일[(GHC, GVC), (BHC, BVC)], 그린 및 블루 각각은 그린 및 블루 CRT 네크부에 배치된다. 보조 편향 코일은 레드, 그린 및 블루 채널을 각각 나타내는 보조 수평 및 수직 편향 증폭기(500/505, 520/525, 540/545)에 의해 구동된다. 레드 수평 보조 편향 증폭기(500)는 수평 보조 편향 코일(RHC)에 결합되어 복합 보정 신호를 전개하는 가산기/구동기를 포함한다. 레드 수직 보조 편향 증폭기(505)에 대해, 그리고 그린 및 블루 채널에 대해서도 마찬가지이다. 복합 보정 신호는 특별한 파형 및 각각의 진폭 제어를 갖는 선택 신호 가산에 의해 나타난다. 펄스 및 파형 발생기(20)내의 회로에 의해 발생되는 수평 보정 신호는 레드, 그린 및 블루 수평 보정 가산 증폭기(500, 520, 540)에 결합된다.

수직 보정 신호 발생기(50)는 보정 신호를 발생하고, 레드, 그린 및 블루 수직 보정 가산 증폭기(505, 525, 545)에 결합된다. 수직 보정 신호 발생기(50)는 수평 발진기 및 편향 증폭기(600)로부터 수평 귀선 신호 입력(HRT)를, 펄스 및 파형 발생기(20)로부터 수직 레이트 톱니 신호를 수신한다. 펄스 및 파형 발생기(20)는 수직 발진기 및 증폭기(700)로부터 수직 레이트 펄스(VRT)를, 수평 편향 증폭기(600)로부터 수평 귀선 펄스(HRT)를 수신한다. 편향 구동 신호 발생에 부가하여, 펄스 및 파형 발생기는 노스/사우스 핀쿠션 보정을 제외한 다양한 편향 파형 보정 신호를 생성한다.

수직 핀쿠션 왜곡을 보정하는 보정 신호 발생기(50)의 일부가 제3도에 상세히 도시된다. 대개 포물선형 신호 수평 귀선 펄스 신호(HRT)는 수평 레이트를 형성하기 위해 적분되는 수평 레이트 램프 신호를 발생하는데 사용된다. 포물선형 신호는 수직 레이트 램프 신호에 의해 변조되는 변조 회로에 인가된다. 제2d 도에 제안된 바와 같이, 변조 회로는 수직 레이트 램프 신호에 응답하여 변조된 진폭을 갖는 포물선형 신호를 포함하는 변조된 신호를 발생한다. 수직 램프는 포물선형 신호를 변조하고, 필드 기간의 중앙에서 진폭을 제로(0)로 감소시키고 극성을 반전한다. 변조된 보정 신호는 보조 편향 코일(RVC, GVC, BVC) 각각의 노스/사우스 핀쿠션 보정 전류를 생성하기 위해 보조 편향 증폭기(505, 525, 545)에 결합된다.

제3도를 참조하여, 회로(80)는 영상 주사 레이트에서 실질적으로 포물선형을 갖는 보정 신호를 발생한다. 수평 귀선 펄스 신호(HRT)는 저항(R1)을 경유하여 클리핑된 펄스(HZC)를 발생하는 제너 다이오드 클리퍼(D1)의 캐소드(cathode)에 결합된다. 수평 귀선 펄스(HRT)는 공칭적으로 22V 피크 진폭을 갖지만, 진폭, 형태 및 펄스(HRT) 피크의 수평 위상은 보정 신호의 바라지 않은 수평 위상 변조를 야기하는 디스플레이된 이미지의 영상 콘텐트에 의해 변조될 수 있다. 제너 다이오드 클리퍼(D1)는 수평 PLL 발진기가 동기화되는 귀선 펄스 진폭 값, 예를 들어 공칭 6.8V에 대응하는 항복 전압을 갖고, 편향 및 보정 신호 사이에서의 바라지 않은 위상 변조를 제거하기 위해서, 펄스(HRT)의 상승 구간의 동일 포인트에서 보정 파형을 트리거한다.

다이오드(D1)의 캐소드에서 클리핑된 귀선 펄스(HZC)는 클리핑된 펄스를 미분하기 위해서 직렬 결합 커패시터(C1) 및 저항(R2, R3)에 결합된다. 저항(R3)은 접지에 접속되고 저항의 접합부는 트랜지스터(Q1)의 베이스에 접속된다. 트랜지스터(Q1)의 이미터 단자는 접지에 접속되고 콜렉터 단자는 저항(R4)을 경유하여 커패시터(C2)에 접속된다. 트랜지스터(Q2)의 이미터 단자는 저항(R5)을 경유하여 +12V 전원에 접속되고 콜렉터는 커패시터(C2), 저항(R4) 및 트랜지스터(Q3)의 베이스의 접합부에 접속된다. 트랜시스터(Q3)는 접지에 접속된 콜렉터 단자 및 저항(R6)을 경유하여 +12V 전원에 접속된 이미터 단자를 구비한 이미터 폴로워 역할을 한다. 트랜지스터(Q2)는 이미터 및 베이스 단자에 결합된 신호에 의해 전류 크기가 제어되는 정전류원을 형성한다. 트랜지스터(Q2)의 콜렉터 전류는 공칭적으로 선형 램프 전압을 제공하도록 +12V 까지 커패시터(C2)를 충전한다. 클리핑된 귀선 펄스의 미분된 정 에지는 커패시터를 거의 8㎲ 동안 포화시키게 하는 트랜지스터(Q1)의 베이스에 인가된다. 커패시터(C2) 양단의 램프 전압은 트랜지스터(Q1) 및 저항(R4)를 경유하여 방전된다. 커패시터(C2)를 형성하는 기울기의 방전 시정수(time constant)는 지수함수 형태의 전압 방전 램프를 발생하기 위해 선택되는 저항(R4)에 의해 주로 결정된다.

수평 레이트 형태의 램프 신호는 이미터 폴로워(Q3)를 경유하여 적분 증폭기(U1)의 반전 입력에 결합된 직렬로 접속된 커패시터(C3) 및 저항(R7)에 결합된다. 증폭기(U1)는 저항(R9)을 경유하여 +12V 전원으로부터, 저항(R8)을 경유하여-12V 전원으로부터 전력을 공급받는다. 증폭기(U1)의 비반전 입력은 접지된다. 궤환 커패시터(C101)는 증폭기(U1)의 출력(P)과 비반전 입력 사이에 결합된다. 증폭기(U1)는 출력(P)에서 포물선형 신호를 생성하기 위해 램프 신호를 적분한다.

회로(100) 및 증폭기(U1)는 수평 레이트 적분기 및 리셋 펄스 발생기를 형성한다. 클리핑된 귀선 펄스(HZC)는 커패시터(C100) 및 저항(R100, R101)을 포함하는 직렬 네트워크에 결합된다. 저항(R101)은 접지에 접속되고 저항의 접합부는 트랜지스터(Q100)의 베이스에 접속된다. 직렬 접속 네트워크의 시정수는 트랜지스터(Q100)가 5㎲ 동안 포화하게 하고, 적분기 리셋 펄스(IR)를 생성하는 정 에지를 갖는 클리핑된 귀선 펄스를 미분한다. 트랜지스터(Q100)는 증폭기(U1)의 출력(P)에 접속된 저항(R102)을 경유하여 커패시터(C101)를 방전하고, 트랜지스터(Q100)의 콜렉터는 증폭기(U1)의 반전 입력에 접속된다. 적분기 커패시터(C101)가 빠르게 방전되고 전도 기간의 나머지 동안은 리셋을 유지하도록 저항(R102) 및 적분 커패시터(C101)의 방전 시정수는 예컨대, 대략 0.5㎲ 정도로 짧다.

커패시터(C2)의 램프 신호는 커패시터(C3) 및 저항(R7)을 경유하여 증폭기(U1)의 반전 입력에 결합된다. 적분기(U1)의 출력 신호(P)는 본 발명의 스위칭 클리퍼 또는 활성 클램프 회로(200)에 접속된다. 포물선형 보정 신호(P)는 트랜지스터(Q200)의 이미터 단자에 접속된다. 트랜지스터(Q200)의 콜렉터는 접지에 접속되고 베이스는 트랜지스터(Q201)의 베이스에 접속된다. 트랜지스터(Q201)의 베이스 및 콜렉터 단자는 서로 접속되어 스위칭 트랜지스터(Q202)의 콜렉터 단자에 접속되고, (Q202)의 베이스는 직렬 저항(R202)을 경유하여 증폭기(U1)의 출력(P)에 결합된다. 트랜지스터(Q202)의 이미터는 접지에 접속된다.

트랜지스터(Q201)는 클리퍼 트랜지스터(Q200)의 베이스-이미터 전압을 정확하게 결정하는 순방향 바이어스된 전압 기준 다이오드로 작용한다. 트랜지스터(Q201)의 베이스 및 콜렉터 단자의 접합부는 저항(R200)을 경유하여 +12V 전원에 결합된다.

트랜지스터(Q200, Q201)는 증폭기(U1)로부터의 대략 20mA, 대략 -0.1V에서 온도 안정 클램핑을 한다. 트랜지스터(Q201)의 베이스-이미터 접합부는 높은 전류에서 동작하는 트랜지스터(Q200)에 기준을 제공한다. 트랜지스터(Q201)의 베이스-이미터 전압과 트랜지스터(Q200)의 베이스-이미터 전압 사이의 차이는 전류의 비에 의해 결정되고 상기 두 전압은 온도 차이에 의해서 서로 트랙한다.

제4도에 도시된 바와 같이, 스위칭 클램프(200)는 포물선형 신호 사이에 클램핑된 포물선형 신호를 유지한다. 트랜지스터(Q202)가 없을 때에, 트랜지스터(Q200)의 베이스-콜렉터 접합부는 파형의 포물선 부분 동안에 순방향 바이어스 되고, 이미터는 베이스 및 콜렉터에 관하여 양수이다. 상기는 교체된 콜렉터 및 이미터의 공칭적인 역할로 트랜지스터 동작을 야기한다. 이미터에서 콜렉터로 흐르는 전류는 트랜지스터의 역방향 전류 이득 또는 베타 특성에 의해 결정된다. 통상적으로, 역방향 베타 전류 이득 요인은 5와 비슷하고, 제5도에 예시적으로 도시한 베이스-콜렉터 VI 커브에 의해 결정된다.

클램핑 회로(200)는 베이스-콜렉터 전류에 승산되는 역방향 베타 요인인 전류 진폭을 갖는 증폭기(U1) 상의 전류 미러 싱크 부하와 같이 실행한다. 증폭기(U1)의 상기 특별 전류 부하는 증폭기의 정공급 저항(R9)으로 흘러서, 증폭기(U1)에 유용한 공급 전압을 저하시킨다.

부하 전류는 작은 반면에, 증폭기(U1)는 커패시터(C2)로부터 램프 신호를 공칭적으로 적분하도록 동작하고, 제4도에 도시된 바와 같이 포물선을 생성한다. 결국 U1의 증폭 동작이 중지되고 회로가 포물선의 피크를 클립하고 바라는 형태를 왜곡할 때까지, 트랜지스터(Q200)의 바람직하지 않은 역방향 전도는 증폭기(U1)에 공급되는 전압을 저하시킨다. 이러한 바람직하지 않은 포물선 피크 클리핑 및 왜곡을 제5도에 도시한다. 트랜지스터(Q200)로의 궤환은 증폭기 출력의 피크를 후술하는 바와 같이 5.6V 로 유지한다. 만약 트랜지스터(Q200)의 베이스/이미터 전류 특성이 제6도에 도시된 바와 같이 큰 이미터 전류를 5.5V 이하에서 흐르게 한다면, 바람직하지 않은 포물선 피크 클리핑이 발생한다.

바람직하게 트랜지스터(Q200)는 콜렉터가 개방된 상태의 6V 이미터-베이스 전압에서 1μA 이하를 갖도록 특정되고 테스트된다. 트랜지스터는 상기 조건을 충족시킬 수 있고 베이스-콜렉터 접합부가 순방향 바이어스될 때의 6V 이미터-콜렉터 역방향 항복 전압 보다 여전히 작은 전압을 갖는다. 상기는 제6도로부터 두 개의 바이어스된 곡선의 가능한 이미터-콜렉터 전압과 베이스 라인이 바이어스되지 않은 곡선의 이미터-콜렉터 전압을 비교함으로써 식별될 수 있다. 이미터-콜렉터 최대 전압을 이미터-베이스 전압(콜렉터 개방)과 거의 동일하게 하기 위해서는, 이미터 대 콜렉터 전압이 최대일 때 베이스-콜렉터 접합부가 도통되지 않을 때까지베이스-콜렉터 전압을 저하시키면 충분하다. 이것을 완성하기 위해 본 발명의 회로는 제3도에 도시된 바와 같이 스위칭 트랜지스터(Q202)를 사용한다.

트랜지스터(Q202)는 증폭기(U1)의 출력부(P)의 전압이 0.6V 보다 클 때 온(ON) 되도록 바이어스된다. 저항(R200)에 흐르는 전류는 트랜지스터(Q202)의 콜렉터로 흐르고 트랜지스터(Q200)의 베이스 전압은 거의 접지에 가깝게 된다. 그러므로, 트랜지스터(Q200)는 베이스-콜렉터 접합부를 순방향 바이어스하는 능력을 상실하고 트랜지스터(Q200)의 이미터 전류는 제6도에 도시된 바와 같이 거의 제로 전류인 곡선을 따라 특성을 드롭한다. 상기로 인해 포물선 동안에 증폭기(U1)의 최소 부하 전류를, 트랜지스터(Q200)의 이미터-콜렉터로부터 최대 동작 전압을 야기한다. 포물선 사이의 파형에서 클램핑 부분동안에, 트랜지스터(Q202,Q201)는 이하 기술되는 바와 같이 -0.5V에서 출력을 클램핑하도록 동작한다. 상기 스위치 클램핑 방법은 역방향 전류 특성에 대해 분류할 필요 없이 상술된 형태의 모든 트랜지스터를 트랜지스터(Q200)로 사용하는 것을 허용한다.

트랜지스터(Q202)가 도통되지 않을 때[즉 트랜지스터(Q202, Q201)에 의한 클램핑 동안], 트랜지스터(Q200)의 콜렉터 전류는 거의 5mA 로 제한된다. 트랜지스터(Q201)의 전류 이득, 예를 들어 100은, 대략 50μA의 베이스 전류를 설정한다. 트랜지스터(Q201) 베이스 및 콜렉터 단자의 접속은 베이스 전류 10μA에 의해 정해지는 대략 0.55V 인 베이스/콜렉터-이미터 전위를 발생하는 궤환을 야기한다. 트랜지스터(Q201) 양단의 0.55V는 트랜지스터(Q200)의 베이스에 인가되고 트랜지스터(Q200)의 이미터에서, 즉 증폭기(U1)의 출력(P)에서 온도 안정 클램핑 전위를 설정한다.

증폭기(U1)는 IC 연산 증폭기 형태 L082 일 수 있고, 거의 ± 25mA의 내부 전류 제한을 가지며, 클램핑 동안에 트랜지스터(Q200)에 의해 전도될 수 있는 최대 전류를 결정한다. 트랜지스터(Q200)는 예컨대, 100의 전류 이득을 갖고, 클램핑 동안에 베이스-이미터 전압이 거의 0.6V 일때 거의 250mA의 베이스 전류를 초래한다. 트랜지스터(Q200,Q201)의 베이스-이미터 전압은 함께 결합시키고 온도에 의해 트랙되기 때문에, 거의 -50mV의 클램핑 전위는 트랜지스터(Q200) 이미터에서 설정된다. 그러므로 적분 증폭기(U1)의 출력 단자(P)에서의 음전압 편위는 거의 -50mV 까지 트랜지스터(Q200) 이미터의 클램핑 동작에 의해 제한된다.

적분기(U1)의 포물선형 신호 출력(P)은 직렬 접속된 저항(R10) 및 커패시터(C40)를 경유하여 트랜지스터(Q2)의 이미터에 접속되며, 트랜지스터(Q2)의 이미터는 트랜지스터(Q2)의 콜렉터에서 발생된 전류를 형성하는 램프를 변조하고 개시 및 종료점에서 램프의 슬로프를 감소시키며, 증폭기(U1)의 출력(P)에서 적분된 램프 또는 포물선의 형태를 변경함으로써 갈매기 날개형 왜곡을 보정한다.

적분 증폭기(U1)의 포물선형 출력(P)은 램프 전류원 발생기 트랜지스터(Q2)에 인가되는 제어 부궤환 전압을 발생하기 위해 포물선(P)의 진폭을 제너 다이오드(D300)로부터 유도된 기준 전압과 비교하는 차동 배열로 결합된 트랜지스터(Q300,Q301)를 포함하는 진폭 제어 회로(300)에 또한 결합된다. 포물선형 신호(P)는 트랜지스터(Q300)의 베이스에 결합되고, 트랜지스터(Q300)의 이미터는 저항(R301)을 경유하여 트랜지스터(Q301)에 결합된다. 트랜지스터(Q300)의 이미터는 저항(R300) 및 커패시터(C300)의 병렬 결합을 경유하여 접지에 접속된다. 저항(R301)은 이득을 감소시키고 제어 루프 안정성을 촉진한다. 트랜지스터(Q301)의 베이스는 제너 다이오드(D300) 및 +12V 전원에 결합된 저항(R303)의 접합부에서 기준 전위 5.6V에 접속된다. 트랜지스터(Q301)에서의 베이스-이미터 전압 강하에 기인하여, 커패시터(C300) 양단에는 대략 5V가 나타난다. 바람직하게는, 출력 신호(P)에서의 포물선은 출력 신호의 피크 주위를 부드럽게 그린다. 포물선형 신호가 너무 클 경우에는 트랜지스터(Q100)를 절연 파괴시키고 출력 신호(P)를 클립할 수 있다. 트랜지스터(Q100)의 절연 파괴를 피하기 위해 5.6V의 최대 진폭이 선택된다.

트랜지스터(Q301)의 콜렉터는 +12V 전원에 접속된 저항(R302) 및 커패시터(C301)의 병렬 결합에 접속된다. 저항(R302) 및 커패시터(C301)는 수평 레이트 전류 펄스를 평탄하게 하고 변조된 전류원의 진폭을 제어하기 위해 트랜지스터(Q2)의 베이스에 결합되는 제어 전압을 발생하는 저역 필터를 형성한다. 트랜지스터(Q300)의 베이스에 결합된 포물선형 신호(P)는 포물선형 파형 피크가 커패시터(C300) 양단 전압에 트랜지스터(Q300)의 베이스-이미터 전압을 합한 전압을 초과할 때 전류 흐름을 야기한다. 공칭 5.6V를 초과하는 포물선 피크는 커패시터(C300) 양단 전압을 증가시키고 그것에 의해 콜렉터 전류를 저하시키는 트랜시스터(Q301)의 베이스-이미터 전위를 감소시킨다. 저항(R302) 양단 전압 강하는 포물선형 신호(P)의 보정 진폭을 복구하는 트랜지스터(Q2)를 형성하는 램프의 전류 및 램프의 진폭에 대응하여 감소된다. 그러므로, 보정 신호(P)의 진폭은 전원 및 구성요소 변동에 관계없이 본질적으로 일정하게 유지된다.

펄스 폭 제어 회로(400)는 저항(R409)을 경유하여 증폭기(U1)의 반전 입력에 결합되는 직류 전류를 발생한다. 상기 신호(IT)는 증폭기(U1)에 의해 적분되는 입력 신호에 제공되고, 수평 레이트 틸트 또는 램프 성분을 출력 포물선 신호(P)에 제공하도록 배열된다. 저항(R409)을 통해 결합된 직류 전류는 양 및 음 12V 전원 사이에 결합된 전압 분할 저항(R407,R408)에 의해 유도된 전위를 기준으로 하여 펄스 폭 측정으로부터 유도된다. 스위치 클램핑 회로(200)는 클램핑된 음신호 편위지속시간 동안에, 증폭기(U1)의 내부 전류 제한기를 동작시키기에 충분하도록 증폭기(U1)의 출력에서의 전류를 싱크함으로써 포물선형 신호(P)의 음의 편위를 -50mV로 제한한다. 증폭기(U1)의 전류 제한은 -12V 전원에 의해 공급되는 전류를 모니터링함으로써 감지될 수 있다. 클리핑의 개시점에서, 전류는 제한값까지 증가하고 제한치를 유지한다. -12V 전원이 저항(R8)을 경유하여 증폭기(U1)에 결합되기 때문에, 공급 전류는 회로(200)에 의한 클램핑 동작 지속기간을 유지하는 저항(R8) 양단의 전압 강하에 기인하여, 전압 단계 또는 펄스(PC)의 원인이 되는 제한값에 도달하는 상태로 된다. 펄스 PC는 일련 접속된 저항(R401,R402)에 결합된다. 저항(R402)은 12V의 전원에 접속되고 저항의 접속부는 트랜지스터(Q400)의 베이스 단자에 접속된 전위 분할기를 형성한다. 트랜지스터(Q400)는 -12V 전원에 접속된 이미터 단자를 구비한 포화 스위칭 역할을 한다. 트랜지스터(Q400)의 콜렉터 단자는 저항(R404)을 경유하여 +12V에 접속된다. 트랜지스터(Q400)의 콜렉터는 직렬 접속된 저항(R403) 및 병렬 접속된 커패시터(C400)에 의해 형성된 저역 필터에 접속된다. 커패시터(C400)는 이미터 결합된 증폭기 트랜지스터(Q401)의 베이스 단자에 접속된 접합부와 함께 +12V 전원에 접속된다. 트랜지스터(Q401)의 콜렉터 단자는 접지에 접속되고 이미터는 저항(R405)을 경유하여 +12V 전원에 접속된다. 트랜지스터(Q401)의 이미터는 저항(R406)을 경유하여 트랜지스터(Q402)의 이미터에 결합된다. 트랜지스터(Q401, Q402)는 트랜지스터(Q402)의 이미터와 직렬인 저항(R406)으로부터 초래되는 이득 퇴보 또는 루프 댐핑을 갖는 차동 증폭기를 형성한다. 트랜지스터(Q402)의 베이스는 양 및 음의 12V 전원 사이에 결합된 전압 분할 저항(R407,R408)의 접합부에 접속된다. 트랜지스터(Q402)의 콜렉터는 커패시터(C401)에 의해 접지로부터 분리되고 저항(R409)을 경유하여 적분 증폭기(U1)의 반전 입력에 접속된다.

저항R8에서 양의 펄스(PC)는 트랜지스터(Q400)에 의해 증폭되고 반전된다. 반전된 콜렉터 펄스는 DC 전압(VPC)를 생성하는 저항(R403) 및 커패시터(C400)에 의해 저역 필터링되거나 또는 적분된다. 저역 통과된 DC 전압(VPC)는 펄스(PC)의 폭에 비례하여 변화하는 진폭을 갖는다. 전압(VPC)는 트랜지스터(Q401, Q402)에 의해 형성되는 차동 증폭기에 결합되고, 전압 분할 저항(R407, R408)에서의 기준 DC 전압과 비교된다. 어느 한쪽의 전원의 레벨 변동은 기준 전위의 변화 및 펄스 폭의 보정을 보상한다.

저항(R409)에 의해 유입된 보정 DC 바이어스 전류 IT의 적분 효과는 증폭기(U1)의 출력 신호(P)를 전류(IT)에 비례하는 슬로프를 갖는 쉘로우 램프(shallow ramp)에 첨가되게 한다. 그러므로, 차동 DC 전위를 갖는 파형 첨점(尖點)과 스위칭 클램핑 회로(200)에 의해 클램핑되는 음의 포물선형 신호 편위에 의해 포물선형 신호(P)는 기울어지게 된다.

적분 증폭기(U1)로부터의 포물선형 보정 신호(P)는 수직 레이트 핀쿠션 보정 신호를 발생하는 평형 변조기 회로(U2)에 결합된다. 회로(U2)로부터의 변조된 출력 신호는 보정 진폭 제어를 경유하여 통상적으로 도시한 보조 편향 증폭기(505, 525, 545)에 결합되고 레드, 그린 및 블루 칼라 투사관 각각에 대응하는 보조 수직 편향 코일(RVC, GVC, BVC)에 결합된다. 합성된 회로(U2)는 변조된 파형 또는 제2d 도에 도시된 보우 타이 신호를 생성하도록 수직 레이트 톱니형 신호와 함께 수평 레이트 포물선형 신호의 억압 캐리어 진폭 변조를 발생한다.

도시된 회로는 수평 귀선 펄스(HRT)의 피크에 관련하여 포물선형 신호(P)의 수평 위상을 효과적으로 앞서고, 보정 신호 경로에 나타난 지연 효과를 보충한다. 그래서 편향 보정이 제공되고 수평 편향에 관하여 수평적으로 집중된다.

제1도는 CRT 투사 디스플레이의 단순화된 블록도.

제2a-2d도는 다양한 기하학적 래스터 왜곡의 도식적인 설명도; 제2d 도는 예시적인 보정 신호를 나타냄.

제3도는 보정 신호를 발생하는 본 발명의 장치에 따른 회로를 도시하는 단순화된 개략도.

제4도는 제3도의 회로의 일부를 부분적으로 더 상세히 도시하는 개략적이고 도식적인 설명도.

제5도는 클리핑된 포물선형 보정 신호의 피크를 설명하는데 유용한 파형을 도시한 도면.

제6도는 다른 베이스 전류에 대해 트랜지스터 콜렉터 전류 대 전압의 특성을 설명하는데 유용한 그래프.

<도면의 주요 부분에 대한 부호의 설명>

10 : 동기 분리기

20 : 펄스 및 파형 발생기

30 : 크로마 프로세서

50 : 수직 보정 신호 발생기

500,520,540 : 수직 보조 편향 증폭기

505,525,545 : 수평 보조 편향 증폭기

600 : 수평 PLL 발진기 및 편향 증폭기

700 : 수직 발진기 및 편향 증폭기

U1 : 적분 증폭기

U2 : 수직 레이트 핀쿠션 보정 신호 발생 평형 변조기

Claims

실질적으로 포물선형 펄스인 보정 신호(P)를 영상 주사 레이트로 발생시키는 수단(80)과,

상기 보정 신호를 클램핑하기 위해 상기 보정 신호(P) 발생 수단(80)에 결합된 전류 싱크 트랜지스터(Q200) 및 기준 전압을 제공하기 위해 상기 전류 싱크 트랜지스터(Q200)의 베이스에 결합된 기준 트랜지스터(Q201)를 갖는 파형 클리퍼 (200)

를 포함하는 회로에 있어서,

상기 보정 신호의 상기 펄스 동안 상기 기준 트랜지스터(Q201)를 디스에이블하고 상기 펄스 사이에 상기 기준 트랜지스터를 인에이블하는 수단(Q202)을 포함하는 것을 특징으로 하는 회로.
제1항에 있어서,

상기 기준 트랜지스터(Q201)를 디스에이블 및 인에이블하는 상기 수단(Q202)은 상기 기준 트랜지스터 및 상기 보정 신호(P)에 결합된 스위칭 트랜지스터이고, 상기 스위칭 트랜지스터는 상기 보정 신호의 상기 펄스 동안 상기 기준 트랜지스터를 디스에이블하고 상기 펄스 사이에 상기 기준 트랜지스터를 인에이블하는 것을 특징으로 하는 회로.
제2항에 있어서,

상기 전류 싱크 트랜지스터(Q200)는 상기 보정 신호의 상기 펄스 동안 이미터- 콜렉터가 역바이어스되는 것을 특징으로 하는 회로.
제3항에 있어서,

상기 보정 신호는 상기 보정 신호의 상기 펄스 동안 상기 전류 싱크 트랜지스터를 역바이어스하기 위해 상기 전류 싱크 트랜지스터(Q200)의 이미터에 인가되고, 상기 기준 트랜지스터(Q201)는 상기 전류 싱크 트랜지스터의 베이스에 결합되는 것을 특징으로 하는 회로.
제4항에 있어서,

상기 스위칭 트랜지스터(Q202)는 상기 기준 트랜지스터(Q201)의 베이스 및 콜렉터의 전압을 풀 다운시키도록 결합되고 상기 전류 싱크 트랜지스터(Q200)의 베이스는 상기 기준 트랜지스터의 상기 콜렉터에 결합되는 것을 특징으로 하는 회로.
제5항에 있어서,

상기 클리퍼(200)는 상기 보정 신호를 미리 결정된 전압 크기로 클립하는 것을 특징으로 하는 회로.
제1항에 있어서,

상기 보정 신호 발생 수단(80)은 적분 증폭기(U1)에 결합되고 실질적으로 선형인 램프 신호를 발생시키도록 동작할 수 있는 램프 발생기(Q1, C2)인 것을 특징으로 하는 회로.
제7항에 있어서,

상기 보정 신호에 틸트 성분을 제어 가능하게 부여하는 수단(400)을 더 포함하는 것을 특징으로 하는 회로.
제7항에 있어서,

미리 결정된 클리핑 지속 기간을 유지하는 수단(100)을 더 포함하는 것을 특징으로 하는 회로.
제7항에 있어서,

갈매기 날개형의 보정 효과를 제공하도록 상기 실질적인 선형 램프 신호를 상기 실질적인 포물선형 신호에 의해 변조하기 위하여 상기 램프 발생기에 대한 궤환 접속부(R10, C4)를 더 포함하는 것을 특징으로 하는 회로.
영상 디스플레이의 핀쿠션 왜곡을 보정하기 위한 장치로서,

실질적으로 포물선형 펄스인 보정 신호(P)를 발생시키는 수단(80)과,

상기 포물선형 신호 발생 수단으로부터의 전류를 싱크하여 클램핑하기 위한전류 싱크 트랜지스터와 상기 전류 싱크 트랜지스터에 기준 전압을 제공하는 기준 트랜지스터인 2개의 트랜지스터(Q200, Q201)를 구비하는 클램핑 수단(200)을 포함하는 핀쿠션 왜곡 보정 장치에 있어서,

상기 기준 트랜지스터와 상기 전류 싱크 트랜지스터 중 적어도 하나에 결합되어 상기 보정 신호의 상기 펄스 동안 상기 클램핑 수단을 디스에이블하는 스위칭 수단(Q202)을 포함하는 것을 특징으로 하는 핀쿠션 왜곡 보정 장치.
적어도 하나의 음극선관(510, 530, 560) 및 상기 음극선관에 결합된 보조 빔 편향 수단(RHC, RVC, GHC, GVC, BHC, BVC)과,

실질적으로 포물선형 펄스인 보정 신호(P)를 발생시키는 수단(80), 및 상기 보정 신호의 상기 펄스 동안 이미터-콜렉터가 역바이어스되는 전류 싱크 트랜지스터(Q200)를 갖는 클램핑 수단(200)과, 상기 전류 싱크 트랜지스터의 베이스-이미터 전압과 자신의 베이스-이미터 전압이 매칭되도록 상기 전류 싱크 트랜지스터에 결합된 기준 트랜지스터(Q201)를 구비한 영상 장치에 있어서,

상기 보정 신호에 결합되고 상기 보정 신호의 상기 펄스 동안 상기 클램핑 수단(200)을 디스에이블하기 위하여 상기 기준 트랜지스터의 바이어스를 변화 시키도록 동작할 수 있는 스위칭 트랜지스터(Q202)를 포함하는 것을 특징으로 하는 영상 장치.
제12항에 있어서,

상기 보정 신호(P)는 상기 보정 신호의 상기 펄스 동안 상기 전류 싱크 트랜지스터를 역바이어스 하도록 상기 전류 싱크 트랜지스터(Q200)의 이미터에 결합되고,

상기 기준 트랜지스터(Q201)는 상기 전류 싱크 트랜지스터의 베이스에 결합되는 것을 특징으로 하는 영상 장치.
제13항에 있어서,

상기 실질적인 포물선형 펄스 보정 신호(P) 발생 수단(80)은 램프 발생기(Q1, C2)에 결합된 적분 증폭기(U1)를 포함하는 것을 특징으로 하는 영상 장치.
제14항에 있어서,

상기 적분 증폭기(U1)는 내부 전류 제한 수단을 포함하고,

상기 클램핑 수단(200)은 상기 펄스 사이에 상기 내부 전류 제한 수단을 활성화시키도록 상기 증폭기(U1)의 출력으로부터의 전류를 싱크하는 것을 특징으로 하는 영상 장치.
영상 디스플레이의 래스터 왜곡을 보정하는 장치로서,

편향 레이트로 펄스 형태의 래스터 왜곡 보정 파형(P)을 발생시키는 수단(80)과, 상기 보정 파형을 클램핑하는 수단(Q200, Q201)을 구비한 래스터 왜곡보정 장치에 있어서,

상기 클램핑 수단에 결합되어 상기 보정 신호의 상기 펄스 동안 상기 클램핑 수단을 디스에이블하는 스위칭 수단(Q202)을 포함하는 것을 특징으로 하는 래스터 왜곡 보정 장치.