JPH06105180A - テレビジョン偏向装置 - Google Patents
テレビジョン偏向装置Info
- Publication number
- JPH06105180A JPH06105180A JP5205923A JP20592393A JPH06105180A JP H06105180 A JPH06105180 A JP H06105180A JP 5205923 A JP5205923 A JP 5205923A JP 20592393 A JP20592393 A JP 20592393A JP H06105180 A JPH06105180 A JP H06105180A
- Authority
- JP
- Japan
- Prior art keywords
- retrace
- voltage
- transistor
- deflection
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
- H04N3/233—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】
【目的】 左右方向のラスタ歪み補正を行う水平偏向回
路を提供する。 【構成】 左右スイッチングトランジスタ（Q1）をフラ
イバック変成器の１次巻線（W1）と水平偏向出力トラン
ジスタ回路（100 、Q2）の間に結合し、左右ピンクッシ
ョン補正に必要な偏向電流振幅の変調を行うようにリト
レースエネルギを制御する。上記トランジスタは、水平
偏向巻線（ＬH ）を含むリトレース共振回路（100 ）を
上記変成器を含むフライバック共振回路からリトレース
の一部期間中絶縁する。基準電位に結合された偏向巻線
は、これに生成されるスイッチングトランジスタに結合
されるリトレース電圧サンプルを使用して、上記変成器
をバイパスするようにスイッチング動作を制御する。１
次巻線に直列の抵抗（R1）がトレース期間にビーム電流
を表す電圧を生成し、これをスイッチングトランジスタ
に結合して、ビーム電流変化でラスタ幅が変化しないよ
うにする。
路を提供する。 【構成】 左右スイッチングトランジスタ（Q1）をフラ
イバック変成器の１次巻線（W1）と水平偏向出力トラン
ジスタ回路（100 、Q2）の間に結合し、左右ピンクッシ
ョン補正に必要な偏向電流振幅の変調を行うようにリト
レースエネルギを制御する。上記トランジスタは、水平
偏向巻線（ＬH ）を含むリトレース共振回路（100 ）を
上記変成器を含むフライバック共振回路からリトレース
の一部期間中絶縁する。基準電位に結合された偏向巻線
は、これに生成されるスイッチングトランジスタに結合
されるリトレース電圧サンプルを使用して、上記変成器
をバイパスするようにスイッチング動作を制御する。１
次巻線に直列の抵抗（R1）がトレース期間にビーム電流
を表す電圧を生成し、これをスイッチングトランジスタ
に結合して、ビーム電流変化でラスタ幅が変化しないよ
うにする。
Description
【０００１】
【産業上の利用分野】この発明は、ビデオ表示装置の偏
向回路に関するものである。
向回路に関するものである。
【０００２】
【発明の背景】通常、水平偏向回路は、正確なラスタ表
示を行うように画像情報を含むビデオ信号に対し位相を
正確に調整する、即ち、ビデオ信号に同期させる必要が
ある。一般には、そのような同期化のために、偏向回路
のフライバック変成器で生成されるリトレースパルス
が、位相制御ループに帰還パルスを供給するために使用
される。しかし、アルタ供給電源がフライバック変成器
により付勢された時、ビーム電流の変化によって、変成
器で生成されるリトレースパルスの形状及び幅が変化す
る。水平偏向巻線中の水平偏向電流の位相は、フライバ
ック変成器で生成されるフライバックパルスの位相に対
してオフセット即ち位相シフトされてしまう。その結
果、同期が不正確なものとなって、そのために、ビーム
電流に依存する水平画像シフトや水平方向のラスタの湾
曲が生じることがある。更に、スイッチング用にフライ
バックパルスを使用する切換型左右ピンクッション形ラ
スタ歪み補正回路を利用する場合にも、好ましくないラ
スタの歪みが生じることがある。
示を行うように画像情報を含むビデオ信号に対し位相を
正確に調整する、即ち、ビデオ信号に同期させる必要が
ある。一般には、そのような同期化のために、偏向回路
のフライバック変成器で生成されるリトレースパルス
が、位相制御ループに帰還パルスを供給するために使用
される。しかし、アルタ供給電源がフライバック変成器
により付勢された時、ビーム電流の変化によって、変成
器で生成されるリトレースパルスの形状及び幅が変化す
る。水平偏向巻線中の水平偏向電流の位相は、フライバ
ック変成器で生成されるフライバックパルスの位相に対
してオフセット即ち位相シフトされてしまう。その結
果、同期が不正確なものとなって、そのために、ビーム
電流に依存する水平画像シフトや水平方向のラスタの湾
曲が生じることがある。更に、スイッチング用にフライ
バックパルスを使用する切換型左右ピンクッション形ラ
スタ歪み補正回路を利用する場合にも、好ましくないラ
スタの歪みが生じることがある。
【０００３】ビデオ信号に対する偏向回路の位相調整
と、左右ピンクッション形ラスタ歪み補正回路の制御の
ために、変成器で生成されるリトレースパルスの代わり
に、水平偏向巻線で生成されるリトレースパルスを使用
することが望ましい。このためには、リトレース期間
中、水平偏向巻線の一端の端子を共通の導体或いは接地
電位に接続することが望ましい。
と、左右ピンクッション形ラスタ歪み補正回路の制御の
ために、変成器で生成されるリトレースパルスの代わり
に、水平偏向巻線で生成されるリトレースパルスを使用
することが望ましい。このためには、リトレース期間
中、水平偏向巻線の一端の端子を共通の導体或いは接地
電位に接続することが望ましい。
【０００４】この出願の発明者に付与された米国特許第
５１１５１７１号に開示されている水平偏向回路では、
水平偏向巻線の一方の末端の端子が接地電位に結合され
ている。フライバック変成器と偏向巻線を含むリトレー
ス共振回路との間は疎結合されている。偏向巻線の一方
の端子を接地したことにより、ビデオ信号に対して水平
偏向巻線のリトレースパルスをより正確に位相調整する
ことが出来る。疎結合により、ビーム電流に左右される
水平偏向電流の位相の変調が減少し、また、所謂「鼠の
歯（ｍｏｕｓｅｔｅｅｔｈ）」型のラスタ歪みの発生も
減少する。上記米国特許の発明では、フライバック変成
器に、左右ラスタ歪み補正回路を制御するフライバック
パルスを生成するための第３の巻線が設けられている。
５１１５１７１号に開示されている水平偏向回路では、
水平偏向巻線の一方の末端の端子が接地電位に結合され
ている。フライバック変成器と偏向巻線を含むリトレー
ス共振回路との間は疎結合されている。偏向巻線の一方
の端子を接地したことにより、ビデオ信号に対して水平
偏向巻線のリトレースパルスをより正確に位相調整する
ことが出来る。疎結合により、ビーム電流に左右される
水平偏向電流の位相の変調が減少し、また、所謂「鼠の
歯（ｍｏｕｓｅｔｅｅｔｈ）」型のラスタ歪みの発生も
減少する。上記米国特許の発明では、フライバック変成
器に、左右ラスタ歪み補正回路を制御するフライバック
パルスを生成するための第３の巻線が設けられている。
【０００５】標準のフライバック変成器を利用できるよ
うに、このような第３の巻線を含まないフライバック変
成器を使用することが望ましい。また、回路がビーム電
流の負荷変化にあまり影響されないようにするために、
フライバック変成器のパルスではなく偏向巻線で生成さ
れるリトレース電圧を使用して左右ラスタ歪み補正回路
を制御することが望ましい。更に、フライバック変成器
のビーム電流の負荷に応じて偏向電流の振幅を変化させ
るブリージング補償を行って一定の画像幅を維持するよ
うにすることが望ましい。
うに、このような第３の巻線を含まないフライバック変
成器を使用することが望ましい。また、回路がビーム電
流の負荷変化にあまり影響されないようにするために、
フライバック変成器のパルスではなく偏向巻線で生成さ
れるリトレース電圧を使用して左右ラスタ歪み補正回路
を制御することが望ましい。更に、フライバック変成器
のビーム電流の負荷に応じて偏向電流の振幅を変化させ
るブリージング補償を行って一定の画像幅を維持するよ
うにすることが望ましい。
【０００６】
【発明の概要】この発明の一態様を実施したテレビジョ
ン偏向装置は、第１の偏向周波数に関係づけた周波数を
有する第１のスイッチング信号の信号源を含んでいる。
リトレース共振回路には偏向巻線と第１のリトレースキ
ャパシタンスが含まれている。入力供給電圧源が電力供
給インダクタンスに結合されている。フライバックパル
ス電圧がこの供給インダクタンスに生成される。第１の
スイッチング構成が第１のスイッチング信号に応答し、
かつ、リトレース共振回路に結合されていて、ある与え
られた偏向サイクルのリトレース期間中に、偏向巻線に
偏向電流を生成し、また、リトレース共振回路に第１の
リトレースパルス電圧を生成する。第２のスイッチング
構成が変調信号と第１のリトレースパルス電圧に応答す
る。この構成は、供給インダクタンスとリトレース共振
回路とに結合されており、供給インダクタンスをリトレ
ース共振回路に結合してリトレース共振回路のエネルギ
損失分を補充する。第２のスイッチング構成は、上記リ
トレースパルス電圧の、変調信号と第１のリトレースパ
ルス電圧に従って決まる制御可能な第１の部分の期間
中、供給インダクタンスをリトレース共振回路から切り
離す。第１のリトレースパルス電圧は、供給インダクタ
ンスをバイパスする信号路を介して第２のスイッチング
構成の制御端子に結合されている。
ン偏向装置は、第１の偏向周波数に関係づけた周波数を
有する第１のスイッチング信号の信号源を含んでいる。
リトレース共振回路には偏向巻線と第１のリトレースキ
ャパシタンスが含まれている。入力供給電圧源が電力供
給インダクタンスに結合されている。フライバックパル
ス電圧がこの供給インダクタンスに生成される。第１の
スイッチング構成が第１のスイッチング信号に応答し、
かつ、リトレース共振回路に結合されていて、ある与え
られた偏向サイクルのリトレース期間中に、偏向巻線に
偏向電流を生成し、また、リトレース共振回路に第１の
リトレースパルス電圧を生成する。第２のスイッチング
構成が変調信号と第１のリトレースパルス電圧に応答す
る。この構成は、供給インダクタンスとリトレース共振
回路とに結合されており、供給インダクタンスをリトレ
ース共振回路に結合してリトレース共振回路のエネルギ
損失分を補充する。第２のスイッチング構成は、上記リ
トレースパルス電圧の、変調信号と第１のリトレースパ
ルス電圧に従って決まる制御可能な第１の部分の期間
中、供給インダクタンスをリトレース共振回路から切り
離す。第１のリトレースパルス電圧は、供給インダクタ
ンスをバイパスする信号路を介して第２のスイッチング
構成の制御端子に結合されている。
【０００７】
【詳細な説明】図１の水平偏向回路２５０は、例えばＶ
ＩＤＥＯＣＯＬＯＲ Ａ５９ＥＣＹ１３Ｘ３１型のカラ
ー陰極線管（ＣＲＴ）において、水平偏向を行うもので
ある。回路２５０は、ＰＡＬ方式では約１５６２５ＫＨ
ｚである水平周波数ｆH で動作するスイッチングトラン
ジスタＱ２と、逆並列接続ダンパダイオードＤＱ２とを
含んでいる。リトレースキャパシタＣ２がトランジスタ
Ｑ２及びダイオードＤＱ２に並列に結合されている。偏
向巻線ＬH が、Ｓ字修正キャパシタンス即ちトレースキ
ャパシタンスＣS 及び直線性インダクタンスＬLIN に直
列に結合されて、水平リトレース期間中にリトレース共
振回路１００を形成するように、トランジスタＱ２、ダ
イオードＤＱ２、及びリトレースキャパシタＣ２の各々
に並列に結合された回路分岐を形成する。
ＩＤＥＯＣＯＬＯＲ Ａ５９ＥＣＹ１３Ｘ３１型のカラ
ー陰極線管（ＣＲＴ）において、水平偏向を行うもので
ある。回路２５０は、ＰＡＬ方式では約１５６２５ＫＨ
ｚである水平周波数ｆH で動作するスイッチングトラン
ジスタＱ２と、逆並列接続ダンパダイオードＤＱ２とを
含んでいる。リトレースキャパシタＣ２がトランジスタ
Ｑ２及びダイオードＤＱ２に並列に結合されている。偏
向巻線ＬH が、Ｓ字修正キャパシタンス即ちトレースキ
ャパシタンスＣS 及び直線性インダクタンスＬLIN に直
列に結合されて、水平リトレース期間中にリトレース共
振回路１００を形成するように、トランジスタＱ２、ダ
イオードＤＱ２、及びリトレースキャパシタＣ２の各々
に並列に結合された回路分岐を形成する。
【０００８】水平発振器及び位相検波器を含む位相制御
段１０１（図１に簡略図示）が、水平同期信号ＨS に応
答する。信号ＨS は、例えばテレビジョン受像機のビデ
オ検波器（図示せず）から取り出され、共通導体電位又
は接地電位を基準とした信号である。キャパシタＣ２の
リトレース電圧Ｖ４は、容量性分圧器を形成するキャパ
シタＣ７とキャパシタＣ４及びＣ３とを介して結合さ
れ、共通導体或いはアースを基準とするサンプルの低振
幅のリトレース電圧Ｖ４ａが生成される。電圧Ｖ４ａは
段１０１の第２の入力１０１ａに供給されて、同期信号
ＨS にリトレースパルス電圧Ｖ４を同期させる。段１０
１は、従来の駆動段（図示せず）を介してスイッチング
電圧Ｖ１をトランジスタＱ２のベース−エミッタ接合に
供給し、水平周波数ｆH のベース駆動電流を生成する。
電圧Ｖ１もまた、共通導体の電位又は接地電位を基準と
している。
段１０１（図１に簡略図示）が、水平同期信号ＨS に応
答する。信号ＨS は、例えばテレビジョン受像機のビデ
オ検波器（図示せず）から取り出され、共通導体電位又
は接地電位を基準とした信号である。キャパシタＣ２の
リトレース電圧Ｖ４は、容量性分圧器を形成するキャパ
シタＣ７とキャパシタＣ４及びＣ３とを介して結合さ
れ、共通導体或いはアースを基準とするサンプルの低振
幅のリトレース電圧Ｖ４ａが生成される。電圧Ｖ４ａは
段１０１の第２の入力１０１ａに供給されて、同期信号
ＨS にリトレースパルス電圧Ｖ４を同期させる。段１０
１は、従来の駆動段（図示せず）を介してスイッチング
電圧Ｖ１をトランジスタＱ２のベース−エミッタ接合に
供給し、水平周波数ｆH のベース駆動電流を生成する。
電圧Ｖ１もまた、共通導体の電位又は接地電位を基準と
している。
【０００９】ラスタ歪み補正回路２００は、リトレース
期間中にフライバック回路２５１のＭＯＳスイッチング
トランジスタＱ１のスイッチングのタイミングを制御す
る左右ラスタ制御回路３００を含んでいる。回路２５１
のフライバック変成器Ｔの一次巻線Ｗ１は、Ｂ＋電圧源
とスイッチングトランジスタＱ１のドレン電極との間に
結合されている。フライバックキャパシタＣ１が、トラ
ンジスタＱ１と巻線Ｗ１との間の結合端子Ｗ１ａに結合
され、巻線Ｗ１と共に回路２５１のフライバック共振回
路９９を形成する。トランジスタＱ１のソース電極は、
電流サンプリング抵抗Ｒ１と電流サンプリング抵抗Ｒ２
との直列構成を介して回路２５０のトランジスタＱ２の
コレクタに結合されている。
期間中にフライバック回路２５１のＭＯＳスイッチング
トランジスタＱ１のスイッチングのタイミングを制御す
る左右ラスタ制御回路３００を含んでいる。回路２５１
のフライバック変成器Ｔの一次巻線Ｗ１は、Ｂ＋電圧源
とスイッチングトランジスタＱ１のドレン電極との間に
結合されている。フライバックキャパシタＣ１が、トラ
ンジスタＱ１と巻線Ｗ１との間の結合端子Ｗ１ａに結合
され、巻線Ｗ１と共に回路２５１のフライバック共振回
路９９を形成する。トランジスタＱ１のソース電極は、
電流サンプリング抵抗Ｒ１と電流サンプリング抵抗Ｒ２
との直列構成を介して回路２５０のトランジスタＱ２の
コレクタに結合されている。
【００１０】共振回路９９及び１００は、リトレース期
間の制御可能な長さの部分にトランジスタＱ１によって
並列結合され、偏向回路２５０にエネルギが供給され
る。共振回路９９及び１００は４４ＫＨｚの同じ共振周
波数を有している。従って、共振回路９９及び１００が
並列に結合されている時には、回路１００の共振周波数
は変化しない。キャパシタＣ５は、トランジスタＱ１が
非導通状態の時に共振回路９９と１００とを疎結合す
る。
間の制御可能な長さの部分にトランジスタＱ１によって
並列結合され、偏向回路２５０にエネルギが供給され
る。共振回路９９及び１００は４４ＫＨｚの同じ共振周
波数を有している。従って、共振回路９９及び１００が
並列に結合されている時には、回路１００の共振周波数
は変化しない。キャパシタＣ５は、トランジスタＱ１が
非導通状態の時に共振回路９９と１００とを疎結合す
る。
【００１１】図２ａ〜図２ｇは、図１の回路の動作を説
明するのに有用な波形を示している。図１及び図２ａ〜
図２ｇの同様の記号及び参照数字は同様の素子又は機能
を表す。図１のトランジスタＱ１及びＱ２は、図２ａ及
び図２ｄにおいてそれぞれ駆動電圧Ｖ１及びＶ３を示す
波形によって示されているように、トレース期間ｔ４〜
ｔ１’中は導通状態である。図２ｃの電流ｉ１の上りラ
ンプ（ｕｐｒａｍｐｉｎｇ）トレース部分が、図１の直
列結合されたトランジスタＱ１及びＱ２を通ってアース
に流れる。図２ｇの偏向電流ｉ３は図１のトランジスタ
Ｑ２を通ってアースに流れる。電流ｉ１及びｉ３の負の
部分は、集積ダイオードＤＱ２とトランジスタＱ１の集
積ダイオード（図示せず）を流れる。
明するのに有用な波形を示している。図１及び図２ａ〜
図２ｇの同様の記号及び参照数字は同様の素子又は機能
を表す。図１のトランジスタＱ１及びＱ２は、図２ａ及
び図２ｄにおいてそれぞれ駆動電圧Ｖ１及びＶ３を示す
波形によって示されているように、トレース期間ｔ４〜
ｔ１’中は導通状態である。図２ｃの電流ｉ１の上りラ
ンプ（ｕｐｒａｍｐｉｎｇ）トレース部分が、図１の直
列結合されたトランジスタＱ１及びＱ２を通ってアース
に流れる。図２ｇの偏向電流ｉ３は図１のトランジスタ
Ｑ２を通ってアースに流れる。電流ｉ１及びｉ３の負の
部分は、集積ダイオードＤＱ２とトランジスタＱ１の集
積ダイオード（図示せず）を流れる。
【００１２】偏向トランジスタＱ２は図２ａの時間ｔ１
でターンオフされ、リトレース期間ｔ１〜ｔ４が始ま
る。その後、図１の電流ｉ３がキャパシタＣ２を流れ、
図２ｆに示すリトレース電圧Ｖ４が生成される。キャパ
シタＣ２の電圧Ｖ４は図１のキャパシタＣ７と抵抗Ｒ１
１とを介して左右制御回路３００に結合されている。図
１の左右制御回路３００は、トランジスタＱ１のゲート
に駆動電圧Ｖ３を生成させて、後述するように、図２ｄ
のリトレース期間の一部分の期間ｔ２〜ｔ３中の制御可
能な時点でトランジスタＱ１をターンオフする。トラン
ジスタＱ１のドレンに生成される図２ｂに示す波形を有
するフライバック電圧Ｖ２の振幅は、図１の供給電圧Ｂ
＋により調整即ち安定化され、リトレース期間中のトラ
ンジスタＱ１の導通状態の変化に左右されないようにさ
れる。図２ｅの時間ｔ１から図１のトランジスタＱ１が
ターンオフされるまで、トランジスタＱ１を流れる電流
ｉ２が共振回路１００のエネルギ損失分を補充してい
る。
でターンオフされ、リトレース期間ｔ１〜ｔ４が始ま
る。その後、図１の電流ｉ３がキャパシタＣ２を流れ、
図２ｆに示すリトレース電圧Ｖ４が生成される。キャパ
シタＣ２の電圧Ｖ４は図１のキャパシタＣ７と抵抗Ｒ１
１とを介して左右制御回路３００に結合されている。図
１の左右制御回路３００は、トランジスタＱ１のゲート
に駆動電圧Ｖ３を生成させて、後述するように、図２ｄ
のリトレース期間の一部分の期間ｔ２〜ｔ３中の制御可
能な時点でトランジスタＱ１をターンオフする。トラン
ジスタＱ１のドレンに生成される図２ｂに示す波形を有
するフライバック電圧Ｖ２の振幅は、図１の供給電圧Ｂ
＋により調整即ち安定化され、リトレース期間中のトラ
ンジスタＱ１の導通状態の変化に左右されないようにさ
れる。図２ｅの時間ｔ１から図１のトランジスタＱ１が
ターンオフされるまで、トランジスタＱ１を流れる電流
ｉ２が共振回路１００のエネルギ損失分を補充してい
る。
【００１３】巻線Ｗ１のフライバック電流ｉ１は分割さ
れて、第１の部分、即ち、小さな振幅を有し、図１のト
ランジスタＱ１を通って共振回路１００に流れる図２ｅ
に示す電流ｉ２を生じる。電流ｉ１の残りの部分は、キ
ャパシタＣ１及びＣ５を流れる。電流ｉ２が流れる時間
は、リトレース電圧Ｖ４の放物線形状の包絡線と偏向電
流ｉ３とが垂直周波数で振幅変調されるように、トラン
ジスタＱ１の動作により変化する。この振幅変調は、図
２ｆ及び図２ｇの波形の向かって右側に示すように、左
右ラスタ歪みの補正に必要である。
れて、第１の部分、即ち、小さな振幅を有し、図１のト
ランジスタＱ１を通って共振回路１００に流れる図２ｅ
に示す電流ｉ２を生じる。電流ｉ１の残りの部分は、キ
ャパシタＣ１及びＣ５を流れる。電流ｉ２が流れる時間
は、リトレース電圧Ｖ４の放物線形状の包絡線と偏向電
流ｉ３とが垂直周波数で振幅変調されるように、トラン
ジスタＱ１の動作により変化する。この振幅変調は、図
２ｆ及び図２ｇの波形の向かって右側に示すように、左
右ラスタ歪みの補正に必要である。
【００１４】ラスタの上端部から中央の方向に向けて、
図１のトランジスタＱ１のターンオフの時点が、垂直パ
ラボラ電流ｉＤ６によって、図２ｄに示すように時間ｔ
２からｔ３へ次第に遅延される。垂直パラボラ電流ｉＤ
６の位相は、図３の垂直偏向回路で決められる。これに
より、図１の電流ｉ２が偏向回路２５０を流れる期間が
次第に増加し、図２ｆと図２ｇにそれぞれ示すリトレー
ス電圧Ｖ４及び偏向電流ｉ３の振幅を次第に増加させ
る。ラスタの中央から下端部に向けて、トランジスタＱ
１のターンオフの時点は、図２ｄの時間ｔ３からｔ２に
向けて次第に早められる。その結果、図２ｅの電流ｉ２
が図１の偏向回路２５０を流れる期間が次第に短くなる
ため、電圧Ｖ４及び電流ｉ３の振幅が減少する。このよ
うにして、ビーム位置即ち、左右方向のピンクッション
歪みエラーが補正される。
図１のトランジスタＱ１のターンオフの時点が、垂直パ
ラボラ電流ｉＤ６によって、図２ｄに示すように時間ｔ
２からｔ３へ次第に遅延される。垂直パラボラ電流ｉＤ
６の位相は、図３の垂直偏向回路で決められる。これに
より、図１の電流ｉ２が偏向回路２５０を流れる期間が
次第に増加し、図２ｆと図２ｇにそれぞれ示すリトレー
ス電圧Ｖ４及び偏向電流ｉ３の振幅を次第に増加させ
る。ラスタの中央から下端部に向けて、トランジスタＱ
１のターンオフの時点は、図２ｄの時間ｔ３からｔ２に
向けて次第に早められる。その結果、図２ｅの電流ｉ２
が図１の偏向回路２５０を流れる期間が次第に短くなる
ため、電圧Ｖ４及び電流ｉ３の振幅が減少する。このよ
うにして、ビーム位置即ち、左右方向のピンクッション
歪みエラーが補正される。
【００１５】駆動トランジスタＱ３を含む制御回路３０
０は、ダイオードＤ６を介して供給される左右変調垂直
パラボラ電流ｉＤ６に応答する。抵抗Ｒ８、Ｒ１１を含
む直流帰還路、抵抗Ｒ１２、及びキャパシタＣ８によっ
てリトレース電圧Ｖ４の平均即ち直流値をＢ＋電圧と比
較する。キャパシタＣ３、Ｃ４、Ｃ７、及びＣ８によっ
て形成される容量性分圧器を含む交流帰還路によって高
周波数ループ利得が低減され、ラスタの上部におけるリ
ンギングが防止される。左右制御回路３００は更に、ペ
デスタル発生器トランジスタＱ５と駆動トランジスタＱ
３を制御する比較器トランジスタＱ４とを含んでいる。
０は、ダイオードＤ６を介して供給される左右変調垂直
パラボラ電流ｉＤ６に応答する。抵抗Ｒ８、Ｒ１１を含
む直流帰還路、抵抗Ｒ１２、及びキャパシタＣ８によっ
てリトレース電圧Ｖ４の平均即ち直流値をＢ＋電圧と比
較する。キャパシタＣ３、Ｃ４、Ｃ７、及びＣ８によっ
て形成される容量性分圧器を含む交流帰還路によって高
周波数ループ利得が低減され、ラスタの上部におけるリ
ンギングが防止される。左右制御回路３００は更に、ペ
デスタル発生器トランジスタＱ５と駆動トランジスタＱ
３を制御する比較器トランジスタＱ４とを含んでいる。
【００１６】回路３００の基準電位ＲＥＦは、抵抗Ｒ１
の、トランジスタＱ２のコレクタから遠い方の端子２５
３に結合されている導体２５２に設定される。水平トレ
ース期間中に、基準電位ＲＥＦは、抵抗Ｒ１での小さな
電圧降下とトランジスタＱ２の飽和電圧との和を無視す
れば、接地導体に生成される接地電位にほぼ同じにな
る。水平トレース期間中、一方の端子が回路３００の基
準電位ＲＥＦにあるキャパシタＣ９が、抵抗Ｒ６、ダイ
オードＤ２、及びダイオードＤ３の直列構成を介してＢ
＋電圧源から充電される。キャパシタＣ９の電圧は、キ
ャパシタＣ９の両端間に結合されたツェナーダイオード
Ｄ５の動作によって１８ボルトに制限される。ダイオー
ドＤ３内を流れるキャパシタＣ９の充電電流は、ダイオ
ードＤ３の順方向電圧がトランジスタＱ５のベース−エ
ミッタ接合を逆バイアスするため、トランジスタＱ５を
非導通状態に維持する。そのため、トランジスタＱ５か
らトランジスタＱ４にエミッタ電流が流れない。従っ
て、トランジスタＱ４も非導通状態となる。トランジス
タＱ４のコレクタ電流により駆動されるベースを有する
トランジスタＱ３も非導通状態となる。トランジスタＱ
３が非導通状態であるため、抵抗Ｒ５を介して供給され
るトランジスタＱ３のコレクタ電圧はキャパシタＣ９の
電圧にほぼ等しくなる。トランジスタＱ３のコレクタ電
圧は抵抗Ｒ４を介してトランジスタＱ１のゲートに結合
され、このコレクタ電圧によって水平トレースの全期間
中トランジスタＱ１が導通状態とされる。
の、トランジスタＱ２のコレクタから遠い方の端子２５
３に結合されている導体２５２に設定される。水平トレ
ース期間中に、基準電位ＲＥＦは、抵抗Ｒ１での小さな
電圧降下とトランジスタＱ２の飽和電圧との和を無視す
れば、接地導体に生成される接地電位にほぼ同じにな
る。水平トレース期間中、一方の端子が回路３００の基
準電位ＲＥＦにあるキャパシタＣ９が、抵抗Ｒ６、ダイ
オードＤ２、及びダイオードＤ３の直列構成を介してＢ
＋電圧源から充電される。キャパシタＣ９の電圧は、キ
ャパシタＣ９の両端間に結合されたツェナーダイオード
Ｄ５の動作によって１８ボルトに制限される。ダイオー
ドＤ３内を流れるキャパシタＣ９の充電電流は、ダイオ
ードＤ３の順方向電圧がトランジスタＱ５のベース−エ
ミッタ接合を逆バイアスするため、トランジスタＱ５を
非導通状態に維持する。そのため、トランジスタＱ５か
らトランジスタＱ４にエミッタ電流が流れない。従っ
て、トランジスタＱ４も非導通状態となる。トランジス
タＱ４のコレクタ電流により駆動されるベースを有する
トランジスタＱ３も非導通状態となる。トランジスタＱ
３が非導通状態であるため、抵抗Ｒ５を介して供給され
るトランジスタＱ３のコレクタ電圧はキャパシタＣ９の
電圧にほぼ等しくなる。トランジスタＱ３のコレクタ電
圧は抵抗Ｒ４を介してトランジスタＱ１のゲートに結合
され、このコレクタ電圧によって水平トレースの全期間
中トランジスタＱ１が導通状態とされる。
【００１７】トレース期間中、Ｂ＋供給電圧により、キ
ャパシタＣ８に結合されている抵抗Ｒ１２に電流が生成
される。キャパシタＣ８はトランジスタＱ４のベースと
導体２５２の基準電位ＲＥＦとの間に結合されている。
抵抗Ｒ１２を流れる電流も抵抗Ｒ１と導通状態のトラン
ジスタＱ２を介して流れる。抵抗Ｒ１２に電流が流れる
ことによって、基準電位ＲＥＦに対してトランジスタＱ
４の上りランプのベース電圧がキャパシタＣ８に生成さ
れる。キャパシタＣ３、Ｃ４、及びＣ７により形成され
る容量性分圧器のキャパシタＣ７の両端間に生成される
正のトレース電圧が、抵抗Ｒ１１とキャパシタＣ８とを
介して結合され、トランジスタＱ４の上りランプベース
電圧を増強する。リトレース期間中、電流は抵抗Ｒ１１
及びＲ１２を逆方向に流れ、キャパシタＣ８の両端間と
トランジスタＱ４のベースに下りランプ（ｄｏｗｎ−ｒ
ａｍｐｉｎｇ）電圧を生成する。その結果、図１に示す
ように、トランジスタＱ４のベースに水平周波数の鋸歯
状波電圧が生成される。
ャパシタＣ８に結合されている抵抗Ｒ１２に電流が生成
される。キャパシタＣ８はトランジスタＱ４のベースと
導体２５２の基準電位ＲＥＦとの間に結合されている。
抵抗Ｒ１２を流れる電流も抵抗Ｒ１と導通状態のトラン
ジスタＱ２を介して流れる。抵抗Ｒ１２に電流が流れる
ことによって、基準電位ＲＥＦに対してトランジスタＱ
４の上りランプのベース電圧がキャパシタＣ８に生成さ
れる。キャパシタＣ３、Ｃ４、及びＣ７により形成され
る容量性分圧器のキャパシタＣ７の両端間に生成される
正のトレース電圧が、抵抗Ｒ１１とキャパシタＣ８とを
介して結合され、トランジスタＱ４の上りランプベース
電圧を増強する。リトレース期間中、電流は抵抗Ｒ１１
及びＲ１２を逆方向に流れ、キャパシタＣ８の両端間と
トランジスタＱ４のベースに下りランプ（ｄｏｗｎ−ｒ
ａｍｐｉｎｇ）電圧を生成する。その結果、図１に示す
ように、トランジスタＱ４のベースに水平周波数の鋸歯
状波電圧が生成される。
【００１８】リトレース期間中、リトレース電圧Ｖ４は
ダイオードＤ２を逆バイアスする。キャパシタＣ９の電
圧ＶＣ９により生成される電流が、トランジスタＱ５の
ベースに結合されている抵抗Ｒ９を流れ、また、リトレ
ース期間中、ダイオードＤ３を逆バイアスする。トラン
ジスタＱ５はターンオンされ、導体２５２を基準とした
ペデスタル電圧ＶＰがツェナーダイオードＤ４の両端間
に生成される。ペデスタル電圧ＶＰは比較器トランジス
タＱ４のエミッタにも生成され、比較器トランジスタＱ
４の閾値電圧を設定する。リトレースの開始点では、ト
ランジスタＱ４のベース電圧は電圧ＶＰよりも大きい。
そのため、トランジスタＱ４は非導通状態で、トランジ
スタＱ１は導通状態である。
ダイオードＤ２を逆バイアスする。キャパシタＣ９の電
圧ＶＣ９により生成される電流が、トランジスタＱ５の
ベースに結合されている抵抗Ｒ９を流れ、また、リトレ
ース期間中、ダイオードＤ３を逆バイアスする。トラン
ジスタＱ５はターンオンされ、導体２５２を基準とした
ペデスタル電圧ＶＰがツェナーダイオードＤ４の両端間
に生成される。ペデスタル電圧ＶＰは比較器トランジス
タＱ４のエミッタにも生成され、比較器トランジスタＱ
４の閾値電圧を設定する。リトレースの開始点では、ト
ランジスタＱ４のベース電圧は電圧ＶＰよりも大きい。
そのため、トランジスタＱ４は非導通状態で、トランジ
スタＱ１は導通状態である。
【００１９】水平リトレース期間の制御可能な時点にお
いて、閾値電圧即ちペデスタル電圧ＶＰに対してトラン
ジスタＱ４の下りランプベース電圧が交差（クロスオー
バ）する。トランジスタＱ４のエミッタ−ベース電圧は
説明のためには無視することができる。交差が生じた
時、トランジスタＱ４はターンオンされ、これによって
トランジスタＱ３はターンオンされ、トランジスタＱ１
はターンオフされる。抵抗Ｒ５と導通状態のトランジス
タＱ３とを流れる電流がトランジスタＱ５のベース電流
を更に増大させて、トランジスタＱ１のゲートの電圧Ｖ
３の前縁を早める利点がある。従って、電圧Ｖ３の前縁
は電流ｉＤ６に従って時間シフトされる。電流ｉＤ６
は、トレース期間中、ダイオードＤ６を介してキャパシ
タＣ８に供給される。リトレース期間の終わりに、ダイ
オードＤ２及びＤ３は再び順バイアスされ、トランジス
タＱ５、Ｑ４、及びＱ３は、トレース期間中、トランジ
スタＱ１を導通状態に維持するようにトランジスタＱ４
のベース電圧には関係なく、ターンオフされる。電流ｉ
Ｄ６が流れないと、トランジスタＱ４のベースにおける
電圧はトランジスタＱ４のエミッタ電圧より低くなる。
いて、閾値電圧即ちペデスタル電圧ＶＰに対してトラン
ジスタＱ４の下りランプベース電圧が交差（クロスオー
バ）する。トランジスタＱ４のエミッタ−ベース電圧は
説明のためには無視することができる。交差が生じた
時、トランジスタＱ４はターンオンされ、これによって
トランジスタＱ３はターンオンされ、トランジスタＱ１
はターンオフされる。抵抗Ｒ５と導通状態のトランジス
タＱ３とを流れる電流がトランジスタＱ５のベース電流
を更に増大させて、トランジスタＱ１のゲートの電圧Ｖ
３の前縁を早める利点がある。従って、電圧Ｖ３の前縁
は電流ｉＤ６に従って時間シフトされる。電流ｉＤ６
は、トレース期間中、ダイオードＤ６を介してキャパシ
タＣ８に供給される。リトレース期間の終わりに、ダイ
オードＤ２及びＤ３は再び順バイアスされ、トランジス
タＱ５、Ｑ４、及びＱ３は、トレース期間中、トランジ
スタＱ１を導通状態に維持するようにトランジスタＱ４
のベース電圧には関係なく、ターンオフされる。電流ｉ
Ｄ６が流れないと、トランジスタＱ４のベースにおける
電圧はトランジスタＱ４のエミッタ電圧より低くなる。
【００２０】仮定として、リトレース電圧Ｖ４が正規の
動作時のレベルよりも大きくなり、フライバック電圧Ｖ
２に等しくなるとする。フライバック電圧Ｖ２の平均値
は、この場合、Ｂ＋電圧に等しいため、電圧Ｖ４の平均
値もＢ＋電圧と等しくなる。そのため、抵抗Ｒ１２を流
れる平均電流が零になり、キャパシタＣ８の両端の直流
電圧も零となり、また、トランジスタＱ４のベースのラ
ンプ電圧のレベルが導体２５２の基準電圧とほぼ等しく
なる。その結果、トランジスタＱ１は時間ｔ１でターン
オフされ、電圧Ｖ４が減少する。同様に、電圧Ｖ４の振
幅が小さくなるため、トランジスタＱ４のベース電圧の
正方向のシフトが起こる。この正方向のシフトはトラン
ジスタＱ１のターンオフ時間を遅れさせ、それによって
電圧Ｖ４の振幅を増大させる。従って、電圧Ｖ４を安定
化させようとする負帰還が与えられる。
動作時のレベルよりも大きくなり、フライバック電圧Ｖ
２に等しくなるとする。フライバック電圧Ｖ２の平均値
は、この場合、Ｂ＋電圧に等しいため、電圧Ｖ４の平均
値もＢ＋電圧と等しくなる。そのため、抵抗Ｒ１２を流
れる平均電流が零になり、キャパシタＣ８の両端の直流
電圧も零となり、また、トランジスタＱ４のベースのラ
ンプ電圧のレベルが導体２５２の基準電圧とほぼ等しく
なる。その結果、トランジスタＱ１は時間ｔ１でターン
オフされ、電圧Ｖ４が減少する。同様に、電圧Ｖ４の振
幅が小さくなるため、トランジスタＱ４のベース電圧の
正方向のシフトが起こる。この正方向のシフトはトラン
ジスタＱ１のターンオフ時間を遅れさせ、それによって
電圧Ｖ４の振幅を増大させる。従って、電圧Ｖ４を安定
化させようとする負帰還が与えられる。
【００２１】放物線形状の駆動電流ｉＤ６は、所要のラ
スタ補正と所要の画像幅とを得るために、トレース期間
中にキャパシタＣ７及びＣ８を充電する。ダイオードＤ
６はリトレース期間中はカットオフされる。駆動電流ｉ
Ｄ６はトランジスタＱ６のコレクタ電流から供給され
る。また、駆動電流ｉＤ６は、ダイオードＤ６の順方向
電圧によっても、或いはトランジスタＱ２の飽和電圧に
よっても、或いは電流サンプリング抵抗Ｒ１の両端間の
電圧降下によっても影響を受けない。この駆動電流は、
最大画像幅が得られるように抵抗Ｒ８を通る放電電流よ
りも大きい。抵抗Ｒ１２を介した帰還路は左右ラスタ補
正回路を安定化する。キャパシタＣ３、Ｃ４及びＣ７に
より形成される容量性分圧器と抵抗Ｒ１１とを介した交
流帰還によって、リンギングが防止される。
スタ補正と所要の画像幅とを得るために、トレース期間
中にキャパシタＣ７及びＣ８を充電する。ダイオードＤ
６はリトレース期間中はカットオフされる。駆動電流ｉ
Ｄ６はトランジスタＱ６のコレクタ電流から供給され
る。また、駆動電流ｉＤ６は、ダイオードＤ６の順方向
電圧によっても、或いはトランジスタＱ２の飽和電圧に
よっても、或いは電流サンプリング抵抗Ｒ１の両端間の
電圧降下によっても影響を受けない。この駆動電流は、
最大画像幅が得られるように抵抗Ｒ８を通る放電電流よ
りも大きい。抵抗Ｒ１２を介した帰還路は左右ラスタ補
正回路を安定化する。キャパシタＣ３、Ｃ４及びＣ７に
より形成される容量性分圧器と抵抗Ｒ１１とを介した交
流帰還によって、リンギングが防止される。
【００２２】この発明の一態様によれば、リトレース期
間中の信号遷移が、変成器Ｔをバイパスする信号路を介
してリトレース共振回路１００に生成されるリトレース
パルス電圧Ｖ４から制御回路３００に供給される。電圧
Ｖ４の前縁は時間シフト即ち遅延されてトランジスタＱ
３のベース電圧の前縁を生成する。この遅延はキャパシ
タＣ８を介して得られ、電流ｉＤ６に従って変化させる
ことができる。
間中の信号遷移が、変成器Ｔをバイパスする信号路を介
してリトレース共振回路１００に生成されるリトレース
パルス電圧Ｖ４から制御回路３００に供給される。電圧
Ｖ４の前縁は時間シフト即ち遅延されてトランジスタＱ
３のベース電圧の前縁を生成する。この遅延はキャパシ
タＣ８を介して得られ、電流ｉＤ６に従って変化させる
ことができる。
【００２３】回路１００には、リトレース期間中、ビー
ム電流に左右される負荷がかからない利点がある。これ
は、トランジスタＱ１によって、リトレース期間の一部
分で共振回路１００がフライバック変成器Ｔから絶縁さ
れるからである。変成器Ｔの電流ｉ１はリトレース共振
回路１００のエネルギ損失を補充するが、ビーム電流負
荷は回路１００には負荷としてかからない。従って、変
成器Ｔがバイパスされるため、ビーム電流負荷の変化に
より生じるリトレース電圧Ｖ４の振幅と位相の急速な変
化が防止される。結果として、制御回路３００は、ビー
ム電流負荷の変化による偏向電流ｉ３の望ましくない高
速の変化を生じさせることがない。
ム電流に左右される負荷がかからない利点がある。これ
は、トランジスタＱ１によって、リトレース期間の一部
分で共振回路１００がフライバック変成器Ｔから絶縁さ
れるからである。変成器Ｔの電流ｉ１はリトレース共振
回路１００のエネルギ損失を補充するが、ビーム電流負
荷は回路１００には負荷としてかからない。従って、変
成器Ｔがバイパスされるため、ビーム電流負荷の変化に
より生じるリトレース電圧Ｖ４の振幅と位相の急速な変
化が防止される。結果として、制御回路３００は、ビー
ム電流負荷の変化による偏向電流ｉ３の望ましくない高
速の変化を生じさせることがない。
【００２４】高電圧の変化により生じるラスタのブリー
ジングは、抵抗Ｒ１ａ、抵抗Ｒ８、及び抵抗Ｒ１１と並
列の抵抗Ｒ１により形成される帰還路を介して補償され
る。変成器Ｔの巻線Ｗ１の１次電流ｉ１が抵抗Ｒ１の両
端間でサンプリングされ、サンプルされた電圧はポテン
ショメータ抵抗Ｒ１ａによって分圧される。その結果、
ビーム電流の増大によって１次電流ｉ１が増加し、それ
により抵抗Ｒ１の両端の負の平均電圧がより大きくな
る。従って、抵抗Ｒ８を流れる平均放電電流が増加し、
トランジスタＱ４のベース電圧を低下させ、それによっ
て、画像の幅を減少させて高電圧即ちアルタ電圧の降下
を補償する。サンプリング抵抗Ｒ１は偏向回路２５０の
外に結合されていて、偏向の直線性を劣下させることは
ない。抵抗Ｒ１の値は高電圧源インピーダンスに適合す
るようにされている。補償の程度は、ポテンショメータ
抵抗Ｒ１ａを調整することにより調整される。
ジングは、抵抗Ｒ１ａ、抵抗Ｒ８、及び抵抗Ｒ１１と並
列の抵抗Ｒ１により形成される帰還路を介して補償され
る。変成器Ｔの巻線Ｗ１の１次電流ｉ１が抵抗Ｒ１の両
端間でサンプリングされ、サンプルされた電圧はポテン
ショメータ抵抗Ｒ１ａによって分圧される。その結果、
ビーム電流の増大によって１次電流ｉ１が増加し、それ
により抵抗Ｒ１の両端の負の平均電圧がより大きくな
る。従って、抵抗Ｒ８を流れる平均放電電流が増加し、
トランジスタＱ４のベース電圧を低下させ、それによっ
て、画像の幅を減少させて高電圧即ちアルタ電圧の降下
を補償する。サンプリング抵抗Ｒ１は偏向回路２５０の
外に結合されていて、偏向の直線性を劣下させることは
ない。抵抗Ｒ１の値は高電圧源インピーダンスに適合す
るようにされている。補償の程度は、ポテンショメータ
抵抗Ｒ１ａを調整することにより調整される。
【００２５】抵抗Ｒ６を介してキャパシタＣ９が緩やか
に充電され、従って、トランジスタＱ１のゲート電圧が
緩やかに増大し、それによって流入電流が制御されるこ
とにより、ソフトな始動特性が得られる。トランジスタ
Ｑ１は、電流サンプリング抵抗Ｒ２と、抵抗Ｒ３及びダ
イオードＤ１とによって過電流から保護される。過剰な
電流が流れる結果として抵抗Ｒ２の両端間の電圧がダイ
オードＤ１の順方向電圧とトランジスタＱ１のベース−
エミッタ電圧の和よりも大きくなる時、トランジスタＱ
１はターンオフされる。従って、トランジスタＱ１は、
付加的な過電圧保護を必要としない耐アバランシェ型の
ＭＯＳＦＥＴトランジスタである。このように、トラン
ジスタＱ１は起こりうる過電圧に対して自己防衛する。
に充電され、従って、トランジスタＱ１のゲート電圧が
緩やかに増大し、それによって流入電流が制御されるこ
とにより、ソフトな始動特性が得られる。トランジスタ
Ｑ１は、電流サンプリング抵抗Ｒ２と、抵抗Ｒ３及びダ
イオードＤ１とによって過電流から保護される。過剰な
電流が流れる結果として抵抗Ｒ２の両端間の電圧がダイ
オードＤ１の順方向電圧とトランジスタＱ１のベース−
エミッタ電圧の和よりも大きくなる時、トランジスタＱ
１はターンオフされる。従って、トランジスタＱ１は、
付加的な過電圧保護を必要としない耐アバランシェ型の
ＭＯＳＦＥＴトランジスタである。このように、トラン
ジスタＱ１は起こりうる過電圧に対して自己防衛する。
【００２６】ほとんど修正を行わずに、２ｆH の水平周
波数で動作させることも可能である。この場合、好まし
くは、巻線Ｗ１の１次インダクタンスは約０．８ｍＨに
する。制御回路においては、キャパシタＣ８、抵抗Ｒ６
及び抵抗Ｒ５の値を、それぞれ、１００ｎＦ、１０ｋΩ
及び２．２ｋΩとする。
波数で動作させることも可能である。この場合、好まし
くは、巻線Ｗ１の１次インダクタンスは約０．８ｍＨに
する。制御回路においては、キャパシタＣ８、抵抗Ｒ６
及び抵抗Ｒ５の値を、それぞれ、１００ｎＦ、１０ｋΩ
及び２．２ｋΩとする。
【図１】この発明の一態様を実施した、ピンクッション
歪み補正構成を含む偏向回路を示す図である。
歪み補正構成を含む偏向回路を示す図である。
【図２】図１の回路の動作を説明するための波形を示す
図である。
図である。
【図３】図１の回路における左右ラスタ歪み補正を与え
る垂直周波数パラボラ電流を生成するための垂直偏向回
路を示す図である。
る垂直周波数パラボラ電流を生成するための垂直偏向回
路を示す図である。
ＬH 偏向巻線 Ｃ２ 第１のリトレースキャパシタンス Ｂ＋ 入力供給電圧源 Ｗ１ 供給インダクタンス Ｑ２ 第１のスイッチング手段 Ｑ１ 第２のスイッチング手段 Ｒ１ スイッチング制御信号生成手段 １００ リトレース共振回路 Ｔ フライバック変成器
Claims (2)
- 【請求項１】 第１の偏向周波数に関係づけられた周波
数の第１のスイッチング信号の信号源と；偏向巻線と第
１のリトレースキャパシタンスとを含むリトレース共振
回路と；入力供給電圧源と；上記入力供給電圧源に結合
されていて、フライバックパルス電圧が生成される供給
インダクタンスと；上記第１のスイッチング信号に応答
し、上記リトレース共振回路に結合されていて、ある与
えられた偏向サイクルのリトレース期間中に、上記偏向
巻線に偏向電流を生成し、また、上記リトレース共振回
路に第１のリトレースパルス電圧を生成する第１のスイ
ッチング手段と；変調信号の信号源と；上記変調信号と
上記第１のリトレースパルス電圧とに応答し、上記供給
インダクタンスと上記リトレース共振回路とに結合され
ていて、上記リトレース共振回路のエネルギ損失分を補
充するために上記供給インダクタンスを上記リトレース
共振回路に結合するための第２のスイッチング手段とを
備え、 上記第２のスイッチング手段は、上記リトレースパルス
電圧が上記供給インダクタンスをバイパスする信号路を
介して上記第２のスイッチング手段の制御端子に供給さ
れるように、上記変調信号と上記第１のリトレースパル
ス電圧に従って決まる上記第１のリトレースパルス電圧
の制御可能な第１の部分の期間中、上記供給インダクタ
ンスを上記リトレース共振回路から切り離すように動作
する、 テレビジョン偏向装置。 - 【請求項２】 第１の偏向周波数に関係づけられた周波
数の第１のスイッチング信号の信号源と；偏向巻線と第
１のリトレースキャパシタンスとを含むリトレース共振
回路と；入力供給電圧源と；上記入力供給電圧源に結合
された巻線を有し、リトレース期間中、アルタ端子に結
合されるフライバックパルス電圧が生成され、トレース
期間中、ビーム電流を表す電流が上記巻線に生成される
ようにされたフライバック変成器と；上記第１のスイッ
チング信号に応答し、上記リトレース共振回路に結合さ
れていて、ある与えられた偏向サイクルの上記リトレー
ス期間中、上記偏向巻線に偏向電流を生成し、上記リト
レース共振回路に第１のリトレースパルス電圧を生成す
る第１のスイッチング手段と；スイッチング制御信号に
応答し、上記変成器の上記巻線と上記リトレース共振回
路とに結合されていて、上記第１のリトレースパルス電
圧の制御可能な第１の部分の期間中に上記変成器の巻線
を上記リトレース共振回路から切り離す第２のスイッチ
ング手段と；上記トレース期間中に上記変成器の巻線に
生成される上記電流に応答し、上記リトレース期間中に
変化する上記スイッチング制御信号を生成して、上記変
成器の巻線のトレース電流に従って上記偏向電流の振幅
を変化させる手段と；を備えてなるテレビジョン偏向装
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB929215993A GB9215993D0 (en) | 1992-07-28 | 1992-07-28 | Raster corrected horizontal defelction |
| GB9215993.8 | 1992-07-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06105180A true JPH06105180A (ja) | 1994-04-15 |
| JP3617669B2 JP3617669B2 (ja) | 2005-02-09 |
Family
ID=10719411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20592393A Expired - Fee Related JP3617669B2 (ja) | 1992-07-28 | 1993-07-27 | テレビジョン偏向装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5399945A (ja) |
| EP (1) | EP0581154B1 (ja) |
| JP (1) | JP3617669B2 (ja) |
| KR (1) | KR100282691B1 (ja) |
| CN (1) | CN1048372C (ja) |
| DE (1) | DE69324195T2 (ja) |
| GB (1) | GB9215993D0 (ja) |
| MY (1) | MY109500A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10247271A1 (de) * | 2002-10-10 | 2004-08-26 | Grünenthal GmbH | Substituierte C-Imidazo[1,2-a]pyridin-3-yle |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9405799D0 (en) * | 1994-03-24 | 1994-05-11 | Thomson Consumer Electronics | Shaped parabolic correction waveform for curved face plate display tube |
| KR0164547B1 (ko) * | 1996-01-22 | 1999-03-20 | 김광호 | 디스플레이 장치의 수평 귀선 시간 조정 및 펄스 피크 제한회로 |
| US5945791A (en) * | 1996-12-19 | 1999-08-31 | Rca Thomson Licensing Corporation | High voltage system |
| US6285397B1 (en) | 1997-01-16 | 2001-09-04 | Display Laboratories, Inc. | Alignment of cathode ray tube video displays using a host computer processor |
| US6437829B1 (en) | 1997-01-16 | 2002-08-20 | Display Laboratories, Inc. | Alignment of cathode ray tube displays using a video graphics controller |
| US5969486A (en) * | 1997-01-16 | 1999-10-19 | Display Laboratories, Inc. | Detecting horizontal blanking time in cathode ray tube devices |
| US5841248A (en) * | 1997-04-30 | 1998-11-24 | Rca Thomson Licensing Corporation | Charge controlled raster correction circuit |
| WO1999062048A1 (fr) * | 1998-05-22 | 1999-12-02 | Matsushita Electric Industrial Co., Ltd. | Dispositif de correction de distorsion horizontale d'image d'ecran a tube cathodique |
| US6320332B1 (en) | 1999-10-08 | 2001-11-20 | Thomson Licensing S.A. | Raster distortion correction circuit |
| KR100730885B1 (ko) * | 2000-09-23 | 2007-06-20 | 린나이코리아 주식회사 | 가스보일러용 기수분리기 |
| KR100454279B1 (ko) * | 2003-01-29 | 2004-10-26 | 주식회사 경동보일러 | 가스보일러용 기수분리장치 |
| CN108226850B (zh) * | 2016-12-21 | 2021-11-09 | 中国航天科工集团八五一一研究所 | 一种基于抛物线拟合的单脉冲鉴相方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5419324A (en) * | 1977-07-14 | 1979-02-14 | Sony Corp | Current control circuit |
| US4254365A (en) * | 1979-10-01 | 1981-03-03 | Rca Corporation | Side pincushion correction modulator circuit |
| US4429257A (en) * | 1982-04-23 | 1984-01-31 | Rca Corporation | Variable horizontal deflection circuit capable of providing east-west pincushion correction |
| GB8331283D0 (en) * | 1983-11-23 | 1983-12-29 | Rca Corp | E-w correction by yoke sink current control |
| GB2214016A (en) * | 1987-12-18 | 1989-08-23 | Philips Electronic Associated | Variable flyback period |
| US4965496A (en) * | 1988-03-10 | 1990-10-23 | Rca Licensing Corporation | Protection arrangement of a deflection circuit |
| GB9100123D0 (en) * | 1991-01-04 | 1991-02-20 | Rca Licensing Corp | Raster corrected horizontal deflection |
| US5115171A (en) * | 1991-01-04 | 1992-05-19 | Rca Licensing Corporation | Raster distortion correction circuit |
-
1992
- 1992-07-28 GB GB929215993A patent/GB9215993D0/en active Pending
-
1993
- 1993-06-03 US US08/070,818 patent/US5399945A/en not_active Expired - Lifetime
- 1993-07-13 MY MYPI93001362A patent/MY109500A/en unknown
- 1993-07-17 EP EP93111503A patent/EP0581154B1/en not_active Expired - Lifetime
- 1993-07-17 DE DE69324195T patent/DE69324195T2/de not_active Expired - Lifetime
- 1993-07-24 KR KR1019930014184A patent/KR100282691B1/ko not_active IP Right Cessation
- 1993-07-27 JP JP20592393A patent/JP3617669B2/ja not_active Expired - Fee Related
- 1993-07-27 CN CN93109366A patent/CN1048372C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10247271A1 (de) * | 2002-10-10 | 2004-08-26 | Grünenthal GmbH | Substituierte C-Imidazo[1,2-a]pyridin-3-yle |
Also Published As
| Publication number | Publication date |
|---|---|
| GB9215993D0 (en) | 1992-09-09 |
| KR100282691B1 (ko) | 2001-02-15 |
| EP0581154A2 (en) | 1994-02-02 |
| KR940003314A (ko) | 1994-02-21 |
| EP0581154B1 (en) | 1999-03-31 |
| JP3617669B2 (ja) | 2005-02-09 |
| CN1083994A (zh) | 1994-03-16 |
| DE69324195D1 (de) | 1999-05-06 |
| DE69324195T2 (de) | 1999-07-15 |
| CN1048372C (zh) | 2000-01-12 |
| US5399945A (en) | 1995-03-21 |
| MY109500A (en) | 1997-02-28 |
| EP0581154A3 (en) | 1994-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3617669B2 (ja) | テレビジョン偏向装置 | |
| US5469029A (en) | Deflection apparatus for raster scanned CRT displays | |
| US4906902A (en) | Raster distortion corrected deflection circuit | |
| US5115171A (en) | Raster distortion correction circuit | |
| KR0137274B1 (ko) | 비디오 표시장치의 수직 편향회로 | |
| KR970005218B1 (ko) | 래스터 왜곡이 정정된 편향 장치 텔레비젼 편향 장치 | |
| GB2278985A (en) | Deflection apparatus for raster scanned CRT displays | |
| JP2002325184A (ja) | 陰極線管表示システムにおける水平偏向装置 | |
| JP3479089B2 (ja) | テレビジョン偏向装置 | |
| EP0370660A2 (en) | Power supply protection circuit | |
| US5841248A (en) | Charge controlled raster correction circuit | |
| CA1326538C (en) | Protection arrangement of a deflection circuit | |
| US6320332B1 (en) | Raster distortion correction circuit | |
| US4296360A (en) | Switched-mode frame-scan control circuit for a videofrequency receiver | |
| JP3201476B2 (ja) | テレビジョン偏向装置 | |
| JPH0817449B2 (ja) | ラスタ走査型陰極線管表示装置の偏向装置 | |
| JPH0955864A (ja) | 高圧レギュレーション補正回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040210 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040427 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040820 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041104 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |