KR970005218B1 - 래스터 왜곡이 정정된 편향 장치 텔레비젼 편향 장치 - Google Patents

래스터 왜곡이 정정된 편향 장치 텔레비젼 편향 장치 Download PDF

Info

Publication number
KR970005218B1
KR970005218B1 KR1019890002756A KR890002756A KR970005218B1 KR 970005218 B1 KR970005218 B1 KR 970005218B1 KR 1019890002756 A KR1019890002756 A KR 1019890002756A KR 890002756 A KR890002756 A KR 890002756A KR 970005218 B1 KR970005218 B1 KR 970005218B1
Authority
KR
South Korea
Prior art keywords
retrace
deflection
pulse voltage
voltage
switching means
Prior art date
Application number
KR1019890002756A
Other languages
English (en)
Other versions
KR890015565A (ko
Inventor
에드워드 하펠 피터
Original Assignee
알 씨 에이 라이센싱 코포레이션
유진 엠. 휘태커
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알 씨 에이 라이센싱 코포레이션, 유진 엠. 휘태커 filed Critical 알 씨 에이 라이센싱 코포레이션
Publication of KR890015565A publication Critical patent/KR890015565A/ko
Application granted granted Critical
Publication of KR970005218B1 publication Critical patent/KR970005218B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
    • H04N3/233—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/63—Generation or supply of power specially adapted for television receivers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Details Of Television Scanning (AREA)

Abstract

내용 없음.

Description

래스터 왜곡이 정정된 편향 장치 텔레비젼 편향 장치
제1A 내지 제1H도는 제2도의 회로를 설명하는데 사용되는 이상적인 파형을 도시한 도면.
제2도는 외부 핀쿠션 왜곡 정정을 포함하는 본 발명의 양태를 구현하는 편향 회로의 도면.
제3a 내지 제3b도는 제2도의 회로를 설명하는데 사용되는 수평 리트레이스 동안에 발생하는 파형을 도시한 도면.
제4도는 제2도의 회로의 동작을 설명하는데 사용되는 부수적인 파형을 도시한 도면.
제5도는 마우스티스왜곡이 정정되지 않은 바둑판 패턴을 도시한 도면.
제6A 내지 제6D도는 제2도의 회로의 전류 보호 특성을 설명하는 파형을 도시한 도면.
제7도는 내부 핀쿠션 왜곡 정정을 포함하는 본 발명의 두번째 실시예를 도시한 도면.
제8a 내지 제8c도는 제7도의 회로와 연관된 파형을 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
50 : 접합 단자 100 : 리트레이스 공진 회로
101 : 위상-제어 스테이지 200 : 래스터 정정 회로
201 : 원격조정 수신기 250,250' : 수평 편향 회로
300 : E-W 제어 회로 350 : 수직 편향 회로
556 : 울터 전력 공급원 T1 : 플라이백 변압기
T2 : 구동 변압기 Hs : 수평 동기 펄스
Hr : 수평 동기 신호 LH: 편향 귀선
본 발명은 래스터(raster) 왜곡을 정정하기 위해 편향 전류의 진폭이 비교적 넓은 범위에 대해 가변 또는 변조되는 편향 회로에 관한 것이다. 편향 전류 진폭의 변조는 예를들어, 외부 및 내부 동-서 핀쿠션(pincushion) 왜곡의 정정과 같은 목적에 바람직한 것이다.
통상적으로, 수평 편향 회로는 편향 스위치를 가진 출력 스테이지, 수평 편향 권선 및 각각의 트레이스(trace) 기간동안에 편향 권선으로 편향 전류를 공급하는 트레이스 커패시턴스를 포함한다. 제1리트레이스(retrace) 커패시턴스는 리트레이스 기간동안에 편향 권선에 결합되어 리트레이스 공진 회로를 형성한다. 에너지는 리트레이스 동안에 플라이백 변압기를 거쳐서 보급된다.
예컨대 제5도에 도시된 것과 같은 바둑판 패턴의 각 백색 수평 줄무늬를 표시하는 도중에, 플라이백 변압기의 2차 권선으로부터 제공된 높은 빔 전류는 리트레이스 도중 플라이백 변압기에 과부하를 나타낸다.
몇몇 종래 기술상의 회로에 있어서, 리트레이스 공진회로는 동-서 제어회로의 비교적 작은 출력 임피던스를 거쳐서 리트레이스 동안 플라이백 변압기의 1차 권선에 결합된다. 상기 종래 기술회로에서, 리트레이스 커패시턴스는 전술한 부하에 기인하여 리트레이스동안 약간 방전될 수도 있다. 이것은 트레이스 커패시턴스로부터 편향 권선을 통해 리트레이스 커패시턴스로의 방전 전류를 야기하며, 바둑판 패턴의 백색 수평 줄무늬로 인하여 트레이스 커패시턴스 양단간에 가벼운 전압 강하를 유발시킬 수도 있다.
트레이스 커패시턴스의 충전은 백색 바둑판 줄무늬 아래에 흑색 화면부분을 표시하는 주사선과 연관된 리트레이스 기간중에 보충된다. 상기한 바는 트레이스 기간중에 약간의 전류가 저주파수로 편향 권선을 통하여 반대 방향으로 흐르게 한다. 트레이스 커패시턴스의 충전 및 방전 전류는 약간의 래스터 변위를 발생시키며, 편향 권선 트레이스 전류를 변조하는 저주파수 발진을 일으킨다. 상기 저주파수 변조는 각각의 바둑판 패턴의 수직 줄무늬가 직선형 대신에 지그-재그형으로 되게 한다. 상기 지그-재그형은 수평 줄무늬와의 교차점 아래에 소정의 수직 방향으로 즉시 나타난다. 상기 저주파수에서 발생하는 왜곡은 때때로 마우스티스(mouseteeth)왜곡으로 인용되며, 제5도의 바둑판 패턴에 도시되어 있다.
그러므로, 리트레이스 동안에 저임피던스 에너지 플라이 휘일(flywheel)을 나타내는 편향 회로가울터 회로(ultor circuit)의 에너지 요구치에 순간적인 증가를 공급하기 때문에, 마우스티스 왜곡은 높은 빔 전류 과도현상이 발생하는 동안과 그 직후에 나타난다. 따라서, 편향 회로로부터 울터 회로로 전달된 에너지는 편향 권선 트레이스 전류의 변동을 유발시킬 수도 있다. 마우스티스 왜곡의 특성 및 그 해결책은 미합중국 특허 제4,429,257호, 제4,634,937호, 제4,780,648호, 제4,794,307호에 설명되어 있다.
본 발명의 양태를 실현하는 수평 편향 회로에 있어서, 변조 스위칭 회로는 리트레이스 동안에 양방향성 변조 스위치에 의해 형성된다. 제1리트레이스 커패시턴스를 포함하는 리트레이스 공진회로에 결합된 변조 스위치는, 수직 비율 포물선 전압에 따라 수평 리트레이스 도중에 위상 변조되는 전도 시간을 갖는다. 제2리트레이스 커패시터는 변조 스위치와 병렬로 결합된다. 변조 스위치는 트레이스 기간동안 전도되며, 리트레이스 동안에 제어가능한 순간에서 턴-오프된다. 전도될때, 변조 스위치는 제2리트레이스 커패시터에 걸리는 전압을 제로로 고정시키는 제2리트레이스 커패시터 양단에 저임피던스를 형성한다. 결과적으로, 제어가능한 진폭과 가변적인 폭을 갖는 제어가능한 리트레이스 펄스 전압이, 리트레이스 기간중에 변조 스위치가 비전도성일 때 제2리트레이스 커패시터 양단에 생겨난다. 제2리트레이스 커패시터에 걸리는 리트레이스 전압은 제1리트레이스 커패시턴에서 생성된 리트레이스 전압의 크기를 변화시키며, 상기 방식에 따라 원하는 편향 권선 전류 변조를 제공하여, 외부 및 내부 핀쿠션 왜곡을 정정한다.
단지 수평 리트레이스의 한부분 동안에만 변조 스위치가 전도됨으로써 마우스티스 왜곡은 유익하게 감소된다. 수평 리트레이스의 다른 부분동안에 변조 스위치가 비전도될때, 플라이백 변압기의 1차 권선이 제2리트레이스 커패시터에 의해 형성되는 임피던스를 거쳐서 리트레이스 공진 회로에 결합되므로, 마우스티스 왜곡은 감소된다. 상기 임피던스는 마우스티스 왜곡과 연관된 저주파수에서 높은 값을 갖는다. 상기 주파수 리트레이스 공진 주파수보다 상당히 낮다. 스위칭 모드에서 변조 스위치를 작동함으로써, 전력 소비는 유익하게 감소된다.
플라이백 변압기의 2차 권선에서 리트레이스 전압은 위상-제어-회로에 타이밍 정보를 제공하기 위해 사용되는 동기 피드백 신호를 제공하는데 이용된다. 위상-제어-회로는 수평 편향 전류를 수평 동기 입력 신호에 동기시키는 제어 신호를 발생한다.
본 발명의 특성에 따르면, 제.리트레이스 커패시턴스는 플라이백 변압기 피드백 신호가 편향 권선에서 생성된 리트레이스 전압과 동위상을 유지하게 한다. 따라서, 피드백 신호는 수직 주사를 통하여 수평 편향 전류의 정확한 수평 타이밍 정보를 제공한다. 만약, 플라이백 변압기 및 편향 권선의 리트레이스 전압이 전체 수직 주사 기간동안 동위상으로 유지되지 않는다면, 수직 방향으로 약간 포물선형으로 구부러진 래스터를 만드는 래스터 왜곡이 발생될 것이다.
본 발명의 양태를 실현하는 텔레비젼 편향 장치는 제1편향 주파수와 연관된 주파수를 갖는 제1입력 신호원 및 리트레이스 공진 회로를 포함한다. 리트레이스 공진 회로는 편향 권선 및 제1리트레이스 커패시턴스를 포함한다. 편향 전류는 편향 권선에서 발생되며, 제1리트레이스 펄스 전압은 주어진 편향 사이클의 리트레이스 기간동안에 제1리트레이스 커패시턴스에서 발생된다. 제2리트레이스 커패시턴스는 리트레이스 기간동안에 제2리트레이스 펄스 전압을 제2리트레이스 커패시턴스에 발생시키기 위한 리트레이스 공진 회로에 결합된다. 입력 공급 전압원에 결합된 공급 인덕턴스는 그곳을 통과하는 제1 및 제2리트레이스 펄스 전압을 부하회로에 연결한다. 제2편향 주파수와 연관된 주파수를 가진 변조 제2입력 신호원은 스위칭 장치에 결합된다. 스위칭 장치는 제2입력 신호에 따라, 제2리트레이스 펄스 전압이 시작되는 시간과 제1리트레이스 펄스 전압이 시작되는 시간사이의 차이를 변화시켜서 편향 전류의 변조를 발생시킨다. 제2리트레이스 펄스 전압이 발생될 때, 제2리트레이스 커패시턴스를 포함하며 리트레이스 공진회로의 리트레이스 공진주파수보다 상당히 낮은 주파수에서 높은 값을 갖는 임피던스 장치가 공급 인덕턴스와 리트레이스 공진회로 사이에 끼워진다. 고 임피던스는 저주파수에서 리트레이스 공진회로로부터 공급 인덕턴스를 절연시킨다.
본 발명의 양태를 구현하는 제2도의 수평 편향 회로(250)는 예로서, FS 컬러 음극선관(CRT)형 A66EAS00X01에 수평 편향을 제공한다. 회로(250)는 한개의 집적회로로 구성되는 수평 주파수 fH에서 작동하는 스위칭 트랜지스터 Q1 및 역평행(anti-parallel) 댐퍼 다이오드 DQ1를 포함한다. 리트레이스 커패시턴스 C1는 트랜지스터 Q1 및 다이오드 DQ1와 병렬로 결합된다. 편향 권선 LH은 S-형 트레이스 커패시턴스 Cs와 직렬로 결합되어 회로 브랜치(branch)를 형성하며, 회로 브랜치는 각각의 트랜지스터 Q1, 다이오드 DQ1및 리트레이스 커패시턴스 C1와 병렬로 결합하여 수평 리트레이스 기간동안 리트레이스 공진회로(100)를 형성한다.
도면에 상세히 도시되지는 않은 수평 발진기 및 위상 검출기를 포함하는 위상-제어 스테이지(101)는 수평 동기신호 Hs에 응답한다. 신호 Hs는 예컨대 도면에 도시되지는 않은 텔레비젼 수상기의 비디오 검출기로부터 유도된다. 스테이지(101)는 트랜지스터 Q6를 거쳐서 구동전압(101A)을 구동 변압기 T2의 1차 권선 T2a에 인가한다. 변압기 T2의 2차 권선 T2b은 저항 R1 및 R2을 포함하는 전압 분할기를 거쳐서 수평 주파수 fH에서 베이스 구동 전류 ib를 발생시키는 트랜지스터 Q1의 베이스-에미터 접합에 결합된다. 플라이백 변압기 T1의 1차 권선 W1은 B+ 전압원과 트랜지스터 Q1의 콜렉터사이에 결합된다. 변압기 T1의 2차 권선 W2은 스테이지(101)에 결합되어 권선 LH에서 수평 편향 전류 i2를 신호 Hs와 동기시키는 구동 신호(101A)를 발생하도록 피드백 리트레이스 신호 Hr를 제공한다.
본 발명의 특성을 구현하는 스위치되는 래스터 정정회로(200)는 스위칭 트랜지스터 Q2의 스위칭 타이밍을 제어하는 E-W 제어회로(300)를 포함한다. 트랜지스터 Q2는 트레이스 기간동안 도전되며 리트레이스 기간내의 제어가능한 순간동안 비도전된다. 트랜지스터 Q2의 콜렉터는 트랜지스터 Q1의 에미터와 리트레이스 커패시터 C1 사이의 접합 단자(50)에 결합된다. 트랜지스터 Q2의 에미터는 작은 전류 샘플링 저항(R101)을 거쳐서 접지된다. 트랜지스터 Q2와 병렬로 결합된 댐퍼 다이오드 DQ2는 트랜지스터 Q2와 함께 하나의 집적 회로로 구성된다. 제.리트레이스 커패시터 C2는 트랜지스터 Q2의 콜렉터와 접지 사이에 결합된다. 변압기 T1의 권선 W4에서 발생된 리트레이스 전압 Vr은 도면에 도시되지 않은 정류 다이오드를 포함하는 울터 전력 공급원(556)에서 울터 전압을 발생시키는데 사용되는 고전압을 제공한다.
설명할 목적으로 사용되는 첫번째 가설적 실시예는 트랜지스터 Q2가 트레이스 및 리트레이스를 통하여 도전성을 유지하는 제1과도 동작 조건을 보인다. 상기 경우에 있어서, 편향 회로(250)는 공지된 방법에 따라서 그러나 동-서 정정을 하지 않고 편향전류 i2를 발생시킨다. 나중에 설명되겠지만, 상기 경우에 전류 i2는 최대 피크 대 피크 진폭을 갖는다.
역시 설명 목적으로 사용된 두번째 가설적 실시예는 스위칭 트랜지스터 Q2가 전체 리트레이스 기간을 통해 컷오프되는 제2과도 동작 조건을 나타낸다. 두번째 실시예에 있어서, 리트레이스 기간중에 한쌍의 공진회로가 형성된다. 첫번째 회로는 제2도의 공진 회로(100)로서, 리트레이스 커패시터 C1, 권선 LH및 트레이스 커패시터 Cs를 포함한다. 두번째 회로는 직렬로 결합된 플라이백 변압기 권선 W1및 리트레이스 커패시터 C2를 포함한다. 분리하여 고찰하면, 리트레이스 공진 회로쌍 각각은 요구되는 공칭 리트레이스 주파수보다 낮은 주파수에 동조된다. 공진 회로는 조합된 공진 회로를 형성하기 위해 결합된다. 그러므로, 조합된 공진 회로의 결과적 공통 리트레이스 주파수는 그 구성성분 각각 보다 높으며, 설명하자면 PAL 시스템에 있어서 43KHz가 되는 요구된 공칭 리트레이스 주파수와 일치하게 된다.
상술한 바와 같이, 변압기 T1의 2차 권선 W2은 수평 동기 리트레이스 신호 Hr를 제공한다. 신호 Hr의 펄스 각각은 편향 권선 LH에서의 리트레이스 기간을 나타낸다. 수평 동기 신호 Hr는 피드백 동기 정보를 제공하기 위해 위상-제어-스테이지(101)에 결합된다. 신호 Hr의 펄스내에 포함된 동기 정보는 편향권선 LH에서의 전류 i2의 위상을 지시한다. 신호 Hr 및 수평 동기 펄스 Hs는 스테이지(101)에 포함된 수평 발진기 출력 신호의 위상 및 주파수를 조절하는데 사용된다.
두번째 가설적 실시예에서, 변압기 T1의 1차 권선 W1은 커패시터 C1 및 C2를 포함하는 용량성 전압 분할기를 통하여 리트레이스 공진 회로에 결합되어 조합된 공진 회로를 형성한다. 상기 조합된 리트레이스 공진 회로는 마우스티스 왜곡을 야기하지 않고 적절한 동기화를 가능케한다. 상기 조합된 리트레이스 공진 회로 형성의 이점은 피.이. 하펠(P.E. Haferl) 명의의 명칭이 동-서 정정 회로(EAST-WEST CORRECTION CIRCUIT)인 미합중국 특허 제4,634,937호에 설명되어 있다.
트레이스 기간동안, 권선 W1에서의 전류 i1는 트랜지스터 Q1 및 Q2를 통하여 접지로 흐른다. 리트레이스 기간동안에, 커패시터 C1를 통해 흐르는 전류 i1는 역시 리트레이스 전류 i4로서 커패시터 C2를 통해 흐르며 리트레이스 커패시터 C2 양단에 리트레이스 전압 V2이 생성되게 한다.
직렬 결합된 커패시터 C1 및 C2 양단에 생성된 리트레이스 전압 V1의 진폭은 조절된 B+전압에 의해 안정화된다. 그러므로, 유익하게도 전압 V1은 동-서 변조에 의해 실질적으로 영향을 받지 않는다. 권선 LH및 커패시터 C1 양단에 생성된 리트레이스 전압 V4은 편향 전류 i2의 진폭을 결정한다. 리트레이스 전압 V4은 리트레이스 전압 V1에서 리트레이스 전압 V2을 뺀것과 같다. 트랜지스터 Q2가 비도전될 때 트레이스의 제2부분 동안에 트랜지스터 Q2에서 전류 i3는 제로이므로 리트레이스 전류 i1는 사실상 완전히 전류 i4로서 커패시터 C2를 통하여 흐르며 리트레이스 전압 V2을 발생시킨다. 상기한 바는 트랜지스터 Q2가 리트레이스 기간동안 비도전되는 두번째 가설적 실시예에서 전압 V2이 최대 진폭을 갖는 것에 따른다. 결론적으로, 두번째 가설적 실시예에 있어서 전압 V4의 진폭은 최소이며 편향 전류 i2도 역시 최소이다.
본 발명의 양태에 따르면, 편향 전류의 변조는 리트레이스 기간의 상반기중에 마우스티스 왜곡이 감소되는 방식에 따라 트랜지스터 Q2의 턴-오프 순간에 변조됨으로써 이루어진다. 커패시터 C1의 값은 예로서 커패시터 C2의 대략 두배되도록 선택하며 권선 W1의 인덕턴스 값은 권선 LH의 대략 두배되도록 선택함으로써, 리트레이스 주파수는 트랜지스터 Q2가 도전될때 리트레이스의 제1부분 동안과 트랜지스터 Q2가 비도전될때 리트레이스의 제2부분 동안에 동일하게 유지된다. 따라서, 편향 전류 i2의 위상과 연관되는 권선W1에서 전압 V1의 위상은 트랜지스터 Q2의 도전상태에 영향을 받지 않는다. 다행히도, 변압기 T1의 권선 W4에서 전압 V1으로부터 생성되는 리트레이스 전압 Vr 및 리트레이스 시간 모두는 리트레이스 기간중에 트랜지스터 Q2의 도전상태에 사실상 영향을 받지 않기 때문에 턴-오프 순간의 변조가 허용된다.
제1A 내지 제1H도는 제2도의 회로 동작을 설명하기 위한 이상적인 파형을 도시한다. 제2도 및 제1A 내지 제1H도에서 유사한 심벌 및 기호는 유사한 항목 또는 기능을 나타낸다.
제2도의 E-W 제어회로(300)는 트랜지스터 Q2의 베이스를 구동시키는 펄스 전압 V3을 발생시킨다. 전압 V3은 트랜지스터 Q2가 트레이스 기간동안 도전되게 한다. 리트레이스 동안에, 전압 V3의 하강 에지는 제1A도의 (t2-t3)범위에서 위상 변조된다. 그러므로, 제2도의 스위칭 트랜지스터 Q2는 제1A도의 시간 t2이전에는 도전되며 시간 t2이후에는 (t2-t3)범위내의 위상 변조된 순간에서 컷-오프로 스위치된다. 도전될 때 트랜지스터 Q2는 리트레이스 전압 V2을 제로로 억제하며 전압 V2이 발생하는 순간을 변화시킨다.
제2도의 변압기 T1의 권선 W1에서 전류 i1는 권선 LH및 커패시터 C1를 포함하는 공진회로(100)로 흐른다. 제2도의 트랜지스터 Q2가 비도전될때 공진 회로(100)로부터 전류 i1는 분할되어 전류 i3및 i4를 형성한다. 트랜지스터 Q2가 턴-오프될때, 제1D도의 감소한 전류 i4는 전류 i1및 i4가 제로로될때 리트레이스 기간의 중앙에서 발생하는 제1D도의 시간 t4에 이를때까지 제2도의 커패시터 C2를 충전시킨다. 결과적으로, 제1E도의 전압 V2은 리트레이스의 중앙부에서 피크 진폭에 도달한다. 리트레이스의 후반부 동안에, 좀더 네가티브로 증가하는 제1D도의 네가티브 전류 i4는 전압 V2이 네가티브로될 때까지 제2도의 커패시터 C2를 방전시킨다. 전압 V2이 충분히 네가티브로 되면, 다이오드 DQ2는 도전을 시작하며 전압 V2을 다이오드 DQ2의 순방향 전압인 -0.6볼트로 억제한다.
외부 핀쿠션 왜곡을 정정함에 있어 래스터의 상층 또는 하층보다 중앙부에서 라인 주사할때 더 큰 편향전류 i2의 진폭이 요구된다. 래스터의 상층에서, 트랜지스터 Q2는 제1A도의 시간 t2에서 턴-오프되며 제1E도의 전압 V2은 시간 t2이후에 증가하기 시작한다. 리트레이스의 중앙에 도달한 후, 전압 V2은 시간 t6에서 제로로될 때까지 감소한다. 래스터의 상층에서 트랜지스터 Q2는 시간 t2에서 턴오프되므로 전압 V2의 피크진폭은 최대가 되며, 따라서 제1F도의 전압 V4의 피크 진폭은 최소가 된다. 래스터의 상층에서 중앙부로 감에 따라, 제1A도의 전압 V3의 하강 에지에 의해 결정되는 트랜지스터 Q2의 턴-오프 시간은 (t2-t3)간격내에서 증가하여 지연된다. 그 결과로 제2도의 전압 V2의 피크 진폭은 감소하며, 전압 V4의 피크 진폭은 증가하고, 편향 전류 i2의 피크 진폭은 증가한다. 래스터의 중앙부에서 전압 V2은 제1E도의 시간 t3에서 증가하기 시작하며 각각의 수평 주기의 시간 t5에서 제로가 된다. 래스터의 중아우에서 하층으로 감에 따라, 제2도의 트랜지스터 Q2의 턴-오프 시간은 제1A도의 시간 t3으로부터 t2로 증가하여 상승되며, 제2도의 전압 V2이 증가하고 전압 V4은 감소하며 편향 전류 i2는 감소하는 결과를 갖는다. 그러므로, 편향 전류 i2는 리트레이스 전압 V4에 비례하며, 트랜지스터 Q2의 턴-오프 순간에 따라 변조되는 리트레이스 전압 V2에는 반비례한다.
제1A도의 전압 V3의 하강 에지는 제1E도, 제1F도, 제1H도의 파형과 연결되어 도시된 수직 비율 포락선을 얻도록 수직 비율에서 포물선 식으로 위상 변조된다. 유익하게도, 제2도의 트랜지스터 Q2의 턴-오프시간의 변화는 제1E도의 전압 V2이 리트레이스의 종결부 근처에서 제로로 되는 시간도 역시 변조시킨다.
본 발명의 특성에 따르면, 수평 리트레이스 동안에 전압 V2의 리트레이스 펄스 파형의 중앙부는 수직 주사를 통하여 수평 리트레이스 시간 t4의 중앙부와 연관되어 동일하게 유지된다. 그러므로, 제2도의 전압 V4및 V2은 전압 V1에 대해서 동위상을 유지한다. 따라서 신호 Hr는 편향 전류 i2와 동위상으로 유지된다.
권선 W2에서 생성된 신호 Hr는 편향 전류 i2위상의 위상 정보를 제공한다. 신호 Hr는 스테이지(101)의 수평 발진기를 비디오 신호의 동기 펄스 Hs와 동기시키기 위해 스테이지(101)에 인가된다. 커패시터 C2는 권선 W1과 권선 LH을 결합하여 조합된 공진 회로를 형성하므로, 신호 Hr의 위상 정보는 편향 전류 i2의 위상 정보와 사실상 동일하다. 트랜지스터 Q2의 스위치 작동에 의해 제공되는 또다른 이점은 트랜지스터 Q2와 직렬로 결합되는 용량성 성분이 요구되지 않는다는 것이다. 또한, 트랜지스터 Q2의 스위치 작동은 트랜지스터 Q2에서 전력 소비를 적게한다. 그러므로, 트랜지스터 Q2는 방열판을 필요로 하지 않는다. 통상적인 다이오드 변조기와 같은 다른 동-서 회로보다 유리한 부수적인 장점은 편향 전류 i2가 트레이스의 후반부동안 댐퍼 다이오드에 흐르지 않으며, 결과적으로 적은 편향 손실 및 비대칭 선형 에러를 갖는다는 점이다.
상술한 바오 같이, 리트레이스 동안에 편향 공진 회로는 트랜지스터 Q2가 비도전성이 된 후, 고임피던스를 갖는 커패시터 C2에 의해 플라이백 변압기 T1에 결합된다. 트랜지스터 Q2가 비도전될때, 도시하지 않은 울터 전압 정류 다이오드가 도전된다. 커패시터 C2의 고임피던스는 리트레이스 동안에 공진회로(100)의 리트레이스 주파수보다 상당히 낮은 마우스티스 왜곡과 연관된 주파수에서 권선 LH및 W1을 실질적으로 절연시키며, 그렇게하여, 마우스티스로 알려진 래스터 왜곡의 발생이 방지된다.
본 발명의 특성에 따르면, 커패시터 C1 및 C2사이의 접합단자(50)는 전체 트레이스 기간동안 트랜지스터 Q2에 의해 접지 단위로 크램핑된다. 그러므로, 올갠 파이프(Organ Pipe)로 인용되는 래스터 교란은 나타나지 않는다. 상기 크램핑이 발진 전류의 결과 또는 플라이백 변압기 1차 전류 링깅(ringing)의 결과로서 이용되지 않으면 올갠 파이프형 래스터 교란이 발생한다. 전체 트레이스 기간동안 트랜지스터 Q1가 트랜지스터 Q2에 의해 접지로 크램프되므로 상기 링깅은 억제된다.
유익하게도, 댐퍼 다이오드 DQ1및 DQ2는 필요한 분산 성분의 수를 감소시키도록 집적회로 기술을 이용하여 대응 트랜지스터로 구성될 수 있다.
트랜지스터 Q2의 콜렉터와 변압기 T1의 1차 권선 W1의 단자 W1A사이에 보호 다이오드 D1가 결합된다. 다이오드 D1은 전력이 처음 턴온될때 발생하는 과Q도 피크 전압으로부터 트랜지스터 Q2를 보호한다. 전압 V2을 최대 350V로 제한하는 다이오드 D1에 의해 트랜지스터 Q2는 보호된다. 변압기 T2는 1차 및 2차 권선 사이에 400V 절연 능력을 갖는 것이 적절하다.
원격 조정 수신기(201)가 온/오프 제어신호(201A)를 발생하며 +12V 조절기의 온/오프 트랜지스터 스위치 Q7에 결합된다. 트랜지스터 Q7가 비도전될 때, 출력 공급전압 +12V이 발생하여 전력 상승 동작중에 위상-제어-스테이지(101)가 활성화되게 한다. 트랜지스터 Q7가 도전될때, 스테이지(101)는 비활성화되어 대기 모드로 동작케한다. 대기 모드 동작으로 천이하는 동안, 위상-제어 스테이지(101)는 변압기 T2의 구동 트랜지스터 Q6가 턴-오프되도록 트랜지스터 Q6의 베이스에 베이스 구동 공급을 한다.
예컨대, 정상 동작 또는 전력 상승 동작에서 대기 모드 동작으로 변동한 후에도, 제2도의 변압기 T2의 1차 권선 T2a에는 축적된 에너지가 존재한다. 상기 에너지는 변압기 T2의 1차 권선 T2a에 걸리는 전압(101A)이 제로로 감소할 때까지 편향 트랜지스터 Q1에 베이스 전류 ib를 계속 제공한다. 결과로서, 트랜지스터 Q1가 도전을 멈출때 종결하는 연장되지만 한정되지 않은 시간 간격으로 최종 편향 사이클이 발생된다. 따라서, 전류 i1, i2, i3는 과도하게 증가하여 트랜지스터 Q1 및 Q2를 파괴한다.
상기한 가능성을 방지하기 위해, 온/오프 제어 신호(201A)는 저항(R81) 및 도선(555)을 통하여 트랜지스터 Q5의 베이스 전극에 결합되며, 트랜지스터 Q5는 베이스 구동을 트랜지스터 Q2에 제공하여 전력 상승에서 대기 모드로 변한 후 즉시 트랜지스터 Q2가 턴-오프되게 한다. 두 트랜지스터 Q1 및 Q2는 직렬로 결합되어 있으므로, 트랜지스터 Q2를 턴오프하면 두 트랜지스터 모두에서 전류는 중단된다. 따라서 트랜지스터 Q1 및 Q2는 보호된다. 그런데, 상기한 신속한 차단 장치는 도시되지 않은 CRT 손상과 관련된 빔 스포트(spot)를 방지하도록 신속한 스포트 억제 회로를 필요로 한다.
신속한 스포트 억제를 필요로 하지 않는 대안적인 보호 장치가 제2도에 도시되어 있다. 상기 제시된 장치에서, 다이오드 D10와 저항 R91의 직렬 배열을 포함하는 피드백 장치가 점선으로 표시된 바와 같이 트랜지스터 Q2의 에미터와 도선(555)을 거쳐 트랜지스터 Q5의 베이스 사이에 결합된다. 상기 피드백 장치가 이용될때 트랜지스터 Q2의 에미터는 전류 샘플링 저항 R101을 거쳐서 접지에 연결되어 전류 i3가 저항 R101 양단에서 샘플화되게 한다. 저항 R101 양단에서 생성된 전압 Voc은 트랜지스터 Q5의 베이스 전압을 제어한다. 저항 R101 양단의 전압 Voc이 +1.8V를 초과할때, 트랜지스터 Q5는 전압 Voc에 의해 턴온되며 트랜지스터 Q2의 베이스 구동을 감소시킨다. 그러므로, 저항 R101이 1(ohm)일 때 전류 i3는 1.8암페어의 피크로 제한된다.
다이오드 D10 및 저항 R91에 의해 제공되는 피드백이 특히 전력 상승에서 대기 작동으로 천이하는 동안에 직렬로 결합된 트랜지스터 Q1 및 Q2를 보호한다. 상기 피드백 장치는 앞서 설명한 바 있는 트랜지스터 Q5의 베이스에 신호(201A)가 연결되는 장치와 함께 또는 그 장치 대신으로 사용된다고 이해한다. 예를들어, 상기 두 장치가 함께 사용되면, 전류 i3는 필요한 과도 전류 보호를 제공하도록 또는 온/오프 작동을 제공하도록 사실상 제로로 감소된다.
제6A도는 보호회로의 작동이 불가능하도록 도선(555)이 끊겨질 때 발생하는 보호회로가 없는 상태의 정상 작동 전력 상승모드와 대기모드사이에 대응하는 변동이 일어난 직후 제2도의 전류 i3의 파형의 포락선을 도시한다. 유사하게 제6B도는 도선(555)이 연결되어 보호회로의 작동이 가능할때 제2도의 전류 i3의 파형의 포락선을 도시한다. 제6B도의 전류 i3는 최대 1.8암페어로 제한된다는 점에 주목하라. 유사하게 제6C도는 보호회로가 작동 불가능할때 제2도의 트랜지스터 Q1의 콜렉터 전류의 포락선을 도시하며, 제6D도는 보호 회로가 작동가능할 때 제2도의 트랜지스터 Q1의 콜렉터 전류의 포락선을 도시한다. 보호회로의 동작에 관해서는 동일 출원인 명의로 1988년 3월 10일 출원된 명칭이 편향 회로의 보호장치(PROTECTION ARRANGEMENT OF A DEFLECTION CIRCUIT)인 영국 특허출원 제8805757호에 설명되어 있다.
제2도의 E-W 제어회로(300)는 트랜지스터 Q3 및 Q4로 형성되는 차동 증폭기 및 스위칭 트랜지스터 Q2를 구동하는 달링턴 구동 트랜지스터 Q5를 포함한다. 트랜지스터 Q3 및 Q4를 포함하는 차동 증폭기는 수직 포물성 전압 V6을 제2도에 도시된 파형을 갖는 전압 V5의 지수 함수 모양의 램프 부분 V5a과 비교한다. 비교된 전압의 크로스오버 포인트가 제1A도의 제어 전압 V3의 타이밍을 결정한다.
제2도의 전압 V5을 생성하기 위해, 변압기 T1의 권선 W3에서 생성된 제2도의 수평 리트레이스 펄스 HW3는 저항 R4을 거쳐서 제어 다이오드 D3에 결합된다. 커패시터 C4, 저항 R5 및 다이오드 D2를 포함하는 속도 상승 네트워크가 빠른 상승시간을 가진 선단 에너지를 갖는 게이팅 펄스 VD3를 다이오드 D3 양단에 발생시킨다. 빠른 선단 에지는 유익하게도 E-W 제어 회로(300)에 넓은 동적 범위를 만든다. 다이오드 D3 양단의 펄스 VD3는 저항 R6 및 R7을 거쳐서 커패시터 C5에 인가되며, 전압 V5의 지수함수 모양의 램프부분 V5a을 발생시키기 위해 저항 R9에 인가된다. 지수 함수적으로 증가하는 상층부분 V5a을 포함하는 펄스 전압 V5은 트랜지스터 Q4의 베이스에 인가된다. 겹쳐진 톱니 전압을 포함하는 제2도의 수직 비율 포물선 전압 Vp은 통상적인 수직 편향 회로(350)의 DC 차단 커패시터 Cc로부터 커패시터 C8, 저항 R20, 저항 R19을 거쳐서 트랜지스터 Q3의 베이스에 연결된다. 저항 R14, R15, R16은 트랜지스터 Q3의 베이스에 dc 바이어스를 제공한다. 저항 R13을 거쳐서 트랜지스터 Q3의 베이스 및 적분 커패시터 C6에 연결되는 전압 V2은 커패시터 Cc에서 생성되는 트랙 포물선 전압 Vp에 네가티브 피드백을 제공하여 전압 V2의 수직 비율 포락선을 야기한다.
샘플링 저항 Rs에서 생성된 주식 톱니 전압 VRS은 저항 R10 및 R9을 거쳐서 전압 VRS에 의해 결정되는 피크 진폭에서 지수함수적 업램핑(uplamping) 부분을 갖는 전압 V7을 생성하도록 커패시터 C5에 연결된다. 전압 V7은 E-W 제어 회로(300)의 트랜지스터 Q4의 베이스에 연결된다. 상기 방식에 따라 전압 VRS은 역시 커패시터 Cc를 거쳐서 트랜지스터 Q3의 베이스에 연결된다. 전압 VRS은 차동 방식으로 인가되기 때문에, 전압 VRS이 트랜지스터 Q3 및 Q4의 스위칭 동작에 영향을 주는 것이 사실상 방지된다. 트랜지스터 Q3의 베이스에서 생성된 수직 포물선 전압 V6은 수평 램프(ramp) 전압 V5과 비교된다. 전술한 바와 같이 전압 V5및 V6의 크로스오버 포인트가 전압 V3의 선단 및 후미 에지의 타이밍을 결정한다.
전압 V5의 지수 함수 모양의 램프 부분 V5a은 리트레이스 동안에 제1B도의 전류 i1의 감소 수준을 보상함으로서 동-서 래스터 정정 또는 변조기 회로(200)를 선형화한다. 제1A도의 시간 t2근처에서 전압 V3의 약간의 변조가 제1A도의 시간 t3근처에서 전압 V3의 동일양의 변조보다 더 큰 진폭변조를 제1E도의 전압 V2에서 이루기 때문에 선형화가 일어난다. 상기한 바는 제1B도 및 제1D도의 전류 i1및 i4각각의 진폭이 시간 t3에서보다 시간 t2에서 더 크며, 전압 V2는 ∫i4·dt값에 비례하기 때문에 그렇다. 지수함수 모양의 램프 전압 V5은 제1G도의 시간 t3에서 보다 시간 t2근처에서 더 경사진다. 따라서, 트랜지스터 Q3의 베이스에서 주어진 전압 변동에 대해서, 전압 V3의 변조는 시간 t3주변에서 보다 시간 t2주변에서 더 작다. 그러므로 전압 V5의 지수함수 모양의 램프부분 V5a은 E-W 래스터 정정회로(200)의 동작을 선형화한다. 저항 R15은 전압 V5의 dc 평균치를 상승시킨다. 빔 전류의 함수로서 화면 폭 변동을 보상하는 것은 안티-브리딩(anti-breathing)으로 인용되며 트랜지스터 Q3의 베이스를 거쳐서 적용된다.
제3a도, 제3b도 및 제4도는 제2도의 수평 편향회로(250) 작동에서 얻어진 파형을 도시한다. 제1A 내지 제1H도, 제2도, 제3a도, 제3b도, 제4도에서 유사한 심벌 및 기호는 유사한 항목 또는 기능을 나타낸다. 유익하게도 제3a도의 전압 V1및 전류 i1는 사실상 변조되지 않는다. 제3b도의 시간 t2과 시간 t3사이에 제2도의 트랜지스터 Q2는 컷오프로 스위치된다. 제3b도의 시간 t5과 t6사이에서 다이오드 DQ2는 도전하기 시작한다. 유익하게도, 제3b도의 전압 V2은 제3a도의 전압 V1의 중심 부근에 중심을 갖는다. 제3b도의 전압 V2이 발생될때, 제3b도의 전류 i3는 제로이다. 제4도의 편향 전류 i2는 외부 핀쿠션 왜곡 전류 i3는 정정을 제공하도록 변조된다는 점에 주목하라.
부하 저항 R12과 트랜지스터 Q3의 콜렉터와의 접합점에 결합된 베이스를 갖는 제2도의 트랜지스터 Q5는 트랜지스터 Q5의 콜렉터에 결합된 부하 저항 R17으로부터 트랜지스터 Q2에 베이스 구동을 인가한다. 트랜지스터 Q5의 콜렉터는 트랜지스터 Q2의 신속한 턴-오프를 이루도록 전압 V3의 하강 에지부분의 신속한 천이를 발생시키기 위해 커패시터 C7 및 저항 R18의 병렬 배열을 거쳐서 결합된다. 신속한 턴-오프는 제1C도의 시간 t1이후 즉시 전류 i3를 차단하며 시간 t1과 t4사이의 전체 변조 범위를 사용가능하게 한다. 예를들자면, 제2도의 트랜지스터 Q2의 턴-오프 지연은 1마이크로초 이하이다. Q2의 자리에 MOSFET를 사용하면 턴-오프 지연을 더 감소시킬 수 있다. 빠른 턴-오프 특성은 예컨대 2×fH와 같이 높은 주파수로 편향 전류가 요구되는 상황에서 바람직하게 된다.
제7도는 제2도의 회로(250)와 유사한 수평 편향 회로(250')를 도시하는데, 상기 회로는 예컨대 도시되지 않은 필립스 45AX 화면 튜브에서 수평 주사를 제공하기 위해 사용된다. 제7도 및 2도에서 유사한 번호 및 심벌은 유사한 항목 또는 기능을 나타낸다. 그런데, 제7도의 회로(250')는 제2도에 관해서 상술한 바와 같이 외부 핀쿠션 정정을 제공하는 외에도 내부 핀쿠션 정정을 역시 제공한다. 내부 핀쿠션 정정은 인덕터 L1, 캐패시터 C's를 포함하며 저항 R22에 결합되는 공진회로(60)의 작동에 의해 제공된다. 전압 V2에 의해 변조되는 내부 핀쿠션 정정 변조 회로 i5는 트레이스 캐패시터 Cs 및 트랜지스터 Q2를 통하여 흐른다. 전류 i5는 캐패시터 Cs에 걸리는 트레이스 전압을 조절한다. 내부 정정의 양은 인덕터 L1의 값을 조절함으로써 조정된다. 그런데 상기 조절이 꼭 필요한 것을 아니며, 예컨대 2.2mH의 고정된 코일이 사용될 수도 있다. 제7도의 인덕터 L1는 리트레이스 동안에 변압기 T1의 권선 W1과 병렬로 결합되기 때문에 제7도의 커패시터 C2에 요구되는 값은 제2도의 회로에서 요구되는 것보다 크다. 내부 핀쿠션 정정을 제공하기 위해 전류 i5와 같은 전류가 변조되는 방식은 피.이. 하펠 명의의 명칭이 래스터 정정 회로(RASTER CORRECTION CIRCUIT)인 미합중국 특A허 제4,179,392호에 더욱 상세히 설명되어 있다.
제8a도 내지 제8c도는 제7도의 회로(250') 동작중에 얻어진 파형을 도시한다. 제8a 내지 8c도 및 제7도에서 유사한 기호 및 심볼은 유사한 항목 또는 기능을 나타낸다. 제7도의 전류 i5의 결과로서 제8b도의 전류 i3는 트레이스 동안에 안티-S-형으로 되는 것에 주목하라. 내부 핀쿠션 정정이 없으면, 제1c도에 이상적으로 도시된 바와 같이 전류 i3는 기본적인 선형 방식으로 증가할 것이다. 유익하게도 제7도의 트랜지스터 Q2는 트레이스 동안에 전류 i5를 위한 전류 통로를 제공한다. 내부 핀쿠션 왜곡 정정을 제공하기 위해 제8a도의 전류 i5및 제8b도의 전류 i3는 모두 변조된다는 점에 주목하라.

Claims (20)

  1. 제1편향 주파수와 연관된 주파수를 가진 제1입력 신호원과 ; 편향 권선 및 제1리트레이스 커패시턴스를 포함하는 리트레이스 공진회로와 ; 상기 제1입력 신호에 응답하며, 주어진 편향 사이클의 리트레이스 기간동안에 상기 편향 권선에서 편향 전류를 발생시키고 상기 제1리트레이스 커패시턴스에서 제1리트레이스 펄스 전압을 발생시키기 위해 상기 리트레이스 공진 회로에 결합되는 제1스위칭 수단과 ; 상기 리트레이스 기간동안에 제2리트레이스 커패시턴스에서 제2리트레이스 펄스 전압을 발생시키기 위해 상기 리트레이스 공진 회로에 결합된 제2리트레이스 커패시턴스와 ; 입력 공급 전압원과 ; 부하 회로와 ; 상기 제1 및 제2리트레이스 펄스 전압을 상기 부하회로에 연결시키며, 상기 리트레이스 기간 동안에 상기 리트레이스 공진 회로에서 에너지 손실을 보충하기 위해 상기 입력 공급 전압원 및 상기 제1스위칭 수단에 결합된 공급 인덕턴스 및 ; 변조 제2입력 신호원을 구비하는 텔레비젼 편향 장치에 있어서, 제2스위칭 수단(Q2)은 상기 제1(101A) 및 제2(V3) 입력 신호에 응답하며, 상기 제2입력 신호(V3)에 따라 상기 제2리트레이스 펄스 전압(V2)의 시작과 상기 제1리트레이스 펄스 전압(V1)의 시작사이의 시간차를 변동시키기 위해 상기 제2리트레이스 커패시턴스(C2)에 결합되어 상기 제2리트레이스 펄스 전압(V2)이 발생될 때 임피던스 장치가 상기 공급 인덕턴스(W1)와 상기 리트레이스 공진회로(100)사이에 배치되는 식으로 상기 편향 전류(i2)를 변조시키며, 상기 임피던스 장치는 상기 제2리트레이스 커패시턴스(C2)를 포함하고 저주파수에서 상기 리트레이스 공진 회로(100)로부터 상기 공급 인덕턴스(W1)를 절연시키기 위해 상기 리트레이스 공진 회로(100)의 리트레이스 공진 주파수보다 상당히 낮은 주파수에서 고임피던스를 나타내는 것을 특징으로 하는 텔레비젼 편향 장치.
  2. 제1항에 있어서, 상기 고임피던스 장치는 상기 부하회로(556)에서 변동이 일어날 때 마우스티스 왜곡을 감소시키는 것을 특징으로 하는 텔레비젼 편향 장치.
  3. 제1항에 있어서, 상기 제2리트레이스 펄스 전압(V2)이 발생되는 기간동안에, 상기 제2리트레이스 커패시턴스(C2) 및 상기 공급 인덕턴스(W1)는 직렬 배열을 형성하여 상기 제1리트레이스 커패시턴스(C1) 및 상기 편향 곡선(LH)을 포함하는 병렬 배열과 병렬로 결합되는 것을 특징으로 하는 텔레비젼 편향 장치.
  4. 제1항에 있어서, 상기 제2스위칭 수단(Q2)은 상기 제2리트레이스 펄스 전압(V2)이 발생되는 기간 외부의 상기 제1리트레이스 펄스 전압(V1) 부분 동안에 상기 제2리트레이스 커패시턴스(C2)를 바이패스하며, 여기서 상기 공급 인덕턴스(W1), 상기 편향 권선(LH), 상기 제1리트레이스 커패시턴스(C1) 및 상기 제2리트레이스 커패시턴스(C|2)를 포함하는 조합된 공진 회로의 공진 주파수는 상기 제1리트레이스 펄스 전압을 통하여 사실상 동일한 것을 특징으로 하는 텔레비젼 편향 장치.
  5. 제1항에 있어서, 상기 제2스위칭 수단(Q2)은, 상기 제2리트레이스 펄스 전압(V2)의 펄스폭이 변동할 때 상기 공급 인덕턴스(W1)에서 발생되는 제3리트레이스 펄스 전압(Hr)을 상기 편향 전류(i2)와 정확한 동기성으로 유지시키기 위해 상기 제2리트레이스 펄스 전압(V2)의 상기 펄스폭이 변동할때 상기 제1(V1) 및 제2(V2)리트레이스 펄스 전압의 대응하는 선정된 부분사이의 위상 차이가 실질적으로 일정하게 유지되게끔 상기 제2입력 신호(V3)에 따라 상기 제2리트레이스 펄스 전압(V2)의 펄스폭을 변동시키는 것을 특징으로 하는 텔레비젼 편향 장치.
  6. 제1항에 있어서, 상기 공급 인덕턴스는 플라이백 변압기(T1)의 1차 권선(W1)을 구비하며, 상기 부하회로는 상기 변압기(T1)의 2차 권선(W4)에서 생성된 고전압에 연결되어 상기 고전압에 의해 활성화되는 울터 전압 전력 공급원(556)을 구비하며, 상기 울터 전압 전력 공급원(556)은 상기 리트레이스 공진 주파수보다 상당히 낮은 주파수에서 빔 전류 변동에 따라 변화하는 부하를 형성하는 것을 특징으로 하는 텔레비젼 편향 장치.
  7. 제1항에 있어서, 상기 제2스위칭 수단(Q2)은 상기 제2리트레이스 펄스 전압(V2)의 발생을 지연시키는 상기 제2리트레이스 커패시턴스(C2) 양단에 저임피던스를 인가하기 위해 상기 제1리트레이스 펄스 전압(V1)의 제1부분동안에 도전상태로 동작하며, 또한 상기 제2스위칭 수단(Q2)은 상기 제2리트레이스 펄스 전압(V2)의 발생이 가능하도록 상기 저임피던스를 제거하기 위해 상기 제1리트레이스 펄스 전압(V1)의 제2부분동안에 비도전 상태로 동작하는 것을 특징으로 하는 텔레비젼 편향 장치.
  8. 제7항에 있어서, 상기 제2부분은 주어진 리트레이스 기간동안 상기 제1부분을 뒤따르는 것을 특징으로 하는 텔레비젼 편향 장치.
  9. 제7항에 있어서, 상기 편향 권선(LH), 상기 공급 인덕턴스(W1), 상기 제1(C1) 및 제2(C2)리트레이스 커패시턴스를 포함하는 조합된 공진회로의 리트레이스 공진 주파수는 상기 제2스위칭 수단(Q2)이 도전될 때와 상기 제2스위칭 수단(Q2)이 비도전될 때에 사실상 동일하게 유지되는 것을 특징으로 하는 텔레비젼 편향 장치.
  10. 제7항에 있어서, 상기 제2스위칭 수단(Q2)은 상기 제2입력 신호(V3)에 따라 변화하는 크기를 갖는 상기 제1리트레이스 펄스 전압(V1)의 상기 제1부분이 경과될 때까지 도전되어서 상기 제2스위칭 수단(Q2)이 도전되어 있는 한 상기 제2입력 신호(V3)에 응답하여 상기 제2리트레이스 펄스 전압(V2)의 발생을 방지하기 위해 상기 제1부분동안에 상기 제2리트레이스 커패시턴스(C2)의 한쌍의 단자사이에 고임피던스를 형성하며, 또한 상기 제2스위칭 수단(Q2)은 상기 제2리트레이스 펄스 전압(V2)의 발생이 가능하도록 상기 제1부분을 따라서 비도전되는 것을 특징으로 하는 텔레비젼 편향 장치.
  11. 제1항에 있어서, 상기 공급 인덕턴스(W1)는 플라이백 변압기(T1)의 권선을 포함하며, 상기 변압기는 상기 제2스위칭 수단(Q2)이 비도전될 때 상기 제2리트레이스 커패시턴스(C2)를 통하여 상기 리트레이스 공진 회로(100)에 결합되고, 상기 제2스위칭 수단(Q2)이 도전될 때 상기 제2스위칭 수단(Q2)을 통과하여 결합되어서, 상기 제2스위칭 수단이 도전될 때 및 비도전될 때 사실상 변동되지 않는 공진 주파수를 갖는 조합된 리트레이스 공진 회로를 형성하는 것을 특징으로 하는 텔레비젼 편향 장치.
  12. 제1항에 있어서, 상기 제2스위칭 수단(Q2)은 상기 주어진 편향 사이클의 일부분동안에 상기 제1스위칭 수단(Q1)과는 직렬로 결합되고 상기 제2리트레이스 커패시턴스(C2)와는 병렬로 결합되며, 여기서 상기 제2리트레이스 캐패시턴스(C2)는 제1(Q) 및 제2(Q2)스위칭 수단 사이의 제1접합 단자(50)에 결합되며 상기 제1리트레이스 커패시턴스(C1)와 직렬로 결합되는 것을 특징으로 하는 텔레비젼 편향 장치.
  13. 제1항에 있어서, 상기 편향 사이클의 트레이스 기간동안에 트레이스 커패시턴스(Cs)는 상기 편향 권선(LH)과 결합되어 제1트레이스 공진 회로를 형성하며 상기 트레이스 커패시턴스(Cs)와 결합되는 제2트레이스 공진회로(60)는 내부 핀쿠션 왜곡 정정을 제공하며, 여기서 상기 제2스위칭 수단(Q2)이 비도전될 때 상기 제2리트레이스 커패시턴스(C2)에서 생성되는 상기 제2리트레이스 펄스 전압(V2)은 상기 제2트레이스 공진 회로(60)에서 상기 제2리트레이스 펄스 전압(V2)에 따라 변조되는 내부 핀쿠션 왜곡 정정 변조 전류를 발생시키는 것을 특징으로 하는 텔레비젼 편향 장치.
  14. 제1항에 있어서, 상기 제1(Q1) 및 제2(Q2)스위칭 수단 각각은 수평 비율로 작동하며, 여기서 상기 제2스위칭 수단(Q2)은 상기 리트레이스 기간내에서 핀쿠션 왜곡 정정을 제공하는 방식에 따라 상기 제2리트레이스 펄스 전압(V2)의 진폭을 변동시키기 위해 포물선 방식으로 수직 비율로 변동하는 순간에 비도전되는 것을 특징으로 하는 텔레비젼 편향 장치.
  15. 제1항에 있어서, 수평 리트레이스 기간동안에, 지수함수 모양의 상층부를 갖는 사실상의 구형파 펄스(V5)를 발생시키기 위한 상기 리트레이스 공진 회로(100)에 결합된 수단을 구비하며, 상기 구형파 펄스는 동-서 래스터 정정 제어 회로(300)의 차동 증폭기(Q3,Q4)의 제1입력단자(Q4의 베이스)에 결합되며, 상기 증폭기의 제2입력단자(Q3의 베이스)는 수직 비율 신호(V6)에 따라 변화하는 위상을 갖는 상기 제2스위칭 수단(Q2)의 제어 단자(베이스)에 결합된 변조 신호를 상기 차동 증폭기의 출력 단자(Q3의 콜렉터)에서 발생시키기 위해 수직 비율로 신호(V6)에 응답하며, 여기서 상기 구형파 펄스 전압(V5)의 상층부는 상기 수직 비율 신호(V6)의 변동에 대해서 상기 동-서 래스터 정정 제어 회로(300)의 선형성을 개선시키는 방식에 따라 변화하는 것을 특징으로 하는 텔레비젼 편향 장치.
  16. 제1항에 있어서, 상기 제2스위칭 수단(Q2)은 내부 및 외부 핀쿠션 왜곡 정정을 제공하도록 상기 편향 전류(i2)를 변조시키는 것을 특징으로 하는 텔레비젼 편향 장치.
  17. 제1항에 있어서, 상기 리트레이스 기간동안에, 수직 비율 포물선 방식으로 변화하는 위상을 갖는 제어 신호(V3)를 수평 비율로 발생시키기 위한 수단(300)을 구비하며, 여기서 상기 제2스위칭 수단(Q2)은 상기 제어 신호(V3)의 상기 위상이 변화할 때 상기 제2리트레이스 펄스 전압(V2)의 펄스폭을 변화시키도록 상기 제어 신호(V3)에 응답하는 것을 특징으로 하는 텔레비젼 편향 장치.
  18. 제1항에 있어서, 상기 제2리트레이스 펄스 전압(V2)은 상기 제1리트레이스 펄스 전압(V1)과 관련하여 사실상 일정하게 유지되는 위상을 갖는 것을 특징으로 하는 텔레비젼 편향 장치.
  19. 수평 편향 주파수와 연관된 주파수를 가진 제1입력 신호원과 ; 편향 권선 및 제2리트레이스 커패시턴스를 포함하는 리트레이스 공진회로와 ; 상기 제1입력 신호에 응답하며 상기 리트레이스 공진 회로에 결합되어 상기 편향 권선에서 수평 편향 전류를 발생시키고 상기 제1리트레이스 커패시턴스에서 제1리트레이스 펄스 전압을 발생시키기 위한 제1트랜지스터 스위치와 ; 상기 리트레이스 공진 회로와 직렬로 결합되며 제2리트레이스 커패시턴스에서 제2리트레이스 펄스 전압을 발생시키기 위한 제2리트레이스 커패시턴스와 ; 수직 편향 주파수와 연관된 주파수를 가진 제2입력 신호원과 ; 상기 제1 및 제2입력 신호에 응답하며 상기 수직 편향 주파수에 따라 변화하는 위상을 가진 수평 주파수에서 제어 신호를 발생시키기 위한 수단을 구비하는 래스터 왜곡이 정정된 편향 장치에 있어서, 제2스위치(Q2)가 상기 제1스위치(Q1)에 결합되어 트레이스 기간동안에 발생하는 상기 편향 전류(i2)의 주어진 사이클의 일부분 동안에 상기 제1트랜지스터 스위치(Q1) 및 제2스위치(Q2)는 직렬로 결합되며, 상기 제1리트레이스 펄스 전압(V1)이 시작되는 시간과 관련하여 상기 제2리트레이스 펄스 전압(V2)이 시작되는 시간을 변동시키는 반면에 상기 두 리트레이스 펄스 전압사이의 위상 차이는 사실상 일정하게 유지하도록 상기 제2스위치(Q2)는 상기 제어 신호(V3)에 응답하며 상기 제2리트레이스 커패시턴스(C2)와 결합되는 것을 특징으로 하는 래스터 왜곡이 정정된 편향 장치.
  20. 제19항에 있어서, 상기 제2리트레이스 펄스 전압(V2)이 시작되는 시간과 상기 제2리트레이스 펄스전압(V2)이 종결되는 시간사이의 중심점은 상기 제1리트레이스 펄스 전압(V1)과 사실상 동위상을 유지하는 것을 특징으로 하는 래스터 왜곡이 정정된 편향 장치.
KR1019890002756A 1988-03-10 1989-03-07 래스터 왜곡이 정정된 편향 장치 텔레비젼 편향 장치 KR970005218B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB888805758A GB8805758D0 (en) 1988-03-10 1988-03-10 Raster corrected horizontal deflection
US8805758 1988-03-10
GB8805758 1988-10-03

Publications (2)

Publication Number Publication Date
KR890015565A KR890015565A (ko) 1989-10-30
KR970005218B1 true KR970005218B1 (ko) 1997-04-14

Family

ID=10633213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890002756A KR970005218B1 (ko) 1988-03-10 1989-03-07 래스터 왜곡이 정정된 편향 장치 텔레비젼 편향 장치

Country Status (12)

Country Link
EP (1) EP0332091B1 (ko)
JP (1) JP2596824B2 (ko)
KR (1) KR970005218B1 (ko)
CN (1) CN1018043B (ko)
CA (1) CA1299741C (ko)
DE (1) DE68926519T2 (ko)
ES (1) ES2091753T3 (ko)
FI (1) FI92783C (ko)
GB (1) GB8805758D0 (ko)
HK (1) HK1004318A1 (ko)
SG (1) SG80520A1 (ko)
TR (1) TR25808A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9100123D0 (en) * 1991-01-04 1991-02-20 Rca Licensing Corp Raster corrected horizontal deflection
JPH0568178A (ja) * 1991-09-06 1993-03-19 Sony Corp 偏向電流発生回路
TW319939B (ko) * 1993-12-13 1997-11-11 Thomson Consumer Electronics
GB9401364D0 (en) * 1994-01-25 1994-03-23 Rca Thomson Licensing Corp Deflection circuits with distortion correction
GB9405799D0 (en) * 1994-03-24 1994-05-11 Thomson Consumer Electronics Shaped parabolic correction waveform for curved face plate display tube
US6586895B2 (en) * 2001-05-08 2003-07-01 Thomson Licensing S.A. Raster distortion correction circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3737572A (en) * 1971-07-23 1973-06-05 Zenith Radio Corp Series-connected power supply and deflection circuits utilizing a single shunt regulator
JPS5419324A (en) * 1977-07-14 1979-02-14 Sony Corp Current control circuit
US4625154A (en) * 1985-07-30 1986-11-25 Rca Corporation Deflection circuit with a switched mode modulator circuit
PT84306B (pt) * 1986-02-27 1989-10-04 Gen Electric Dispositivo de deflexao
GB8604865D0 (en) * 1986-02-27 1986-04-03 Rca Corp Raster correction circuit
GB2193407A (en) * 1986-07-18 1988-02-03 Philips Electronic Associated Television line output circuit
US4794307A (en) * 1986-11-04 1988-12-27 Haferl Peter E Raster distortion correction for a deflection circuit

Also Published As

Publication number Publication date
CA1299741C (en) 1992-04-28
FI92783B (fi) 1994-09-15
GB8805758D0 (en) 1988-04-07
FI891026A (fi) 1989-09-11
FI92783C (fi) 1994-12-27
HK1004318A1 (en) 1998-11-20
JP2596824B2 (ja) 1997-04-02
EP0332091B1 (en) 1996-05-22
JPH01268355A (ja) 1989-10-26
CN1018043B (zh) 1992-08-26
EP0332091A2 (en) 1989-09-13
EP0332091A3 (en) 1992-04-22
DE68926519D1 (de) 1996-06-27
DE68926519T2 (de) 1996-12-12
TR25808A (tr) 1993-08-06
KR890015565A (ko) 1989-10-30
ES2091753T3 (es) 1996-11-16
CN1036676A (zh) 1989-10-25
FI891026A0 (fi) 1989-03-03
SG80520A1 (en) 2001-05-22

Similar Documents

Publication Publication Date Title
US4906902A (en) Raster distortion corrected deflection circuit
US4625154A (en) Deflection circuit with a switched mode modulator circuit
US5399945A (en) Raster distortion correction circuit
KR920005869B1 (ko) 동-서 핀쿳션 보정 수평편향회로
JP2938451B2 (ja) 偏向装置
KR970005218B1 (ko) 래스터 왜곡이 정정된 편향 장치 텔레비젼 편향 장치
US4225809A (en) Side pincushion correction circuit
US4464612A (en) Circuit arrangement for a picture display device for generating a sawtooth-shaped line deflection current
US5115171A (en) Raster distortion correction circuit
US4607195A (en) Picture display device comprising a power supply circuit and a line deflection circuit
KR0137019B1 (ko) 텔레비젼 편향 장치
US4916366A (en) Power supply protection circuit
JP3056490B2 (ja) 偏向装置
US4441058A (en) Deflection circuit with linearity correction
KR100218823B1 (ko) 래스터 왜곡 보정회로
US6320332B1 (en) Raster distortion correction circuit
EP0266996B1 (en) Raster correction circuit
EP0114430B1 (en) Picture display device comprising a power supply circuit and a line deflection circuit

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060315

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee