KR100282691B1 - 라스터 왜곡 보정 회로 - Google Patents

라스터 왜곡 보정 회로 Download PDF

Info

Publication number
KR100282691B1
KR100282691B1 KR1019930014184A KR930014184A KR100282691B1 KR 100282691 B1 KR100282691 B1 KR 100282691B1 KR 1019930014184 A KR1019930014184 A KR 1019930014184A KR 930014184 A KR930014184 A KR 930014184A KR 100282691 B1 KR100282691 B1 KR 100282691B1
Authority
KR
South Korea
Prior art keywords
retrace
deflection
switching means
resonant circuit
pulse voltage
Prior art date
Application number
KR1019930014184A
Other languages
English (en)
Other versions
KR940003314A (ko
Inventor
페터에두아르트하펄
Original Assignee
락스 죠셉 제이.
알씨에이 라이센싱 코오포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 락스 죠셉 제이., 알씨에이 라이센싱 코오포레이숀 filed Critical 락스 죠셉 제이.
Publication of KR940003314A publication Critical patent/KR940003314A/ko
Application granted granted Critical
Publication of KR100282691B1 publication Critical patent/KR100282691B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
    • H04N3/233—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Details Of Television Scanning (AREA)

Abstract

E-W 스위칭 트랜지스터(Q1)는 플라이백 변압기 1 차 권선(W1)과 수평 편향출력 트랜지스터 회로(100, Q2)사이에 접속되어 E-W 핀쿠션 라스터 보정에 필요한 편향 전류 진폭의 E-W 변조를 얻도록 리트레이스 에너지를 제어한다. E-W 스위칭 트랜지스터는 리트레이스의 일부분(제 2d 도의 t2,t3-t4)동안 수평편향 권선(LH)을 포함하는 리트레이스 공진 회로(100)를 플라이백 변압기를 포함하는 플라이백 공진 회로(W1)로 부터 분리시킨다. 편향 권선은 공통도체에 접속되어 편향 귄선에서 유기되는 리트레이스 전압 샘플(W4)의 사용을 허용하며, E-W 수위칭 트랜지스터에 접속되어 플라이백 변압기를 바이패스시키는 방식으로 스위칭 동작을 제어한다. 1 차 권선에 직렬 접속된 저상(R1)은 트레이스동안 빔 전류를 나타내는 전압(VC7)을 유기한다. 상기 저항 양단의 전압은 E-W 스위칭 트랜지스터에 접속되어 빔 전류 변화로 인한 라스터 폭의 변화를 방지한다.

Description

라스터 왜곡 보정 회로
제1도는 핀쿠션 보정 장치를 포함하는 본 발명의 양상을 구체화한 편향회로를 도시한 도면.
제2a-2g도는 제1도 회로의 동작을 설명하기에 유용한 파형도.
제3도는 제1도의 회로에서 E-W 라스터 왜곡 보정을 제공하는 수직속도 파라볼러 전류를 발생시키기 위한 수직 편향 회로를 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
99 : 플라이백 공진 회로 1OO : 리트레이스 공진 회로
101 :위상 제어단 200 : 라스터 왜극 보정 회로
251 : 플라이백 회로 300 : E-W 제어 회로
본 발명은 영상 디스플레이 장치의 편향 회로에 관한 것이다.
통상적으로, 수평 편향 회로는 라스터를 정확히 디스플레이하기 위해 화상 정보를 포함하는 영상 신호에 정확히 동조되거나 등기화되어야 할 필요성을 요구한다. 일반적으로, 편향 회로의 플라이백 변압기에서 생성되는 리트레이스 펄스는 상기 동기화를 이루기 위해 위상 제어 루프에서 피도백 펄스를 제공하는데 이용된다. 그러나, 울터 전원이 플라이백 변압기에 의해 활성화될 경우, 빔 전류의 변화는 변압기에 의해 생성된 리트레이스 펄스의 모양과 폭을 반화시킨다. 바람직하지 않게도, 수평 편향 권선에서의 수평 편향 전류의 위상은 플라이백 변압기에서 생성된 플라이백 펄스의 위상에 대해 오프세트 되거나 위상 시프트될 수 있다. 이 결과, 동기화가 부정확하게 되어 빔 전류에 의존하는 가시적인 수평 화상이 시프트되거나 라스터가 수평 방향으로 구부러지게 된다. 이러한 바람직하지 않은 라스터 왜곡은 스위칭하기 위해 플라이백 펄스를 이용하는 스위칭된 좌우(East-West ; E-W) 핀쿠션 라스터 왜곡 보정 회로가 사용될 때 더욱 초래될 수 있다.
편향 회로의 위상을 영상 신호에 동조시키고 E-W 핀쿠션 라스터 왜곡 보정 회로를 제어하기 위해서는 변압기에서 생성되는 리트레이스 펄스를 사용하는 대신에 수평 편향 권선에서 형성된 리트레이스 펄스를 사용하는 것이 바람직할수 있다. 이를 위해서는, 리트레이스동안 공통 도체 또는 접지 전위에 있는 수평 편향 권선의 단부 단자를 갖는 것이 바람직하다.
미합중국 특허 제 5,115,171 호(하펄 특허)에 기술되어 있는 수평 편향회로에서는, 수평 편향 권선의 하나의 단부 단자가 접지 전위에 접속된다.
플라이백 변압기와 편향 권선을 포함하는 리트레이스 공진 회로간에는 소결합이 제공된다. 편향 권선의 접지 단자로 인해 수평 편향 귄선의 리트레이스 펄수의 위상은 입상 신호에 보다 정확하게 동조된다. 소결합은 빔 전류에 의존하는 수평 편향 전류의 위상 변조를 감수시키고, 또한 소위 "마우스티스"(mouseteeth)형 라스터 왜곡의 발생물 감소시킨다. 하펄 특허에 있어서, 플라이백 변압기는 E-W 라스터 왜곡 보정 회로를 제어하는 플라이백 펄스를 발생하기 위해 제 3 의 권선을 포함하고 있다.
표준 플라이백 변압기를 이용할 수 있도록 상기 제 3 의 권선이 없는 플라이백 변압기를 이용하는 것이 바람직하다. 또한, 빔 전류 로드 변화에 영향을 적게 받는 회로를 구성하기 위해서, E-W 라스터 왜곡 보정회로를 제어하는데 있어 플라이백 변압기 펄스 대신에 편향 권선에서 생성되는 리트레이스 전압을 사용하는 것이 바람직하다. 게다가, 일정한 화상폭을 유지하기 위해 플라이백 변압기의 빔 전류 로드에 따라 편향 전류의 진폭을 변화시키는 브리딩(breathing) 보상을 제공하는 것이 바람직하다.
본 발명의 양상을 구체화한 텔레비젼 편향 장치는 제1편향 주파수에 관련된 주파수에서 제 1 스위칭 신호원을 포함한다. 리트레이스 공진 회로는 편향 권선과 제 1 리트레이스 커패시터를 포함한다. 입력 공급 전압원은 공급 인덕턴스에 접속된다. 플라이백 펄스 전압은 공급 인덕턴스에서 형성된다. 제 1 스위칭 장치는 리트레이스 공진 회로에 접속되고 제 1 스위칭 신호에 응답하여 주어진 편향 사이클의 리트레이스 간격동안 편향 권선에서는 편향 전류를 그리고 리트레이스 공진 회로에서는 제 1 리트레이스 펄스 전압을 발생시킨다. 제 2 스위칭 장치는 공급 인덕턴스와 리트레이스 공진 회로에 접속되고 변조 신호와 제 1 리트레이스 펄스 전압에 응답하여 리트레이스 공진 회로에서의 에너지 손실을 보충하기 위해 공급 인덕턴스를 리트레이스 공진 회로에 접속시킨다. 제 2 스위칭 장치는 변조 신호와 제 1 리트레이스 펄스 전압에 따라 결정되는 상기 리트레이스 펄스 전압의 제어가능한 제 1 부분동안 공급 인덕턴스와 리트레이스 공진 회로와의 결합을 해체시킨다. 제 1 리트레이스 펄스 전압은 공급 인덕턴스를 바이패스시키는 신호 경로를 거쳐 제 2 스위칭 장치의 제어 단자에 접속된다.
제 1 도의 수평 편향 회로(250)는 예를들어 음극선관(CRT) VIDEOCOLOR A59ECY13×31 에 수평 편향을 제공한다. 회로(250)는 PAL 표준에서 약 15,625 KHz 수평 주파수 FH에서 동작하는 스위칭 트랜지스터(Q2)와 안티-패럴렐(anti-parallel)탬퍼 다이오드(DQ2)를 포함한다. 리트레이스 커패시터(C2)는 트랜지스터(Q2)와 다이오드(DQ2)에 병렬로 접속된다. 편향 권선(LH)은 S 자형 또는 트레이스 트랜지턴스(Cs) 및 선형성 인덕턴스(LLIN)와 직렬로 접속되어 트랜지스터(Q2), 다이오드(DQ2) 및 리트레이스 커패시터(C2)에 각각 병렬로 접속된 회로 분기를 형성함으로서 수평 리트레이스동안 리트레이스 공진회로(100)를 형성한다.
제 1 도에 상세히 도시되지 않은 수평 발진기와 위상 검출기를 포함하는 위상 제어단(1O1)은 수평 동기 신호 Hs 에 응답한다. 신호 Hs 는 예를들어 도면에는 도시되지 않은 텔레비젼 수신기의 영상 검출기로부터 유도되고, 그 기준 전위는 접지 전위에 있다. 커패시터(C2)의 리트레이스 전압 V4은 용량성 전압 분할기를 형성하는 커패시터(C7)및 커패시터(C4,C3)를 거쳐 접속되어 기준 전위와 접지 전위에 있는 낮은 진폭 리트레이스 전압 V4a을 얻는다. 전압 V4a은 동기화 신호 Hs 에 리트레이스 펄스 전압 V4을 동기화하도록 위상 제어단(101)의 제 2 입력단 (101a)에 인가된다. 위상 제어단(101)은 도시되지 않은 종래의 구동기단을 통해 트랜지스터(Q2)의 베이스-에미터 접점에 스위칭 전압 V1을 인가하여여 수평 주파수 FH에서 베이스 구동 전류를 생성한다. 전압 V1 은 또한 접지 전위가 기준 전위가 된다.
라스터 왜곡 보정 회로(200)는 리트레이스동안 플라이백 회로(251)의 M0S스위칭 트랜지스터(Q1)의 스위칭 타이밍을 제어하는 E-W제어회로(300)를 포함한다. 회로(251)에 있는 플라이백 변압기(T1)의 1 차 귄선(W1)은 B+ 전압원과 스위칭 트랜지스터(Q1)의 도레인 전극사이에 접속된다. 플라이백 커패시터(C1)는 트랜지스터(Q1)과 권선(W1)간의 접점단자(W1a)에 접속되어 권선(W1)과 함께 회로(251)의 플라이백 공진 회로(99)를 형성한다. 트랜지스터(Q1)의 소수 전극은 직렬 접속된 전류 샘플링 저항(R1)과 전류 샘플링 저항(R2)을 거쳐 회로(250)의 트랜지스터(Q2)의 콜렉터에 접속된다.
공진 회로(99,1O0)는 리트레이스 간격의 제어가능한 부분동안 편향회로(250)에 전원을 공급하기 위해 트랜지스터(Q1)에 의해 병렬 접속된다.
공진 회로(99,100)는 동일한 공진 주파수 44 KHz 를 갖는다. 따라서, 공진 회로(99,1O0)가 병렬로 접속될 경우, 회로(100)의 결과적인 공진 주파수는 변하지 않는다. 커패시터(C5)는 트랜지스터(Q1)가 도통하지 않을때 공진 회로(99)와 공진회로(10O)간에 소결합을 제공한다.
제 2a-2g 도는 제 1 도 회로의 동작을 설명하기 위한 파형을 도시한 것이다.
제 1 도 및 제 2a-2g 도의 유사한 기호 및 번호는 유사한 기능을 나타낸다. 제 1 도의 트랜지스터(Q1,Q2)는 각각 구동 전압(V1,V3)을 나타낸 제 2a 도 및 제 2d 도의 파형으로 도시된 것처럼 트레이스 간격 t4-t1 동안 전도상태에 있다. 제 2c 도의 업램핑(upramping) 트레이스부와 전류 i1 는 제 1 도의 직렬 접속된 트랜지스터(Q1.Q2)를 통해 접지로 흐른다. 제 2g 도의 편향 전류 i3 는 제 1 도의 트랜지스터(Q2)를 통해 접지로 흐른다. 전류 i1 와 전류 i3 의 음의부분은 적분 다이오드(DQ2)와 트랜지스터(Q1)의 도시되지 않은 적분 다이오드를 통해 흐른다.
편향 트랜지스터(Q2)는 제 2a 도의 시간 t1 에서 턴 오프되어 리트레이스간격 t1-t4 을 시작한다. 다음에, 제 1 도의 전류 i3 는 제 2f 도에 도시된 것처럼 리트레이스 전압 V4을 생성아기 위해 커패시터(C2)를 통해 흐른다. 커패시터(C2)의 전압 V4은 제 1 도의 커패시터(C7)와 저항(R11)을 거쳐 E-W 제어 회로(300)에 접속된다. 제 1 도의 E-W 제어 회로(300)는 이하에 설명되는 것처럼 제 2d 도의 리트레이스 간격의 일부 즉, 간격 t2-t3 동안 일어나는 제어가능한 순간에 트랜지스터(Q1)를 턴오프시키키 위해 트랜지스터(Q1)의 게이트에서 구동 전압 V3 을 발생시킨다.
제 2b 도의 파형을 가지며 트랜스터(Q1)의 드레인에서 유기된 플라이백 전압 V2 의 진폭은 제 1 도의 공급 전압 B+ 에 의해 조절되거나 안정화되고, 이는 리트레이스동안 트랜스지터(Q1)의 전도 상태의 변화와는 무관하다. 제 2e 도의 시간 t1 으로부터 제 1 도의 트랜지스터(Q1)가 턴오프될 때까지, 트랜지스터(Q1)의 전류 i2 는 공진 회로(100)에서의 에너지 손실분을 보충해준다.
권선(W1)에서의 플라이백 전류 i1 는 제 2e 도의 전류 i2 의 제 1 부분으로 분리되는데, 전류 i2 는 작은 진폭을 가지며 제 1 도의 트랜지스터를 통해 공진회로(100)로 흐른다. 전류 i1 의 나머지 부분은 커패시터(C1,C5)를 통해 흐른다. 전류 i2 가 흐로는 기간은 리트레이스 전압 V4 및 편향 전류 i3 의 파라볼러파 엔벨로프의 수직속도에서 진폭 변조를 얻기 위해 트랜지스터(Q1)의 동작에 의해 변조된다. 진폭 변조는 제 2f 도 및 제 2g 도의 오른쪽 파형으로 도시된 것처럼 E-W 라스터 왜곡을 보정하는데 필요하다.
라스터의 상부에서 중앙쪽으로, 제 1 도의 트랜지스터(Q1)의 턴오프 순간은제 3 도의 수직 편향 회로에서 발생되는 수직 파라볼러 전류 iD6 에 의해 제 2d 도의 시간 t2 에서 시간 t3 로 점차 지연된다. 이로인해 제 1 도의 전류 i2 제 2f 도 및 제2g 도의 리트레이스 전압 V4 및 편향 전류 i3 의 점점 증가하는 진폭을 생성하도록 증가치는 시간 간격동안 편향 전류(250)로 흐르게 된다.
라스터의 중앙으로부터 하부까지는, 트랜지스터(Q1)의 턴오프 순간은 제 2d 도의 시간 t3 에서 시간 t2 까지 점차 전진된다. 그 결과로서, 제 2e 도의 전류 i2는 감소하는 시간 간격동안 제 1 도의 편향 회로(250)로 흐르게 되는데, 이로서 전압 V4 과 전류 i3 의 진폭이 감소되게 된다. 이런식으로, 빔 위치 또는 E-W 핀쿠션 왜극 에러가 보정된다.
구동기 트랜지스터(Q3)를 포함하는 제어 회로(300)는 다이오드(D6)를 거쳐 접속되는 E-W 변조 수직 파라볼러 전류 iD6 에 응답한다. 저항(R8,R11), 저항(R12) 및 커패시터(C8)를 포함하는 DC 피드백 경로에서는 리트레이스 전압 V4 의 평균값 또는 DC 값을 B+ 전압에 비교한다. 커패시터(C3,C4,C7,C8) 에 의해 형성된 용량성 분할기를 포함하는 AC 피드백 경로에서는 라스터 상부에서의 링잉(ringing)을 방지하기 위해 고주파 루프 이득을 감소시킨다. E-W 제어회로(300)는 구동기 트랜지스터(Q3)를 제어하는 비교기 트랜지스터(Q4)와 페디스탈 발생기 트랜지스터(Q5)를 추가로 포함한다.
회로(300)의 기준 전의 REF 는 트랜지스터(Q2)의 콜렉터로부터 멀리 떨어진 저항(R1)의 단자(253)에 접속된 도체(252)에서 설정된다. 수평 트레이스동안, 기준 전위 REF 는 저항(R1)에서의 작은 전압 강하와 트랜지스터(Q2)의 포화 전압과의 합을 무시하는 접지 도체 G 에서 형성된 접지 전위에 있다. 수평 트레이스동안, 회로(300)의 기준 전위 REF 에 있는 단자를 갖는 커패시터(C9)는 직렬 접속된 저항(R6), 다이오드(D2) 및 다이오드(D3)를 거쳐 B+ 전압으로 부터 충전된다. 커패시터(C9)의 전압은 커패시터(C9) 양단에 접속된 제너 다이오드(D5)의 동작에 의해 18 V 로 제한된다. 다이오드(D3)에 흐르는 커패시터(C9)의 충전 전류는 다이오드(D3)의 순방향 전압이 트랜지스터(Q5)의 베이스-에미터 접합을 역바이어스시키기 때문에 트랜지스터(Q5)를 비전도 상태로 유지시킨다.
따라서, 트랜지스터(Q5)로부터는 어떠한 에미터 전류도 트랜지스터 (Q4)에 흐르지 못한다. 따라서, 트랜지스터(Q4) 또한 비전도상태이다. 트랜지스터(Q4)의 콜렉터 전류에 의해 구동되는 베이스를 갖는 트랜지스터(03) 또한 비전도 상태이다. 저항(R5)을 거쳐 공급되는 트랜지스터(Q3)의 콜렉터 전압은 트랜지스터(Q3)가 비전도 상태이므로 커패시터(C9)의 전압과 대략 동일하다.
저항(R4)을 거쳐 트랜지스터(Q1)의 게이트에 접속되는 트랜지스터 (Q3)의 콜렉터 전압으로 인해 트랜지스터(Q1)는 수평 트레이스 전체에 걸쳐 전도 상태가 된다.
트레이스동안, B+ 공급 전압은 커패시터(C8)에 접속되는 저항(R12)에서의 전류를 생성한다. 커패시터(C8)는 트랜지스터(Q4)의 베이스와 도체(252)에서의 기준 전위 REF 사이에 접속된다. 저항(R12)에서의 전류는 또한 저항(R1)과 전도 트랜지스터(Q2)를 통해 흐른다. 저항(R12)에서와 전류의 걸과로서, 트랜지스터(Q4)의 업램핑 베이스 전압은 기준 전위 REF 에 대해 커패시터(C8)에서 생성된다. 커패시터(C3,C4,C7)에 의해 형성된 용량성 분할기의 커패시터(C7) 양단에 유기되는 양극 트레이스 전압은 트랜지스터(Q4)의 업 램핑베이스 전압을 증가시키도록 저항(R11)과 커패시터(C8)를 거쳐 접속된다.
리트레이스 동안 저항(R11,R12)에서의 역방향 전류는 커패시터(C8) 양단과 트랜지스터(Q4)의 베이스애서 다운-램핑(down-ramping) 전압을 생성한다. 그 결과로서, 제 1 도에 도시한 것처럼 트랜지스터(Q4)의 베이스에서 수평 트레이스 톱니파 전압 유기된다.
리트레이스동안, 리트레이스 건압 V4 은 다이오드(D2)를 역바이어스시킨다.
커패시터(C9)에서의 저항 VC9 에 의해 생성된 전류는 트랜지스터(Q5)의 베이스에 접속된 저항(R9)에 흐르며 리트레이스동안 다이오드(D3)를 역바이어스 시킨다.
트랜지스터(Q5)는 턴온되고, 도체(252)에서 기준 전위인 페디스탈 전압 VP 이 제너 다이오드(D4) 양단에서 유기된다. 페디스탈 전압 VP 은 또한 비교기 트랜지스터(Q4)의 에미터에서 유기되어 비교기 트랜지스터(Q4)에 대한 한계 전압을 설정한다. 리트레이스가 시작되면, 트랜지스터(Q4)의 베이스 전압은 전압 VP 보다 더 커진다. 따라서, 트랜지스터(Q4)는 비전도상태, 트랜지스터(Q1)는 전도상태가 된다.
수평 리트레이스동안의 제어가능한 순간에서, 한계 또는 페디스탈 전압 VP에 대해 트랜지스터(Q4)의 다운-램핑 베이스 전압의 크로스-오버(cross-over)가 일어난다. 트랜지스터(Q4)의 에미터-베이스 전압은 설명을 위해 무시될 수 있다. 크로스-오버가 일어날 경우, 트랜지스터(Q4)는 턴온되는데, 이로써 트랜지스터(Q3)는 턴온되고 트랜지스터(Q1)은 턴오프된다. 거항(R5)과 전도 트랜지스터(Q3)에 흐르는 전류는 트랜지스터(Q5)의 베이스 전류를 더욱 증가시키고, 바림직하게도 트랜지스터(Q1)의 게이트에서 전압 V3 의 리딩 에지를 스피드 업(speed up)한다. 따라서, 전압 V3 의 리딩에지는 전류 iD6 에 따라서 시간 시프트된다. 전류 iD6 는 트레이스동안 다이오드(D6)를 거쳐 커패시터(C8)에 인가된다. 리트레이스가 끝날때 쯤에는, 다이오드(D2,D3)는 다시 순바이어스되고, 트랜지스터(Q5,Q4,Q3)는 트레이스동안 트랜지스터(Q1)가 전도상태를 유지하도록 트랜지스터(Q4)의 베이스 전압에 상관었이 턴오프된다. 전류 iD6 가 없으면, 트랜지스터(Q4)의 베이스에서의 전압은 트랜지스터(Q4)의 에미터 전압보다 더 낮아진다.
리트레이스 전압 V4 은 정상 동작 레벨이상으로 증가하여 플라이백 전압 V2과 동일해진다고 가정하자. 플라이백 전압 V2 의 평균값은 B+ 전압과 동일하기 때문에, 이경우 전압 V4 의 평균값은 또한 B+ 전압과 동일하다. 따라서, 저항(R12)을 통하는 평균 전류는 0 이 되고, 커패시터(C8) 양단의 DC 전압 또한 0 이 되며 트랜지스터(Q4)의 베이스에서의 램프파 전압 레벨은 도체(252)에서의 전압 기준과 대략 동일하다. 그 결과로서, 트랜지스터(Q1)는 시간 t1 에서 턴오프되어 전압 V4 을 감소시킨다. 이와 유사하게, 전압 V4 의 낮은 진폭은 트랜지스터(Q1)의 턴오프 시간을 지연시키는 경향이 있는 트랜지스터(Q4) 베이스 전압의 양의 시프트의 원인이되고 이로써 전압 V4 의 진폭은 증가하게 된다. 따라서, 전압 V4 을 안정화하기 위한 부궤환이 제공된다.
파라볼러 모양의 구동 전류 iD6 는 원하는 라스터 보정과 화상폭을 얻기위해 트레이스동안 커패시터(C7,C8)를 충전시킨다. 다이오드(D6)는 리트레이스동안 차단된다. 구동 전류 iD6 는 트랜지스터(Q6)의 콜렉터 전류로부터 공급되며, 다이오드(D6)의 순방향 전압, 트랜지스터(Q2)의 포화 전압 또는 전류 샘플링 저항(R1) 양단의 전압 강하에 영향을 받지 않는다. 구동 전류는 최대 화상폭을 얻기 위해 저항(R8)을 통한 방전 전류를 초과한.다 저항(R12)을 거치는 피드백 경로는 E-W 라스터 보정 회로를 안정화시킨다. 커패시터(C3,C4,C7)와 저항(R11)에 의해 형성된 용량성 분할기를 거치는 AC 피드백은 링잉을 방지한다.
본 발명의 양상에 따라서, 리트레이스동안, 리트레이스 공진 회로(100)에서 생성된 리트레이스 펄스 전압 V4 으로부터의 신호 전이는 변압기(T)를 바이패스시키는 신호 경로를 거쳐 제어회로(300)에 공급된다. 전압 V4 의 리딩 에지는 트랜지스터(Q3)의 베이스 전압의 리딩 에지를 생성하기 위해 시간 시프트되거나 지연된다. 지연은 커패시터(C8)을 통해 얻어지고 전류 iD6 에 따라 변화될 수 있다.
바람직하게도, 회로(100)는 리트레이스동안 로드에 의존하는 빔 전류에 의해 로드되지는 않는다. 그 이유는 트랜지스터(Q1)가 리트레이스동안 플라이백 변압기(T)로 부터 공진회로(100)를 분리시키기 때문이다. 반면에, 변압기(T)에서의 전류 i1 는 리트레이스 공진 회로(100)에서의 에너지 손실을 보상하여 빔 전류가 로드 회로(100)를 로드시키지 못한다. 따라서, 바람직하게도 변압기(T)가 바이패스되므로 빔 전류 로드 변화에 의해 야기될 수 있는 리트레이스 전압 V4 의 진폭 및 위상이 재빨리 변화되는 것이 방지된다. 이에 따라, 제어회로(300)는 바람직하게도 빔 전류 로드 변화에 의해 야기될 수 있는 편향 전류 i3 에서의 바람직하지 않은 신속한 변화를 초래하지 않는다.
전압의 급격한 변화에 의해 야기되는 라스터 브리딩은 저항 (R1)과 저항(R1a), 저항(R11) 및 저항(R11)과의 병렬 접속으로 형성된 피드백 경로를 거쳐보상된다. 변압기(T)의 1 차축 권선(W1)에서의 전류는 저항(R1) 양단에서 샘플링되고 이 샘플링된 전압은 전위차계 저항(R1a)에 의해 전압 분할된다. 그 결과로서, 빔 전류의 증가는 증가된 1 차측 전류 i1 와 저항(R1) 양단의 보다 큰 음의 평균 전압을 초래한다. 결과적으로, 저항(R8)을 통한 평균 방전 전류는 트랜지스터(Q4)의 베이스 전압을 증가 및 감소시키고, 높은 울터 전압 강하를 보상하기 위해 화상폭을 차례로 증가 및 감소시킨다. 바람직하게도, 샘플링 저항(R1)은 외측 편향 회로(250)에 접속되어 편향 선형성을 저하시키지 않는다.
저항(R1)값은 고전압원 임피던스에 적합하게 설정되어 있다. 보상의 정도는 전위차계 저항(R1a)을 조절함으로써 조절된다.
소프트 스타트-업(soft start-up) 특성은 저항(R6)을 거쳐 서서히 충전되는커패시터(C9)에 의해 제공되며, 이로써 트랜지스터(Q1)의 서서히 증가하는 게이트 전압과 제어된 유입 전류를 차례로 생성한다. 트랜지스터(Q1)는 전류 샘플링 저항(R2)에 의해 그리고 저항(R3) 및 다이오드(D1)에 의해 과전류로부터 보호된다. 트랜지스터(Q1)가 턴오프될 경우, 과도 전류의 결과로서 저항(R2) 양단에 걸리는 전압은 다이오드(D1)의 순방향 전압과 트랜지스터(Q1)의 베이스-에미터 전압과의 합을 초과한다. 따라서, 트랜지스터(Q1)는 추가의 과전압 보호를 필요로하지 않는 애벌런치 방지 MOSFET 트랜지스터이다.
이와같이, 과전압에 대해 트랜지스터(Q1)는 자기보호된다.
2 FH의 수평 주파수에서의 동작은 거의 수정이 불필요하다. 1 차측 권선(WL)의 인덕턴스는 바람직하게는 약 O.8mH 가 되어야 한다. 제어 회로에서 커패시터(C8), 저항(R6) 및 저항(R5)의 값은 바람직하게는 각각 10O nF, 1O ㏀ 및 2.2 ㏀ 으로 변경되어야 한다.

Claims (20)

  1. 제1 편향 주파수(FH)에 관련된 주파수를 갖는 제1 스위칭 신호(HS)의 소스와, 편향 권선(LH)과 제1 리트레이스 커패시터(C2)를 포함하는 리트레이스 공진 회로(WO)와,
    입력 공급 전압(B+) 소스와,
    상기 입력 공급 전압 소스에 접속되어 플라이백 펄스 전압(V2)을 발생시키는 공급 인덕턴스(W1)와,
    상기 리트레이스 공진 회로에 접속되고 상기 제1 스위칭 신호에 응답하여 소정의 편향 사이클의 리트레이스 간격동안 상기 편향 권선에서는 편향 전류(i3)를 발생시키고 상기 리트레이스 공진 회로에서는 제1 리트레이스 펄스 전압(V4)을 발생시키는 제1 스위칭 수단(Q2)과,
    변조 신호(iD6) 소스를 구비하는 텔레비젼 편향 장치에 있어서,
    상기 공급 인덕턴스와 상기 리트레이스 공진 회로에 접속되고 상기 변조 신호와 상기 제1 리트레이스 펄스 전압에 응답하여 상기 리트레이스 공진 회로에서의 에너지 손실을 보충하기 위해 상기 공급 인덕턴스를 상기 리트레이스 공진 회로에 접속시키는 제2 스위칭 수단(Q1)을 구비하는데,
    상기 제2 스위칭 수단(Q1)은 상기 리트레이스 펄스 전압이 상기 공급 인덕턴스를 바이패스시키는 신호 경로(R1,C8,Q4,Q3,R4)를 거쳐 상기 제2 스위칭 수단의 제어 단자(베이스 전극)에 접속되도록 상기 변조 신호와 상기 제1 리트레이스 펄스 전압에 따라 결정되는 상기 제1 리트레이스 펄스 전압의 제어 가능한 제1 부분(제2d도의 t2,t3-t4)동안 상기 공급 인덕턴스와 상기 리트레이스 공진 회로의 결합을 해제시키는 것을 특징으로 하는 텔레비젼 편향 장치.
  2. 제1항에 있어서,
    상기 제2 스위칭 수단(Q1)의 제1 메인 전류 전도 단자(SOURCE)는 상기 리트레이스 공진 회로(100)에서 멀리 떨어진 지점에 있는 상기 공급 인덕턴스(W1)에 접속되고, 상기 제2 스위칭 수단의 제2 메인 전류 전도 단자(DRAIN)는 상기 공급 인덕턴스에서 멀리 떨어진 지점에 있는 상기 리트레이스 공진 회로에 접속되는 것을 특징으로 하는 텔레비젼 편향 장치.
  3. 제1항에 있어서,
    상기 제2 스위칭 수단(Q1)은 상기 제1 부분(제2d도의 t2,t3-t4)동안 상기 공급 인덕턴스(W1)와 상기 리트레이스 공진 회로(100) 사이에 배치되어 고임피던스를 형성하는 것을 특징으로 하는 텔레비젼 편향 장치.
  4. 제1항에 있어서,
    상기 공급 인덕턴스(W1)에 접속되어 플라이백 공진 회로(251)를 형성하는 플라이백 커패시터(C1)를 추가로 구비하여, 상기 플라이백 공진 회로(251)는 상기 제1 리트레이스 펄스 전압(W4)의 제2 부분(제2d도의 t1-t2,t3)동안 상기 제2 스위칭 수단(Q1)을 통해 상기 편향 권선(LH)에 접속되는 것을 특징으로 하는 텔레비젼 편향 장치.
  5. 제4항에 있어서,
    상기 공진 회로(251,100)는 각각 동일한 공진 주파수를 갖는 것을 특징으로 하는 텔레비젼 편향 장치.
  6. 제4항에 있어서,
    상기 공급 인덕턴스(W1), 상기 편향 권선(LH), 상기 제1 리트레이스 커패시터(C2) 및 상기 플라이백 커패시터(C1)를 포함하는 조합된 공진 회로(251,100)의 공진 주파수는 상기 리트레이스 공진 회로(100)의 공진 주파수와 동일한 것을 특징으로 하는 텔레비젼 편향 장치.
  7. 제1항에 있어서,
    상기 공급 인덕턴스(W1)는 플라이백 변압기의 1차 권선을 포함하는데, 상기 변압기(T)는 빔 전류 변화에 따라 변화하는 상기 변압기에 대해 로드를 형성하는 울터 단자(ULTOR)에 접속되고, 상기 제2 스위칭 수단(Q1)은 상기 리트레이스 공진 회로(100)와 상기 로드의 결합을 해제시키는 것을 특징으로 하는-텔레비켠 편향 장치.
  8. 제1항에 있어서,
    상기 제2 스위칭 수단(Q1)은 상기 제1 리트레이스 필스 전압의 상기 제1부분(t2,t3-t4)동안에는 비전도 상태로 동작하고, 상기 제1 리트레이스 펄스전압(W4)의 제2 부분(t1-t2,t3)동안에는 전도 상태로 동작하는 것을 특징으로 하는 텔레비젼 편향 장치.
  9. 제8항에 있어서,
    상기 제1 부분(t2,t3-t4)은 소정의 리트레이스 간격동안 상기 제2 부분(t1-t2,t3)에 후속하는 것을 특징으로 하는 텔레비젼 편향 장치.
  10. 제1항에 있어서,
    상기 공급 인덕턴스(W1)는, 상기 제2 스위칭 수단(Q1)이 비전도 상태일때 상기 제2 스위칭 수단에 의해 상기 리트레이스 공진 회로(100)와 결합 해제되고 상기 제2 스위칭 수단이 전도 상태일 때는 상기 제2 스위칭 수단을 통해 상기 리트레이스 공진 회로(100)와 결합되는 플라이백 변압기(T)의 권선을 포함하는 것을 특징으로 하는 텔레비젼 편향 장치.
  11. 제1항에 있어서,
    상기 제1 입력 신호(HS)와, 상기 공급 인덕턴스를 바이패스시키는 방식으로 상기 리트레이스 공진 회로(100)에 접속되는 피드백 리트레이스 펄스 전압(V4a)에 응답하는 위상 제어단(P/0,101)을 추가로 구비하는 것을 특징으로 하는 텔레비젼 편향 장치.
  12. 제1항에 있어서,
    상기 제2 스위칭 수단(Q1)은 상기 소정의 편향 사이클의 트레이스 부분동안 상기 제1 스위칭 수단(Q2)에 직렬 접속되는 것을 특징으로 하는 텔레비젼 편향 장치.
  13. 제1항에 있어서,
    상기 각각의 제1 스위칭 수단(Q2)과 제2 스위칭 수단(Ql)은 수평 속도(fH)로 동작하는데, 상기 제2 스위칭 수단은 핀쿠션 왜곡 보정을 제공하도록 수직 속도 파라볼러 방식으로 변화하는 상기 리트레이스 간격내의 순간(t2,t3)에 비전도 상태로 되는 것을 특징으로 하는 텔레비젼 편향 장치.
  14. 제1항에 있어서,
    수직 속도에서의 신호(iD6)에 응답하여 제어 신호의 리딩 에지(t2,t3)가 상기 수직 속도 신호에 따라 변화하도록 상기 제2 스위칭 수단(Q1)의 제어 단자(베이스)에서 제어 신호(W3)를 생성하는 수단을 추가로 구비하는 것을 특징으로 하는 텔레비젼 편향 장치.
  15. 제1항에 있어서,
    상기 공급 인덕턴스(W1)에 접속되고 상기 플라이백 펄스 전압(W2)에 의해 활성화되는 로드 회로(CRT의 애노드)를 추가로 구비하는데, 상기 제2 스위칭 수단(Q1)은 상기 리트레이스 간격동안 상기 리트레이스 공진 회로에서 상기 로드 회로(100)로의 에너지 전달을 감소시켜 마우스티스 왜곡을 감소시키는 고임피던스를 형성하는 것을 특징으로 하는 텔레비젼 편향 장치.
  16. 제1항에 있어서,
    상기 제1 스위칭 수단(Q2)과 제2 스위칭 수단(Q1)은 상기 편향 사이클의 트레이스 간격의 일부분동안 직렬로 접속되고, 상기 공급 인덕턴스(W1), 상기 제2 스위칭 수단(Q1) 및 상기 리트레이스 공진 회로(100)는 상기 제1 리트레이스 펄스 전압의 제2 부분동안 직렬 접속되는 것을 특징으로 하는 텔레비젼 편향 장치.
  17. 제1항에 있어서,
    상기 제2 스위칭 수단(Q1)은 상기 리트레이스 펄스 전압의 상기 제어 가능한 제1 부분(t2,t3-t4)동안 상기 공급 인덕턴스(W1)로 상기 제1 리트레이스 펄스 전압(V4)이 인가되지 못하게 하고, 상기 리트레이스 공진 회로(100)로 상기 플라이백 펄스 전압(V2)이 인가되지 못하게 하는 것을 특징으로 하는 텔레비젼 편향 장치.
  18. 제1 편향 주파수(2A)에 관련된 주파수를 갖는 제1 스위칭 신호(HS)의 소스와,
    편향 권선(LH)과 제1 리트레이스 커패시터(C2)를 포함하는 리트레이스 공진 회로(100)와,
    입력 공급 전압(B+) 소스와,
    빔 전류를 나타내는 전류(l1)가 트레이스 간격동안 권선(W1)에서 발생되도록 울터 단자에 접속되는 플라이백 변압기(T)에서 리트레이스 간격동안 플라이백 펄스 전압(W2)을 유지하기 위해 상기 입력 공급 전압 소스에 접속되어 있는 권선(W1)을 갖는 상기 플라이백 변압기(T)와,
    상기 리트레이스 공진 회로에 접속되고 상기 제1 스위칭 신호에 응답하여 소정의 편향 사이클의 상기 리트레이스 간격동안 상기 편향 권선(LH)에서는 편향 전류(iy)를 발생시키고 상기 리트레이스 공진 회로(100)에서는 제1 리트레이스 펄스 전압(V4)을 유지하는 제1 스위칭 수단(Q2)과,
    상기 변압기의 상기 권선과 상기 리트레이스 공진 회로에 접속되고 수위칭 제어 신호(V3)에 응답하여 상기 제1 리트레이스 펄스 전압의 제어 가능한 제1 부분(t2,t3-t4)동안 상기 변압기 권선과 상기 리트레이스 공진 회로의 결합을 해제시키는 제2 스위칭 수단(Q1)을 구비하는 텔레비젼 편향 장치에 있어서,
    상기 변압기 권선에서 상기 트레이스 간격동안 발생되는 상기 전류에 응답하여 상기 변압기 권선 트레이스 전류에 따라 상기 편향 전류의 진폭을 변화시키도록 상기 리트레이스 간격동안 변화하는 상기 스위칭 제어 신호를 발생시키는 수단(R1,R8,Q4,Q3)을 구비하는 것을 특징으로 하는 텔레비젼 편향 장치.
  19. 제18항에 있어서,
    상기 편향 전류(iy)의 변화는 상기 울터 단자에서 유기된 울터 전압(ULTOR)의 변화를 보상하여 라스터 폭의 변화를 방지하는 것을 특징으로 하는 텔레비젼 편향 장치.
  20. 수평 편향 주파수에 관련된 주파수(fH)를 갖는 제1 입력 신호(HS)의 소스와, 편향 권선(LH)과 리트레이스 커패시터(C2)를 포함하는 리트레이스 공진 회로(100)와,
    상기 리트레이스 공진 회로에 접속되고 상기 제1 입력 신호에 응답하여 상기편향 권선에서는 수평 편향 전류(iy)를 발생시키고 상기 리트레이스 공진 회로(100)에서는 리트레이스 펄스 전압(V4)을 발생시키는 제1 트랜지스터 스위치(Q2)와,
    공급 인덕턴스(W1)를 포함하여 상기 공급 인덕턴스에서 플라이백 펄스 전압(V2)을 발생시키는 플라이백 공진 회로(251)와,
    수직 편향 주파수에 관련된 주파수를 갖는 제2 입력 신호(iD6)의 소스와, 상기 수평 편향 전류의 소정 사이클의 트레이스 간격동안 상기 제1 트랜지스터 스위치와 직렬 접속되는 제2 트랜지스터 스위치(Q1)를 구비하며 빔 위치의 에러를 보정하는 편향 장치에 있어서,
    상기 제2 트랜지스터 스위치는 상기 편향 사이클의 제1 주기(t1-t2,t3) 동안에는 상기 공진 회로를 결합시키고 상기 제어 신호에 따라 변화하는 상기 편향 사이클의 리트레이스 간격의 제2 주기(t2,t3-t4) 동안에는 상기 공진회로의 결합을 해제시킴으로써 상기 제2 주기동안, 상기 플라이백 펄스 전압이 상기 제2 트랜지스터 스위치의 제1 메인 전류 전도 단자(SOURCE) 에서 유기되고, 상기 리트레이스 펄스 전압은 상기 제2 트랜지스터 스위치의 제2 메인 전류 전도 단자(DRAIN)에서 유기되며,
    상기 리트레이스 펄스 전압과 상기 제2 입력 신호에 응답하여 제어 신호가 상기 공급 인덕턴스를 포함하지 않은 신호 경로를 거쳐 상기 리트레이스 펄스 전압의 트랜지션 에지(리딩 에지)를 시간 시프팅함으로써 상기 리트레이스 펄스 전압으로부터 얻어질 수 있도록 상기 제어 신호를 발생시키는 수단(C8,Q4,Q3)을 구비하는 것을 특징으로 하는 편향 장치.
KR1019930014184A 1992-07-28 1993-07-24 라스터 왜곡 보정 회로 KR100282691B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9215993.8 1992-07-28
GB929215993A GB9215993D0 (en) 1992-07-28 1992-07-28 Raster corrected horizontal defelction

Publications (2)

Publication Number Publication Date
KR940003314A KR940003314A (ko) 1994-02-21
KR100282691B1 true KR100282691B1 (ko) 2001-02-15

Family

ID=10719411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930014184A KR100282691B1 (ko) 1992-07-28 1993-07-24 라스터 왜곡 보정 회로

Country Status (8)

Country Link
US (1) US5399945A (ko)
EP (1) EP0581154B1 (ko)
JP (1) JP3617669B2 (ko)
KR (1) KR100282691B1 (ko)
CN (1) CN1048372C (ko)
DE (1) DE69324195T2 (ko)
GB (1) GB9215993D0 (ko)
MY (1) MY109500A (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9405799D0 (en) * 1994-03-24 1994-05-11 Thomson Consumer Electronics Shaped parabolic correction waveform for curved face plate display tube
KR0164547B1 (ko) * 1996-01-22 1999-03-20 김광호 디스플레이 장치의 수평 귀선 시간 조정 및 펄스 피크 제한회로
US5945791A (en) * 1996-12-19 1999-08-31 Rca Thomson Licensing Corporation High voltage system
US5969486A (en) * 1997-01-16 1999-10-19 Display Laboratories, Inc. Detecting horizontal blanking time in cathode ray tube devices
US6285397B1 (en) 1997-01-16 2001-09-04 Display Laboratories, Inc. Alignment of cathode ray tube video displays using a host computer processor
US6437829B1 (en) 1997-01-16 2002-08-20 Display Laboratories, Inc. Alignment of cathode ray tube displays using a video graphics controller
US5841248A (en) * 1997-04-30 1998-11-24 Rca Thomson Licensing Corporation Charge controlled raster correction circuit
EP0997867A4 (en) * 1998-05-22 2005-08-24 Matsushita Electric Ind Co Ltd HORIZONTAL DISTORTION CORRECTION DEVICE FOR CATHODIC TUBE SCREEN IMAGE
US6320332B1 (en) 1999-10-08 2001-11-20 Thomson Licensing S.A. Raster distortion correction circuit
KR100730885B1 (ko) * 2000-09-23 2007-06-20 린나이코리아 주식회사 가스보일러용 기수분리기
DE10247271A1 (de) * 2002-10-10 2004-08-26 Grünenthal GmbH Substituierte C-Imidazo[1,2-a]pyridin-3-yle
KR100454279B1 (ko) * 2003-01-29 2004-10-26 주식회사 경동보일러 가스보일러용 기수분리장치
CN108226850B (zh) * 2016-12-21 2021-11-09 中国航天科工集团八五一一研究所 一种基于抛物线拟合的单脉冲鉴相方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5419324A (en) * 1977-07-14 1979-02-14 Sony Corp Current control circuit
US4254365A (en) * 1979-10-01 1981-03-03 Rca Corporation Side pincushion correction modulator circuit
US4429257A (en) * 1982-04-23 1984-01-31 Rca Corporation Variable horizontal deflection circuit capable of providing east-west pincushion correction
GB8331283D0 (en) * 1983-11-23 1983-12-29 Rca Corp E-w correction by yoke sink current control
GB2214016A (en) * 1987-12-18 1989-08-23 Philips Electronic Associated Variable flyback period
US4906902A (en) * 1988-03-10 1990-03-06 Rca Licensing Corporation Raster distortion corrected deflection circuit
US5115171A (en) * 1991-01-04 1992-05-19 Rca Licensing Corporation Raster distortion correction circuit
GB9100123D0 (en) * 1991-01-04 1991-02-20 Rca Licensing Corp Raster corrected horizontal deflection

Also Published As

Publication number Publication date
EP0581154A2 (en) 1994-02-02
EP0581154A3 (en) 1994-10-26
EP0581154B1 (en) 1999-03-31
MY109500A (en) 1997-02-28
DE69324195T2 (de) 1999-07-15
US5399945A (en) 1995-03-21
DE69324195D1 (de) 1999-05-06
CN1083994A (zh) 1994-03-16
JP3617669B2 (ja) 2005-02-09
CN1048372C (zh) 2000-01-12
KR940003314A (ko) 1994-02-21
JPH06105180A (ja) 1994-04-15
GB9215993D0 (en) 1992-09-09

Similar Documents

Publication Publication Date Title
CA1163361A (en) Side pincushion modulator circuit
KR100282691B1 (ko) 라스터 왜곡 보정 회로
US4906902A (en) Raster distortion corrected deflection circuit
US5115171A (en) Raster distortion correction circuit
KR970005218B1 (ko) 래스터 왜곡이 정정된 편향 장치 텔레비젼 편향 장치
US5266871A (en) High voltage stabilization circuit for video display apparatus
US4906903A (en) Horizontal output circuit for television receiver
EP0493824B1 (en) Raster distortion correction circuit
EP0370660B1 (en) Power supply protection circuit
JPH05219398A (ja) 陰極線管表示システム
EP0876054B1 (en) High voltage stabilization circuit for video display apparatus
EP0332089B1 (en) Protection arrangement of a deflection circuit
KR100548749B1 (ko) 전하 제어형 래스터 보정 회로
JP3120850B2 (ja) テレビジョン装置の電源
US6320332B1 (en) Raster distortion correction circuit
US4812720A (en) High voltage stabilization circuit for video display apparatus
KR100752992B1 (ko) 비디오 디스플레이 편향 장치
JPH11317884A (ja) 水平偏向回路
JPH0516763Y2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091123

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee