KR100548749B1

KR100548749B1 - 전하 제어형 래스터 보정 회로

Info

Publication number: KR100548749B1
Application number: KR1019997010021A
Authority: KR
Inventors: 하펄피터에듀어드; 웨버루돌프
Original assignee: 톰슨 라이센싱
Priority date: 1997-04-30
Filing date: 1998-04-10
Publication date: 2006-02-06
Also published as: CN1254468A; JP2001523415A; AU6897298A; WO1998049829A1; CN1211997C; DE69815839D1; DE69815839T2; EP0979575B1; KR20010020399A; ES2202832T3; EP0979575A1; JP3840648B2; US5841248A

Abstract

이스트-웨스트 스위칭 트랜지스터(Q1)는 플라이백 트랜스 1차 권선(W1)과 수평 편향 출력 트랜지스터 회로(250) 사이에 결합되어 귀선 에너지를 제어함으로써 이스트-웨스트 핀쿠션 래스터 보정에 요구되는 편향 전류 크기의 이스트-웨스트 조정을 하게 된다. 용량성 전압 분주기를 형성하는 한 쌍의 직력 결합된 제1 커패시터(C4)와 제2 커패시터(C6, C7)는 샘플링 스위치(D8)를 통하여 상기 편향 권선(L_H)을 포함한 귀선 공진 회로(100)에 결합되어 귀선 기간의 전반부 동안 귀선 펄스 전압 (V2) 부분으로부터 상기 제1 커패시터에 제1 램핑 커패시터 전압을 발생시킨다. 상기 제1 커패시터는 이스트-웨스트 핀쿠션 래스터 보정 전류원(301)에 결합되어 상기 제1 커패시터에 반대 방향으로 램핑하는 제2 램핑 커패시터 전압을 발생시킨다. 비교기(Q4, Q5)는 상기 커패시터 전압에 응답하여 상기 이스트-웨스트 스위칭 트랜지스터의 전도 구간을 제어한다.

Description

전하 제어형 래스터 보정 회로{CHARGE CONTROLLED RASTER CORRECTION CIRCUIT}

본 발명은 비디오 디스플레이 장치의 편향 회로에 관한 것으로서, 특히 음극선관(CRT)용 이스트-웨스트(East-West: E-W) 핀쿠션(pincushion) 보정 회로의 제어 단에 관한 것이다.

경제적인 이유로 인하여 대부분의 대화면 CRT 디스플레이에서는 래스터(raster) 보정 수평 편향 회로의 일부인 플라이백(flyback) 트랜스에서 울토(ultor) 전압 즉 고전압이 발생된다. 빔 전류의 변동으로 인하여 상기 플라이백 트랜스의 1차 권선에서의 최대 전류와 고전압이 변조된다. 1차 전류의 변조는 바람직하지 않은 편향 전류의 변조를 발생시킨다. 고전압의 변동은 편향 감도(deflection sensitivity)를 변화시키고 래스터 크기를 변화시킨다.

이스트-웨스트 래스터 보정 회로에서는 회로의 동작을 안정화시키기 위해서 피드백이 요구된다. 종래의 이스트-웨스트 래스터 보정 회로에서의 피드백은 귀선 펄스의 적분을 사용하여 수직 비율의 이스트-웨스트 구동 전압과 비교하기 위한 DC 에러 전압을 얻는다. 적분 시정수는 상기 이스트-웨스트 래스터 보정 회로의 선형 동작에 대한 주파수 응답을 결정한다.

상기 피드백에서는 상기 수평 편향 회로의 스위치 동작으로 인하여 수개의 수평 라인 기간에 해당하는 비교적 긴 시정수가 요구된다. 따라서 고전압의 급격한 변화를 일으키는 고속의 빔 전류 변화는 충분히 빠르게 보상되지 않을 수 있다.

몇몇 종래의 이스트-웨스트 래스터 보정 회로는 상기 귀선 기간 중 적어도 나중 반시간 동안에 상기 플라이백 트랜스의 1차 권선과 상기 편향 회로를 분리시킨다. 이러한 분리형 래스터 보정 회로의 예로는 순방향 조절기(regulator)를 들 수 있다. 하펄(Haferl)에게 부여된 래스터 왜곡 보정(Raster Distortion Correction)이라는 명칭의 미국 특허 제5,399,945호에는 상기 순방향 조절기가 개시되어 있다.

상기 순방향 조절기는 상기 1차 권선과 상기 공진 편향 회로 사이에 접속된 스위칭 트랜지스터를 포함하고 있다. 상기 순방향 조절기의 제어 회로에서는 동작을 안정화시키기 위하여 DC 피드백이 요구된다. 고속의 빔 전류 변화에 의해 야기되는 “쥐이빨(mouseteeth)” 모양의 래스터 왜곡과 같은 편향 전류의 교란(disturbance)은 상기 귀선 기간 중 나중 반 시간 동안의 분리화에 의해 상당히 감소된다.

플라이백 트랜스의 부하가 변화되면 그에 따라 상기 1차 권선에서의 최대 전류도 변화된다. 최대 전류 변화에 의해 야기되는 래스터 왜곡은 피드백 루프를 통하여 보정된다. 바람직하지 않게도 상기 DC 피드백 루프와 관련된 비교적 긴 시정수는 부적절한 효과를 낳을 수 있다. 특히, 고속의 부하 변화는 가시적인 래스터 왜곡을 생성한다.

도 1은 본 발명의 사상을 구현하고 있는 래스터 보정 수평 편향 회로의 회로도.

도 2a 내지 도 2h는 도 1의 회로 동작을 설명하는 데에 유용한 파형을 나타내고 있는 도면.

본 발명의 특징을 구현하고 있는 편향 회로에 있어서, 제어 회로는 샘플링 커패시터에서의 전하 비교 기술을 사용하여 편향 귀선 전류와 이스트-웨스트 구동 전류를 비교한다. 바람직하게도 상기 회로는 자기 안정화되고 DC 피드백을 필요로하지 않는다. 상기 회로는 DC 피드백 루프의 도움이 없이도 즉각적으로 부하 변화를 보상시킨다. 따라서 상기 응답 시간은 피드백 루프가 사용될 때보다 훨씬 빠르고, 편향 주파수, 상기 1차 권선의 인덕턴스 및 요크 임피던스 등과 같은 편향 회로 변수들에만 의존한다. 또한 사용되는 샘플링 방법은 선형 동작과 열적 안정성을 향상시킨다.

본 발명의 특징을 실현하는 데 있어서, 비디오 디스플레이 장치는 귀선 기간 동안 귀선 공진 회로 내에 포함되는 편향 권선을 구비한다. 제1 스위치는 제1 편향 주파수와 관련된 주파수에서의 제1 스위치 제어 신호에 응답하고, 상기 편향 권선에 결합되어 상기 편향 권선에서의 편향 전류를 발생시킨다. 샘플링 스위치는 상기 편향 권선과 제1 커패시터에 결합되어 상기 편향 전류의 크기를 나타내는 신호를 샘플링하고, 주어진 편향 주기의 제1 부분동안 상기 편향 전류의 크기를 나타내는 제1 커패시터에 제1 전하를 저장한다. 제2 편향 주파수와 관련된 주파수에서의 변조 신호의 공급원(source)은 상기 제1 커패시터와 결합되어 상기 주어진 편향 주기의 제2 부분 동안 상기 제1 전하와 반대 방향에서의 변조 신호의 크기를 표시하는 제2 전하를 제1 커패시터에 저장한다. 비교기는 상기 제1 전하와 제2 전하로부터 상기 제1 커패시터에 유도된 신호에 응답하여 그들 사이의 차이에 따라서 제2 스위치 제어 신호를 발생시킨다. 제3 스위치는 상기 제2 스위치 제어 신호에 응답하고, 상기 편향 권선에 결합되어 래스터 왜곡을 보정하는 방식으로 상기 편향 전류를 제어한다.

본 발명의 사상을 구현하고 있는 도 1의 수평 편향 회로(250)는 순방향 조절기 유형의 래스터 보정 편향 회로이다. 회로(250)는 컬러 음극선관(CRT) 유형의 필립스(Philips) 110°A66EAK 222X11 등에 수평 편향을 제공한다. 회로(250)는 PAL 표준에서 약 15,625 KHz인 수평 주파수 f_H로 동작하는 스위칭 트랜지스터 Q2와 비평형 댐퍼(damper) 다이오드 DQ2를 포함한다. 귀선 커패시터 C3는 트랜지스터 Q2 및 다이오드 DQ2와 병렬로 결합된다. 편향 권선 L_H는 S자 정형 또는 트레이스 커패시터 C2와 직렬로 결합되어 트랜지스터 Q2와 다이오드 DQ2 및 귀선 커패시터 C3 각각에 대해서 병렬로 결합된 분기 회로를 형성함으로써 수평 귀선 기간 동안 귀선 공진 회로(100)를 형성한다.

본 발명의 특징이 구현되어 있는 래스터 왜곡 보정 회로(200)는 귀선 기간 동안 플라이백 회로(251)의 금속 산화막 반도체(MOS) 스위칭 트랜지스터 Q1의 스위칭 타이밍을 제어하는 이스트-웨스트(E-W) 제어 회로(300)를 포함한다. 회로(251)에서 플라이백 트랜스 T의 1차 권선 W1은 B+ 의 전압원과 다이오드 D1의 양극 사이에 결합되어 있다. 다이오드 D1의 음극은 스위칭 트랜지스터 Q1의 드레인 전극에 결합되어 있다. 플라이백 커패시터 C1은 다이오드 D1과 권선 W1 사이의 접속단 W1a에 결합되어 권선 W1과 함께 회로(251)의 플라이백 공진 회로(99)를 형성한다. 트랜지스터 Q1의 소스 전극은 단자(62)를 통하여 회로(250)의 트랜지스터 Q2의 컬렉터에 결합된다. 스위칭 제어 전압 V101은 편향 전류 i3와 단자(62)에서의 귀선 전압 V2를 생성한다.

수평 발진기와 위상 검출기(도 1에는 상세하게 도시되어 있지 않음)를 포함한 제어단(101)은 수평 동기화 신호 H SYNC IN에 응답한다. 신호 H SYNC IN는 예컨대, 텔레비전 수신기(도시되지 않음)의 비디오 검출기로부터 유도되며, 공통의 도체 또는 접지 전위를 기준으로 한다. 귀선 전압 V2로부터 생성되는 귀선 전압 V3는 용량성 전압 분주기를 형성하고 있는 커패시터 C6와 커패시터 C7를 통하여 결합됨으로써 상기 공통 도체 또는 접지에 기준을 두고 있는 작은 크기의 귀선 전압 V4a를 얻는다. 전압 V4a는 제어단(101)의 입력(101a)에 인가되어 귀선 펄스 전압 V2와 권선 L_H에서의 편향 전류 i3를 상기 비디오 신호의 동기 신호 H SYNC IN에 동기화시킨다. 제어단(101)은 종래의 구동기단(도시되지 않음)을 통하여 스위칭 전압 V101을 트랜지스터 Q2의 베이스-이미터의 접합부에 인가함으로써 상기 수평 주파수 f_H에서의 베이스 구동 전류를 생성한다.

플라이백 트랜스 T는 트랜스 T의 고전압 권선 W2로부터 발생되는 고전압 ULTOR의 생성에 필요한 에너지를 저장한다. 커패시터 C1은 플라이백 트랜스 T에서 1차 권선 W1용의 플라이백 커패시터로서 동작한다. 에너지는 커패시터 C1에 결합된 댐퍼 다이오드 D2에 의해 회복된다. 분리 다이오드 D1은 에너지가 트랜지스터 Q1과 병렬 결합된 다이오드 DQ1을 통하여 편향 회로(250)로부터 플라이백 트랜스 T로 반환되는 것을 방지한다. 편향 회로(250)가 전압 ULTOR을 생성하는 데에 필요한 어떠한 부분의 에너지도 공급하고 있지 않기 때문에 트랜스 T는 낮은 임피던스를 갖는다. 순방향 조절기 트랜지스터 Q1은 편향 회로(250)에 인가된 에너지를 제어한다.

도 2a 내지 도 2h는 도 1에 있는 회로의 동작을 설명하는 데에 유용한 파형을 나타내고 있다. 도 1과 도 2a 내지 도 2h에서 유사한 기호 및 숫자는 동일한 항목 또는 기능을 가리킨다.

도 1의 트랜지스터 Q1과 Q2는 트레이스 기간 동안 도통 상태에 있다. 트레이스 기간 동안 커패시터 C5의 전압 V5는 저항 R2를 통하여 트랜지스터 Q1의 게이트에 결합되어 트랜지스터 Q1을 턴온(turn-on)시킨다. 귀선 기간이 시작되는 시점인 도 2a의 t0 에서 도 1의 트랜지스터 Q2는 컷오프(cut-off)된다. 그 결과, 플라이백 커패시터 C1에 걸린 플라이백 전압 V1과 귀선 커패시터 C3에 걸린 귀선 전압 V2는 도 2a에서 보는 바와 같이 증가하기 시작한다. 도 1의 트랜지스터 Q1은 도 2f의 시간 t1과 t2 사이의 제어 가능한 순간에 턴오프(turn-off)되는데, 상기 도 2f는 도 1의 트랜지스터 Q1의 스위칭 게이트-소스 전압 V6의 파형을 도시하고 있다.

상기 래스터의 최상부(top)에서 트랜지스터 Q1은 도 2c의 시간 t1에 턴오프된다. 상기 턴오프 순간은 상기 중심부를 향하여 시간 t2쪽으로 이동하고, 그 결과 도 1에 있는 수직 주기(rate)의 전압 V2에 있어서의 포락선 파형에 의해 나타나는 바와 같이 더욱 큰 편향 전류가 발생한다.

도 1에서 1차 권선 W1에서의 전류는 도 2c에서의 전류 i1에 의해 보여지는 바와 같이 트레이스의 종단부 방향으로 증가한다. 귀선 기간 동안 1차 권선 W1의 전류는 전류 i1과 i2로 분할된다. 전류 i1은 도 1의 트랜지스터 Q1을 통하여 편향 회로(250)로 흐른다. 반면에 도 2c에서 점선으로 표시된 전류 i2는 커패시터 C1을 통하여 흐른다. 전류는 전류 i1과 i2의 전류 경로에 있어서의 각각의 임피던스에 따라서, 또는 전압 V1과 V2 사이의 전압 차이에 따라서 분할된다. 전류 i1은 변조된 시점 t1-t2에 따라서 편향 회로(250)를 구동시키는 데에 필요한 전하를 공급하여 도 2b에 의해 보여지는 바와 같이 수직 비율 주기에서 변조된 편향 전류 i3를 얻는다.

도 1의 편향 전류 i3는 귀선 기간 동안 커패시터 C3를 통하여 흐르는 주요 귀선 전류 i4와 귀선 샘플링 전류 i5로 분할된다. 양(+)의 극성 전류 i5는 직렬 결합식으로 배열된 커패시터 C4, 다이오드 D7 및 커패시터 C6와 C7을 통하여 흐른다. 상기 직렬 결합된 커패시터에서 가장 작은 값을 갖는 커패시터 C6는 전류 i5의 진폭을 결정한다. 도 2d에 나타낸 바와 같이, 전류 i4와 전류 i5는 유사한 모양을 갖지만 서로 다른 크기를 갖고 있다. 도 2d의 시각 t1과 t2에서의 파형의 갑작스러운 변화는 도 2c에서의 트랜지스터 Q1 전류 i1에 있어서의 변화를 나타낸다.

도 1의 전류 i1은 상기 귀선 기간의 전반부에서 귀선 커패시터 C3 및 직렬 결합된 커패시터 C4, C6, C7에 전하를 재공급하여 그 다음의 트레이스 기간 동안 원하는 편향 전류의 진폭을 얻는다. 전류 i1은 귀선 전압 V2와 편향 전류 i3의 최대 값을 결정한다.

도 2a의 시각 t0인 귀선 개시 시점에서 E-W 전류 발생 회로(301)를 도 1의 회로(300)에 결합시키는 스위치 다이오드 D10는 귀선 전압 V2를 증가시킴으로써 컷오프된다. 상기 귀선 기간 중 전반부, 즉 도 2d의 구간 t0 내지 t3 에서 양의 전류 i5는 다이오드 D7를 통하여 도 1의 커패시터 C4를 충전시키고, 커패시터 C4에 램프 전압 V4를 발생시킴으로써 편향 전류 i3를 샘플링한다. 전류 i5는 커패시터 C6을 충전시켜서 커패시터 C6의 상부 단자(60)에 전압 V3를 발생시킨다. 커패시터 C4, C5, C6 및 C7은 용량성의 분압기를 형성함으로써 30V의 펄스 전압 V4a를 얻는다.

귀선의 후반부 기간 동안 음의 전류 i5는 다이오드 D8, 커패시터 C5와 트랜지스터 Q4의 베이스-이미터 접합부을 통하여 커패시터 C6를 방전시킨다. 바람직하게도, 음의 전류 i5는 무효성(reactive) 전류 경로를 통하여 커패시터 C5를 충전시켜 전압 V5를 발생시킴으로써 전압 V5가 발생되는 동안 전력이 소비되지 않게 된다. 도 2f의 전압 V5는 트랜지스터 Q1의 게이트에 결합된 도 1의 저항 R2를 통하여 게이트 전압을 공급함으로써 전술한 바와 같은 게이트 전압 V6를 생성한다. 전압 V6는 트랜지스터 Q1의 스위칭 동작을 제어한다. 커패시터 C6의 값은 전류 i5의 진폭을 결정한다. 커패시터 C6의 값은 가장 좁은 화상폭에 있어서 트랜지스터 Q1을 포화 상태로 유지시키기에 충분한 레벨의 전압 V5가 얻어지도록 선택된다. 전압 V4는 전압 V2보다 훨씬 작기 때문에, 전압 V3는 전압 V2와 거의 동일하다.
커패시터 C4에 걸리는 전압 V4는 도 2e의 파형에 의해 나타나 있다. 설명을 위하여 도 1의 전압 V4는 전압 V2[문자 “A ”로 표시된 것으로서, 단자(62)에서의 전위와 관련됨]을 기준으로 한다. 커패시터 C4의 하부 단자(61)에 발생된 전압은 도 2e의 시각 t3까지 단자(62)에서의 “A ”전위에 대하여 음의 방향으로 변화됨으로써 다운램핑(downramping) 귀선 전압 모양의 부분을 형성한다. 도 2a의 시각 t3에서 전압 V2는 감소하기 시작하고, 이로 인하여 도 1의 다이오드 D7를 턴오프시키고 다이오드 D8을 턴온시킨다. 다이오드 D8의 양극은 단자(60)에 결합된다. 결과적으로 도 2e의 전압 V4는 t3-t4의 구간 동안 일정하게 유지된다. 반면에 시각 t4에서 도 2a의 전압 V2는 거의 0V가 된다.

전압 V2의 감소로 인하여 도 1의 커패시터 C4에 걸린 전압 V4는 다이오드 D10에 순방향으로 바이어스를 걸리게 한다. 회로(301)의 전류원 트랜지스터 Q6는 전류 i7을 생성한다. 전류 i7은 도 2e의 전압 V4의 업램핑(upramping) 부분으로 표시된 귀선 기간 t4-t0' 동안 커패시터 C4를 방전시킨다. 전류 i5의 양의 부분과 음의 부분이 거의 동일하다고 가정한다. 따라서 전류 i5는 제어 회로(300)의 공급 전류를 제공하는 커패시터 C5의 방전 전류와 동일하다.

따라서, 다이오드 D7을 통한 충전 전류와 다이오드 D10을 통한 방전 전류의 결과로서 전압 V4가 발생된다. 상기 충전과 방전이 동일한 경우 전압 V4의 평균 값은 일정하다. 도 1의 비교기 트랜지스터 Q5의 베이스 전극은 단자(62)에 결합된다. 트랜지스터 Q5의 이미터 전극은 이미터 저항 R5와 스위치 다이오드 D6을 통하여 단자(60)에 결합된다.

도 2e의 충전 기간 t0-t3의 일부분 동안 다운램핑 전압 V4는 전도 다이오드 D7를 통하여 트랜지스터 Q5에 인가되어 도 1의 트랜지스터 Q5를 턴온시킨다. 저항 R5, 전도 다이오드 D6와 트랜지스터 Q5를 포함한 전류 경로에서의 전류는 트랜지스터 Q5에 업램핑 컬렉터 전류를 생성한다. 트랜지스터 Q5의 컬렉터 전류는 트랜지스터 Q5의 컬렉터 저항 R4에 결합된다. 트랜지스터 Q5의 컬렉터 전류가 약 0.2 mA에 다다르면, 래치(latch)를 형성하는 트랜지스터쌍 Q3와 Q4에 의해 형성된 재생 스위치가 트리거된다. 양(positive)의 피드백은 트래지스터 Q3와 Q4를 빠르게 포화시켜 트래지스터 Q1을 턴오프시킨다.

도 2g의 전류 i6는 최대 500 mA인 협(narrow) 게이트의 턴오프 전류를 나타내고 있다. 트랜지스터 Q1은 귀선이 끝날 때까지 컷오프 상태로 유지된다. 트랜지스터 Q3와 Q4의 트리거(trigger) 레벨은 “Q3, Q4 전도 임계치”라는 어구로 표시된 수형 점선에 의해 도 2e의 전압 V4 파형에 나타나 있다. 상기 전압 V4 파형과의 교차점은 귀선하는 동안 도 1의 트랜지스터 Q1의 턴오프 순간 t1 또는 t2를 결정한다.

트랜지스터 Q3와 Q4는 커패시터 C8의 방전 전류에 의해 적어도 t3 시각까지 포화 상태로 유지된다. 커패시터 C8의 방전 전류는 다이오드 D5, 저항 R5, 트랜지스터 Q5, 트랜지스터 Q3의 베이스-이미터 및 저항 R6를 포함하는 전류 경로를 통해 흐른다. 다음에 설명하는 바와 같이, 트레이스 기간 동안 커패시터 C8이 충전되어 대략 전압 V6와 동일한 전압(대략 15V에 해당하는 전압)을 발생시킨다.

다이오드 D8를 통해 흐르고 커패시터 C5를 충전시키는 음의 전류 i5에 의한 귀선이 끝날 때까지 트랜지스터 Q3와 Q4의 포화 상태가 유지된다. 귀선이 종료되는 시각 t4에서 트랜지스터 Q3와 Q4는 자동적으로 턴오프된다. 이는 트랜지스터 Q1의 게이트 저항 R1, 저항 R6와 트랜지스터 Q5에 흐르는 전류가 전부 0인 경우에 트랜지스터 Q3의 컬렉터 전류가 저항 R2에 흐르는 전류보다 항상 작기 때문이다. 따라서 트랜지스터 Q3와 Q4에 의해 형성되는 게이트 턴오프 재생 스위치는 도 2e의 교차점에서 트리거된다. 도 2g에서 전류 i6의 전류 최대치 500mA 는 도 1의 트랜지스터 Q1과 관련된 게이트 커패시턴스(도시되지 않음)의 방전을 나타내고 있다. 도 2g의 전류 i6 중 18mA의 작은 전류 펄스는 저항 R2와 트랜지스터 Q3를 통해 흐르는 전류를 나타내고 있다.

전술한 바와 같이, 트랜지스터 Q5를 턴온시켜 상기 재생 스위치를 트리거하는 트리거 전류는 트랜지스터 Q5의 이미터, 저항 R5와 다이오드 D6를 포함한 전류 경로를 통해 흐른다. 상기 트리거 전류는 소량의 전류 i5를 커패시터 C4로부터 분류시킨다. 트랜지스터 Q5를 트리거시킴으로써 커패시터 C4로부터 분류되는 전류 i5의 부분은 커패시터 C4의 전하 평형에 작은 에러를 일으킬 수 있다.

상기 분류 전류의 양을 줄이기 위해서 상기 트리거 순간과 t3 시각 사이에 커패시터 C8의 방전 전류를 사용하여 상기 분류 전류를 정지시키는 것과 같은 방식으로 다이오드 D6를 역바이어스 시킨다. 이로 인하여 바람직하게도 상기 에러가 감소된다. 상기 트레이스 기간 동안 커패시터 C8은 전술한 바와 같이 15V까지 충전된다.

상기 귀선 기간의 후반 구간 동안 커패시터 C6는 다이오드 D8을 통해 방전되고, 커패시터 C5는 상기 래스터 폭에 따라 12V와 24V 사이의 전압 V5까지 충전된다. 상기 트레이스 기간 동안 다이오드 D8이 비도전 상태가 되고난 후, 커패시터 C6의 상부 단자(60)에서의 전압 V3는 대략 전압 V5의 레벨로 유지된다. 이로 인하여 트레이스 전압 V3는 다이오드 D6와 D7을 비도전 상태로 유지시킨다. 이로 인하여 트레이스 기간 동안 트랜지스터 Q1가 잘못 트리거되는 것이 방지된다.

게이트 저항 R1은 전류 제한기로 동작한다. 트랜지스터 Q1의 소스 전극과 게이트 전극 사이에 결합된 제너 다이오드 D3는 전압 제한기로 동작한다. 도 2f는 트랜지스터 Q1의 게이트-소스 전압 V6를 나타낸다. 시각 t4 직후의 전압 V6의 완만한 증가는 도 1의 저항 R2를 통하여 충전되는 게이트 커패시턴스에 의한 것이다.

상기 편향 전류 i3의 진폭은 도 2e에서 보는 바와 같이, 트랜지스터 Q5의 전도 임계치와 전압 V4의 교차점에 의해 제어되는 트랜지스터 Q1의 턴오프 시점에 의해 결정된다. 시각 t0에 가까운 턴 오프 시점에서 전압 V2와 전류 i3의 진폭은 최저로 된다. 반대로 도 2a와 도 2b에서 나타난 바와 같이, 시각 t3의 턴 오프 시점에서 진폭은 최대로 된다.

예컨대, 도 1의 다이오드 D10을 통한 수직 주파수(rate)의 포물선형 전류 i7가 증가하면, 도 2e의 전압 V4의 최대 레벨이 시프트되고, 전압 V4의 평균 값도 양의 방향으로 시프트됨으로써 도 1의 트랜지스터 Q1의 턴오프 시점을 지연시킨다. 결국 전류 i1은 더욱 긴 기간 동안 편향 회로(250)로 흐른다. 이로 인하여 전류 i1은 더욱 큰 전류 i3를 유도하고, 그 다음 보다 큰 크기의 전류 i5를 유도한다. 상기 더욱 큰 크기의 전류 i5는 커패시터 C4에서의 충전량과 방전량을 평형 상태로 유지시킨다. 상기 더욱 큰 크기의 전류 i5는 전류 i7의 증가된 레벨에 비례하는 레벨로 전압 V4의 평균 값을 안정화시킨다. 도 2e에 나타낸 바와 같이, 피크 대 피크 전압 V4는 전류 i3의 진폭의 증가에 대응하는 것으로서, 래스터의 최상부와 최하부에서보다 래스터의 중심부쪽에서 더욱 크다.

본 발명의 특징을 실현하는 데 있어서, 전압 V4의 평균 값도 자기 조정, 즉 비교기 트랜지스터 Q5의 전도 임계 레벨의 변화에 대하여 자동적으로 조정된다. 조정은 전류 i7에 의한 커패시터 C4의 방전이 전류 i5에 의해 제공된 충전과 정확히 동일하게 자동 유지되기 때문에 일어난다. 전압 V4의 평균 값에 자동적 변화를 제공하는 것과 같은 방식으로 커패시터 C4의 충전과 방전 사이의 차이는 그에 대응하는 트랜지스터 Q5의 트리거 시점의 변화에 의해 보상되는 경향이 있다. 그 결과 바람직하게도 어떠한 DC 피드백도 요구되지 않는다.

트랜지스터 Q6는 전류원으로 동작하여 커패시터 C4의 방전을 다이오드 D10의 순방향 전압의 변동 및 트랜지스터 Q2의 포화 전압의 변동과 관련되지 않도록 한다. 전류 i7은 귀선 기간 동안 다이오드 D10이 비전도 상태인 경우 커패시터 C9를 충전시킨다. 커패시터 C9는 트레이스의 개시 시점에서 방전된다. 도 2h의 파형은 도 1의 커패시터 C9에 걸린 전압 V7을 나타낸다. 이와 같은 방법으로 전류 i7은 다이오드 D10의 비전도 구간의 길이와 무관한 양만큼 커패시터 C4를 방전시킨다. 이러한 길이는 트랜지스터 Q2의 턴오프 특성에 의해 변경될 수 있다. 다이오드 D10과 직렬 결합된 저항 R7은 편향 댐퍼 다이오드 DQ2에 걸리는 과도적인 음 전압 피크에 의해 발생되는 기생(parasitic) 전류를 제한한다. 커패시터 C9에 결합된 보호 다이오드 D9는 전류 i7가 너무 작은 경우 커패시터 C4가 과도하게 충전되지 않도록 커패시터 C4를 방전시키는 부가적인 전류 경로를 제공한다.

개시 동작을 위하여 145V의 공급 전압 B+가 턴온되고, 수평 발진기와 구동기가 동작한다고 가정한다. 전류 i7은 다이오드 D10, D7, D8과 저항 R3 및 트랜지스터 Q2를 통하여 커패시터 C5를 충전시킨다. 전류 i7은 또한 커패시터 C4를 충전시킨다. 커패시터 C5를 충전시키는 i7의 전류 부분에 의해 트랜지스터 Q4를 턴온시킬만큼 큰 전압 강하가 저항 R3에 발생되지 않도록 저항 R3의 저항값이 선택된다. 전압 V5와 V6가 증가하면, 트랜지스터 Q1의 순방향 전도, 전류 i1과 귀선 펄스 전압 V1과 V2가 각각 증가한다. 개시 귀선 펄스의 전하는 전압 V5를 더욱 증가시킴으로써 트랜지스터 Q1의 동작을 A 등급 동작으로부터 D 등급 동작으로 변화시킨다. D급 동작의 개시시에, 트랜지스터 Q1의 턴오프 시점은 시각 t3로부터 변조된 기간 t1-t2로 시프트되어 정상 동작이 확립된다.

바람직하게도 커패시터 C4에 대한 전하 평형은 회로의 선형성을 향상시켜 편향 전류 i3가 전류 i7에 선형적으로 비례하도록 만든다. 바람직하게는 커패시터 C4 내에서 전하의 평형이 유지되기 때문에 DC 피드백이 요구되지 않는다. 바람직하게는 상기 회로가 DC 피드백 회로를 사용하지 않기 때문에 구동 신호가 변화하는 동안 기생적인 발진과 오버슈트(overshoot)가 작다.

커패시터 C4에 대한 전하 평형은 또한 열적 안정성을 제공한다. 다이오드 D6, D7의 순방향 전압과, 트랜지스터 Q5와 Q3의 베이스-이미터 접합점에서의 순방향 전압의 변화는 그에 대응하는 전압 V4의 평균 값의 변화에 의해 보상된다. 상기 전압 V4의 평균 값은 관련되는 모든 순방향 전압에 의해 영향을 받음으로써 커패시터 C4의 충전량이 방전량과 동일하게 된다. 충전과 방전에 차이가 있으면 평균 전압 V4가 변화한다.

변조되지 않은 전류 i7이 변조되지 않은 편향 전류 i3를 생성한다고 가정한다. 예컨대, 온도 변화에 의하여 순방향 전압이 변화되면, 평균 전압 V4의 변화를 발생시킴으로써 전술한 전압 V4의 교차점, 트랜지스터 Q1의 턴오프 시점 및 편향 전류 i3는 변화되지 않은 채로 유지된다.

도 1의 권선 W2와 같이 플라이백 트랜스 T의 2차 권선에서의 부하 변화는 도 2c의 시각 t0에서 그에 대응하는 피크 전류의 변화를 1차 권선 W1에 발생시킨다. 그에 따라 전류 i1의 진폭이 변화되고, 이어서 편향 전류 i3가 변화된다. 이러한 결과는 조합된 편향 회로 및 플라이백 트랜스 회로의 특징에 해당한다. 그러나 제어 회로(200)에 사용되는 샘플링 방법은 바람직하게도 이러한 부하 변화와 관련된 래스터 왜곡을 억제한다. 도 2d의 전류 i5는 전류 i1과 i4의 합을 나타내는 것이다. 예컨대, 전류 i1이 증가하면 전류 i5가 증가한다. 그 결과 도 2d의 전압 V4는 시각 t0 이후 더욱 빠르게 하강하여 교차점을 시각 t0 쪽으로 진행시킨다. 반대로 전류 i1의 최대 진폭이 감소되면 교차점을 지연시키고 트랜지스터 Q1의 턴오프 시점을 지연시킨다. 따라서 전류 i1의 최대 진폭의 변화는 그에 대응하는 변조 기간 t1-t2의 이동에 의해 즉각적으로 보상된다. 이로 인하여 바람직하게는 플라이백 트랜스 T의 1차 권선에서의 최대 전류의 진폭 변화에 의해 발생되는 래스터 왜곡이 억제된다.

Claims

귀선 기간 동안 귀선 공진 회로(100)에 포함되는 편향 권선(L_H)과,

제1 편향 주파수(f_H)와 동일한 주파수에서 제1 스위치 제어 신호(V101)에 응답하고 상기 편향 권선에 결합되어 상기 편향 권선 내에 편향 전류(i3)를 발생시키는 제1 스위치(Q2)와,

제1 커패시터(C4)와,

상기 편향 권선과 상기 제1 커패시터에 결합되어 상기 편향 전류의 크기를 나타내는 신호(V2)를 샘플링하고, 소정의 편향 주기 중 제1 부분(귀선, retrace) 동안 상기 샘플링된 신호를 상기 제1 커패시터에 인가하여 상기 제1 커패시터에 상기 편향 전류의 크기를 나타내는 제1 전하를 저장하는 샘플링 스위치(D7)와,

제2 편향 주파수와 동일한 주파수에서 상기 제1 커패시터와 결합되어 상기 소정의 편향 주기 중 제2 부분(트레이스, trace) 동안 상기 제1 전하와는 반대되는 방향으로 변조 신호의 크기를 나타내는 제2 전하를 상기 제1 커패시터에 저장하기 위한 변조 신호(i7)의 공급원(301)과,

상기 제1 전하와 제2 전하로부터 상기 제1 커패시터에 발생된 신호에 응답하여 그들 사이의 차이에 따라서 제2 스위치 제어 신호(V6)를 발생시키는 비교기(Q4, Q5)와,

상기 제2 스위치 신호에 응답하고 상기 편향 권선에 결합되어 래스터 왜곡을 보정하도록 상기 편향 전류를 제어하는 제3 스위치(Q1)를 포함하는 비디오 디스플레이 장치.
제1항에 있어서, 상기 제1 전하가 C4 내에 저장되고 있는 경우(귀선 도중)에는 상기 제1 커패시터에 발생된 전압(V4)이 램핑되고, 상기 비교기(Q4, Q5)가 상기 램핑 전압에 응답하여 상기 비교기의 임계 레벨이 교차될 때 상기 제2 스위치 제어 신호(V6)를 발생시키는 것인 비디오 디스플레이 장치.
제1항에 있어서, 상기 샘플링 스위치(D7)는 상기 귀선 기간의 대응 부분(귀선의 전반부) 동안 상기 편향 권선(L_H)에 발생된 귀선 펄스 전압(V2)의 일부를 샘플링하는 것인 비디오 디스플레이 장치.
제3항에 있어서, 상기 샘플링 스위치(D7)는 상기 귀선 펄스 전압(V2)의 최대 전압을 샘플링하고, 상기 최대 전압의 발생 이후 상기 제1 커패시터(C4)를 상기 귀선 공진 회로(100)로부터 분리시키는 것인 비디오 디스플레이 장치.
제1항에 있어서, 상기 제1 커패시터(C4)는 상기 편향 권선(L_H)에 결합되고 상기 귀선 공진 회로(100) 내에 포함되어 상기 귀선 기간의 일부분 동안 귀선 커패시턴스를 형성하는 것인 비디오 디스플레이 장치.
제5항에 있어서, 상기 귀선 공진 회로(100)는 제2 귀선 커패시턴스(C3)를 포함하는 것인 비디오 디스플레이 장치.
제1항에 있어서, 상기 제1 커패시터(C4)에 결합되어 용량성 전압 분주기를 형성함으로써 제2 커패시터를 한 쪽 방향으로 충전시키는 제2 커패시터와, 상기 제2 커패시터에 결합되어 상기 제2 커패시터를 반대쪽 방향으로 충전시키는 제4 스위치를 추가로 포함하는 것인 비디오 디스플레이 장치.
제1항에 있어서, 순방향 조절기를 형성하는 상기 귀선 기간의 일부분 동안 상기 제3 스위치(Q1)를 통하여 상기 편향 권선(LH)에 결합되는 플라이백 공진 회로(99)를 형성하는 것으로서 공급 인덕턴스(W1)에 결합된 플라이백 커패시턴스(C1)을 추가로 포함하는 것인 비디오 디스플레이 장치.
제8항에 있어서, 상기 공급 인덕턴스(W1)는 플라이백 트랜스의 1차 권선을 포함하고, 상기 트랜스는 울토(ultor) 단자(ULTOR)에 결합되어 상기 트랜스에 대하여 빔 전류 변화에 따라 변화하는 부하를 형성하고, 상기 제3 스위치(Q1)는 상기 부하로부터 귀선 공진 회로(100)를 분리시키는 것인 비디오 디스플레이 장치.
제1항에 있어서, 상기 제3 스위치(Q1)는 상기 귀선 기간의 제1 부분(귀선의 전반부 구간) 동안 전도 상태로 동작하고, 상기 귀선 구간의 제2 부분(귀선의 후반 구간) 동안에는 비전도 상태로 동작하는 것인 비디오 디스플레이 장치.
제1항에 있어서, 상기 제3 스위치(Q1)는 이스트-웨스트 조정기 내에 포함되는 것인 비디오 디스플레이 장치.
제1항에 있어서, 상기 C4 내의 제1 전하를 소정 크기의 상기 변조 신호(i7)에 대해서 상기 제2 전하와 동일하게 유지시키도록 상기 편향 전류(i3)가 제어되는 것인 비디오 디스플레이 장치.
제1항에 있어서, 상기 편향 전류의 크기 신호(V2)의 변화는 그에 대응하는 C4 내의 상기 제1 전하의 변화를 주기 단위로 발생시키는 것인 비디오 디스플레이 장치.
제1항에 있어서, C4 내의 상기 제1 전하가 트레이스 기간 동안의 상기 제2 전하의 경우보다 상당히 짧은 기간(귀선 기간) 동안에 발생되는 것인 비디오 디스플레이 장치.
귀선 공진 회로(100)에 포함되는 편향 권선(L_H)과,

편향 주파수(f_H)와 동일한 주파수에서 제1 스위치 신호(V6)에 응답하고, 상기 편향 권선에 결합되어 상기 편향 권선 내의 편향 전류 크기를 나타내는 편향 전류(i3)와 귀선 펄스 전압(V2)을 발생시키는 제1 스위치(Q2)와,

제2 커패시터(C6, C7)에 결합되어 용량성 전압 분주기를 형성하는 제1 커패시터(C4)와,

편향 주기(귀선) 일부분 동안 상기 귀선 펄스 전압을 상기 용량성 전압 분주기에 인가하여 상기 제1 커패시터에 상기 귀선 펄스 전압의 일부분을 발생시키는 제2 스위치(D7)와,

상기 제1 커패시터에 결합되어 변조 신호에 따라서 상기 제1 커패시터에 발생되는 전압을 변화시키는 이스트-웨스트 변조 신호(i7)의 공급원(301)과,

상기 제1 커패시터에 발생되는 전압에 응답하는 비교기(Q4, Q5)와,

상기 비교기의 출력 신호(V6)에 응답하고 상기 편향 권선에 결합되어 래스터 왜곡을 보정하도록 상기 편향 전류를 제어하는 제3 스위치(Q2)를 포함하는 비디오 디스플레이 장치.
제15항에 있어서, 상기 비교기(Q4, Q5)는 그의 임계치가 교차되는 경우에 상기 출력 신호(V6)를 발생시키는 것인 비디오 디스플레이 장치.
제15항에 있어서, 상기 제2 커패시터(C6, C7)에 결합되어 상기 편향 주기 부분에 앞서 상기 제2 커패시터에 저장된 전하를 초기화하는 제4 스위치(D8)를 추가로 포함하는 것인 비디오 디스플레이 장치.
제17항에 있어서, 상기 제2 스위치(D7)와 제4 스위치(D8) 각각은 상기 제2 커패시터(C6, C7)의 단자(60)에 결합된 대응하는 다이오드를 포함하는 것인 비디오 디스플레이 장치.
제15항에 있어서, 입력 공급 전압원과, 상기 입력 공급 전압(B+)원에 결합되어 공급 인덕턴스에 플라이백 펄스 전압(V1)을 발생시키는 공급 인덕턴스(W1)를 추가로 포함하는 비디오 디스플레이 장치로서, 상기 제3 스위치(Q1)는 상기 공급 인덕턴스와 상기 귀선 공진 회로(100)에 결합되어 상기 공급 인덕턴스를 상기 귀선 공진 회로에 결합시킴으로써 상기 귀선 공진 회로에서의 에너지 손실을 보충하고, 상기 제3 스위치는 상기 귀선 펄스 전압의 제어 가능한 부분 동안 상기 공급 인덕턴스를 상기 귀선 공진 회로로부터 분리시키는 것인 비디오 디스플레이 장치.