KR20000057901A - 비디오 디스플레이의 ｓ-정형 전압용으로 선택가능한 클램퍼 - Google Patents

Abstract

멀티 주사율에서 동작할 수 있는 비디오 디스플레이 모니터의 수평 편향 회로의 출력단에서, S-커패시터의 뱅크(bank)로부터 선택된 주어진 S-커패시터(CS2)가 대응하는 주파수 범위에서 S-보정을 제공한다. 클램프 뱅크(DD2, RD2, CD2, DD1, RD1, CD1)로부터 선택된 저항-커패시터-다이오드 클램프(DD2, RD2, CD2)는 상기 선택된 S-커패시터에 접속되고, 임계 댐핑이 일어나도록 하여 링잉을 감소시킨다. 인서킷 형태의 선택된 저항-커패시터-다이오드 클램프는 선택된 수평 편향 주파수에 따라 선택가능하다.

Description

비디오 디스플레이의 Ｓ-정형 전압용으로 선택가능한 클램퍼{SELECTABLE CLAMPERS FOR AN S-SHAPING VOLTAGE OF A VIDEO DISPLAY}

본 발명은 편향 회로의 다이너믹 클램핑 배열에 관한 것이다.

텔레비젼 수상기, 컴퓨터 또는 모니터는 편향 회로를 다른 수평 주사 주파수에서 사용함으로써 같은 컬러 음극선관(CRT)에서도 그림 정보를 선택적으로 디스플레이할 수 있다. 통상 S-커패시터가 수평 편향 회로의 출력단의 수평 편향 권선에 접속되어서 S 보정이라 불리우는 편향에 관련된 빔 랜딩 에러를 보정한다.

수직 블랭킹 간격 동안에, 수평 편향 회로를 제어하는 수평 주사율 동기 신호는 수평 주기에서 갑작스런 위상 변화가 일어나기 쉽다. 이러한 갑작스런 위상 변화는, 예를 들어 공인되지 않은 비디오 신호의 횡단 비디오 기록(thwart unauthorized video recording of the video signal)에 의도적으로 도입될 수 있다. 결과적으로 수평 편향 회로 출력단의 전원 전압에 접속된 인덕터에 저장된 에너지는 일시적으로 증가할 수 있다.

증가된 저장 에너지는 이후에 소비된다. 그러나 바람직하지 못하게도 정상 상태 동작으로 돌아 올때, 수평 편향 회로 출력단에서 생성되는 전류 및 전압의 링잉(ringing)도 함께 따른다. 이러한 링잉을 줄이기 위해서 S-커패시터의 양단에 접속된 저항-커패시터-다이오드(RCD) 클램프를 사용하여 수평 편향 회로의 출력단이 임계 댐핑(critical damping) 부근에서 동작하도록 하는 방법이 사용되었다.

방송 표준에 따른 해상도를 갖는 텔레비젼 신호의 그림 정보를 디스플레이할 때, 수평 편향 회로를 1f_H라 불리우는 약 16 KHz의 주사율로 사용하는 것이 더 경제적일 수 있다. 반면에 높은 해상도를 갖는 텔레비젼 신호 또는 디스플레이 모니터 데이터 신호의 그림 정보를 디스플레이 할때, 수평 편향 회로의 주사율은 2nf_H라 불리우는 32 KHz와 같거나 그 이상이 될 수 있다.

멀티 주사율에서 동작할 수 있는 비디오 디스플레이 모니터의 수평 편향 회로의 출력단에서, 스위치드 S-커패시터를 사용하여 인서킷(in-circuit) S-커패시터의 수를 변경하는 것으로 알려져 있다. S-커패시터는 선택되는 수평 편향 주파수에 따라서 선택 스위치(selectable switch)를 통해서 선택된다.

다른 수평 주사 주파수에서 동작하는 TV 수신기 모니터에서 단일 RCD 클램프는 수평 주사 주파수의 전범위에 대해서 필요한 댐핑을 제공할 수 없다. 바람직하기로는 전주파수 범위에 대해서 필요한 댐핑을 제공해야 한다.

본 발명의 특징을 구현하는 데 있어서, 인서킷 RCD 클램프의 갯수는 스위치드 RCD 클램프를 사용하여 변경된다. RCD 클램프는 선택된 수평 편향 주파수에 따라서 선택 스위치를 통해서 선택된다.

본 발명의 특징을 구현하는, 멀티 주사 수평 주파수에서 동작하는 비디오 디스플레이 편향 기구는 선택된 수평 편향 주파수와 관련된 주파수의 입력 신호 소스를 포함한다. 제1 스위치는 제1 입력 신호에 응답하여, 수평 편향 권선과 리트레이스 커패시터에 접속하고, 수평 편향 권선에서 선택된 수평 편향 주파수의 수평 편향 전류를 생성하는 데 사용된다. 수평 편향 권선은 S-정형 커패시터에 접속되어 S-정형 전압을 생성하는데, 이 S-정형 전압은 수평 선형 왜곡을 보정한다. 수평 주기의 일정 시간 동안에 S-정형 전압을 클램핑하기 위하여, 한 쌍의 클램프 회로는 선택된 수평 편향 주파수에 따라 선택될 수 있다. 입력 신호에 응답하여, 클램프 회로들 중 하나의 회로에 접속되는 제2 스위치는, 선택된 수평 편향 주파수가 제1 범위에 있는 경우는 하나의 클램프 회로를 선택하고, 선택된 수평 편향 주파수가 제2 범위에 있는 경우는 상기 하나의 클램프 회로를 선택 해제한다(de-select).

도 1은 수평 편향 회로 출력단의 스위치드 S-커패시터(switched S-capacitor)의 양단에 접속된, 본 발명의 한 측면을 구현한 클램프를 도시한 도면.

[도면의 주요 부분에 대한 부호의 설명]

25: 단자

60: 스위칭 회로

60a, 60b: 제어 신호

100: 전원 장치

104: 제1 스위치, 트랜지스터

107a: 입력 신호

209a: 데이터 신호

302: 제2 스위치, 계전기

300, 303: 클램프 회로

도 1은 멀티 주사 주파수 기능을 가진 텔레비젼 수상기의 수평 편향 회로의 출력단(101)을 도시한 도면이다. 출력단(101)은 전원 전압 B+를 생성하는 피제어 전원장치(100)로부터 에너지를 공급받는다. 종래의 드라이버단(driver stage)(103)은 선택된 수평 주사 주파수 nf_H의 입력 신호(107a)에 응답한다. 드라이버단(103)은 드라이브 제어 신호(103a)를 생성하여 출력단(101)의 스위칭 트랜지스터(104)의 스위칭 동작을 제어한다. 예를 들면, n=1의 값은 방송 표준과 같은 주어진 표준에 따른 텔레비젼 신호의 수평 주파수를 나타낼 수 있다. 트랜지스터(104)의 컬렉터는 플라이백 변압기 T0의 1차 권선 T0W1의 단자 T0A에 접속된다. 또한, 트랜지스터(104)의 컬렉터는 리트레이스(retrace) 커패시터(105)에 결합된다 . 트랜지스터(104)의 컬렉터는 수평 편향 권선 LY에도 접속되어 리트레이스 공진 회로를 형성한다. 트랜지스터(104)의 컬렉터는 종래의 댐퍼 다이오드(damper diode)(108)에도 접속된다. 권선 LY는 선형 인덕터 LIN과, 넌스위치드(non-switched) 트레이스 또는 S-커패시터 CS1과 직렬로 접속된다. 커패시터 CS1은 단자(25)와 기준 전위 또는 접지 사이에 접속되어, 단자(25)는 인덕터 LIN과 S-커패시터 CS1 사이에 놓이게 된다.

출력단(101)은 편향 전류 iy를 생성할 수 있다. 편향 전류 iy는 2f_H내지 2.4f_H의 범위에서 선택된, 신호(103a)의 임의의 선택 수평 주사 주파수 및 1f_H의 선택된 수평 주파수에 대해서 실질적으로 같은 미리 정해진 진폭을 가지고 있다. 예를 들어, 수평 주파수 1f_H는 약 16KHz이다. 편향 전류의 진폭을 제어하면, 수평 주파수가 증가하는 경우 자동적으로 전압 B+가 증가되어서(그 반대인 경우도 포함) 편향 전류 iy의 진폭은 일정하게 유지된다. 전압 B+는 변압기 T0의 귀환 권선을 통해 귀환 루프 구성에서 동작하는 종래의 피제어 전원장치(100)에 의해 제어된다. 전류 iy의 진폭을 표시하는 진폭을 가지고 있는, 정류된 귀환 플라이백 펄스 신호 FB에 따라서 전압 B+의 진폭이 제어된다. 수직 주사율 포물선 신호 E-W(East-West)는 도시되지는 않았지만, 종래의 방법으로 생성된다. 신호 E-W는 종래의 방법으로 전원장치(100)에 접속되어서, 이스트-웨스트 왜곡(East-West distortion)을 보정하기 위한 전압 B+의 수직 주사율 포물선 성분을 생성한다.

스위칭 회로(60)는 선형성과 같은 빔 랜딩 에러를 보정하기 위하여 사용된다. 회로(60)는 넌스위치드 트레이스 커패시터(CS1)와 병렬로 접속되어 있는 트레이스 커패시터 CS2와 트레이스 커패시터 CS3 중 하나 또는 양자 모두와 접속하거나, 또는 어느 것하고도 결합하지 않는다. 선택적인 접속은 수평 주사 주파수가 선택되는 주파수 범위의 함수로서 결정된다. 스위칭 회로(60)에서 커패시터 CS2는 단자(25)와, 전계 효과 트랜지스터(FET)의 스위치 Q2의 드레인 전극 사이에 접속된다. 트랜지스터 Q2의 소스 전극은 접지 GND에 접속된다. 트랜지스터 Q2의 양단에 과도한 전압이 걸리지 않도록 보호 저항 R2가 트랜지스터 Q2 양단에 접속되어 있다.

제어 신호(60a)가 디지털-아날로그(D/A) 변환기(201)에서 생성된다. 제어 신호(60a)는 저항 R7과 저항 R6를 포함하는 전압 분배기를 통해서 임계값 결정 트랜지스터 Q3의 베이스 전극에 접속된다. 저항 R3와 저항 R5 사이에 배열되고 풀업(pull-up) 전압 분배기를 형성하는 중간 단자(60c)는 트랜지스터 Q3의 컬렉터에 접속되고, 보호 저항 R4를 통해서 트래지스터 Q2의 게이트 전극에 접속된다. 제어 신호(60a)가 트랜지스터 Q3를 턴온할 정도로 큰 값인 경우, 트랜지스터 Q2의 게이트 전압은 제로(0)가 되고, 트랜지스터 Q2는 턴오프된다. 이에 반해, 제어 신호(60a)가 트랜지스터 Q3를 턴온할 정도로 큰 값이 아닌 경우, 트랜지스터 Q2의 게이트 전압은 저항 R3 및 저항 R5를 통해 생성되는 전압에 의해 풀업되고, 트랜지스터 Q2는 턴온된다.

신호(60a)는 저항 R6'과 직렬로 접속된 제너 다이오드 Z1의 임계값 결정 배열을 통해서 단자(61b)에서 스위치 제어 신호(60b)를 나타나게 하도록 접속된다. 신호(60b)는 다이오드 Z1과 저항 R6' 사이에서 나타난다. 신호(60b)는 베이스 저항 R7'을 통해 트랜지스터 Q3'의 베이스에 접속된다.

스위칭 회로(60)에서 커패시터 CS3는 단자(25)와 FET 스위치 Q2'의 드레인 전극 사이에 접속된다. FET 스위치 Q2'은 FET Q2가 제어 신호(60a)에 의해 제어되는 것과 비슷한 방식으로 제어 신호(60b)에 의해서 제어된다. 따라서 저항 R3', R4' 및 R5' 그리고 트랜지스터 Q3'은 서로 접속되어 있고, 각각 저항 R3, R4 및 R5 그리고 트랜지스터 Q3와 비슷한 기능을 한다.

수평 편향 전류 iy의 주파수가 1f_H인 경우, 신호(60a)는 최소값인 제로(0) 볼트가 되어, 트랜지스터 Q3의 베이스 전압이 트랜지스터 Q3의 순방향 전압을 초과하지 않게 된다. 결과적으로 트랜지스터 Q3 및 트랜지스터 Q3'은 턴오프되고, 트랜지스터 Q2 및 트랜지스터 Q2'은 턴온된다. 결과적으로 S-커패시터 CS2와 S-커패시터 CS3 양자는 넌스위치드 S-커패시터 CS1과 병렬로 접속되는 인서킷 S-커패시터이며, 최대 S-커패시턴스 값을 보인다.

수평 편향 전류 iy의 주파수가 2f_H와 같거나 크고, 2.14f_H보다 작다면, 신호 (60a)는 중간값인 5 V가 되어, 트랜지스터 Q3의 베이스 전압이 트랜지스터 Q3의 순방향 전압을 초과하게 된다. 그러나 신호(60a)의 값은 제너 다이오드 Z1의 파괴전압(breakdown voltage)을 초과하지 않는다. 결과적으로 트랜지스터 Q3는 턴온되고, 트랜지스터 Q3'은 턴오프되고, 트랜지스터 Q2는 턴오프되며, 트랜지스터 Q2'은 턴온된다. 그 결과, S-커패시터 CS2는 넌스위치드 S-커패시터 CS1으로부터 접속이 해제되고, S-커패시터 CS3는 S-커패시터 CS1에 접속되어서 중간값의 S-커패시턴스값를 보인다.

수평 편향 전류 iy의 주파수가 2.14f_H와 같거나 큰 경우, 신호(60a)는 최대값인 10 V가 되어 트랜지스터 Q3의 베이스 전압이 트랜지스터 Q3의 순방향 전압을 초과한다. 또한, 신호(60a)의 값은 제너 다이오드 Z1의 파괴전압을 초과하는데, 그 초과하는 양은 트랜지스터 Q3'의 순방향 전압을 초과하는 트랜지스터 Q3'의 베이스 전압을 생성할 만큼 충분하다. 결과적으로 트랜지스터 Q3와 트랜지스터 Q3'은 턴온되고, 트랜지스터 Q2와 트랜지스터 Q2'은 턴오프된다. 그 결과, S-커패시터 CS2와 S-커패시터 CS3는 넌스위치드 S-커패시터 CS1으로부터 분리되고, S-커패시턴스값은 최소가 된다.

제어 회로(61)는 주파수-데이터 신호 변환기(frequency-to-data signal converter)(209)에서 생성되는 데이터 신호(209a)에 응답하는 마이크로프로세서(208)를 포함한다. 신호(209a)는 편향 전류 iy와 동기 신호 HORZ-SYNC의 주파수를 표시하는 수치이다. 변환기(209)는, 예를 들어 신호 HORZ-SYNC의 주어진 주기 동안에 클럭 펄스의 수를 세고, 주어진 주기 동안에 발생하는 클럭 펄스의 수에 따라 워드 신호(209a)를 생성하는 계수기를 포함할 수 있다. 마이크로프로세서(208)는 D/A 변환기(201)의 입력에 접속된 제어 데이터 신호(208a)를 생성한다. 신호(208a)의 값은 신호 HORZ-SYNC의 수평 주사율에 따라 결정된다. D/A 변환기(201)는 데이터 신호(208a)에 따라 단일 단자(61a)에서 아날로그 제어 신호(60a)를 생성한다. 신호(60a)의 값은 신호 HORZ-SYNC의 주파수에 따라 신호(208a)에 의해 결정된다. 신호(208a)의 값은 도시되지 않은 키보드가 제공하는 신호(209b)에 의해 결정될 수 있다.

넌스위치드 클램프 회로(300)는 정류 다이오드 DD1과 댐핑 저항 RD1의 병렬 배열과 직렬로 접속된 커패시터 CD1을 포함한다. 클램프 회로(300)는 커패시터 CS1의 단자(25)와 접지 사이, 또는 S-커패시터 CS1 양단에 접속된다. 클램프 회로(300)는 1f_H내지 2.4f_H의 범위에서 선택되는, 신호(103a)의 각 수평 주사 주파수의 인서킷 클램프이다. 클램프 회로(300)의 다이오드 DD1은 S-커패시터 CS1의 단자(25)에서 수평 주사율 전압 성분의 피크를 정류한다. 이러한 정류는 수직 주사가 대략 디스플레이 스크린의 위에서 3 번째일때 일어난다. 수평 편향 전류 iy의 주파수가 2f_H와 같거나 큰 경우, 클램프 회로(300)의 R-C 성분값은 최적의 댐핑을 제공하도록 선택된다.

동작 주파수가 저주파 1f_H인 경우, 수평 편향 전원 전압 B+는 140 V 부근의 높은 수준에서 70 V로 감소한다. 따라서 클램프 회로(300)의 다이오드 DD1이 제공하는 정류는 낮은 전압을 제공한다. 그 결과, 저항 RD1에서의 소비 전력은 2f_H에서의 소비 전력의 약 25 %로 떨어진다. 바람직하지 못하게도, 낮은 주파수 1f_H에서 클램프 회로(300)는 링잉을 방지할 만큼 충분한 댐핑을 제공하지 못할 수 있는 결과가 나온다.

바람직스럽게는 스위치드 클램프 회로(300)는 단자(25)에 접속되고, 정류 다이오드 DD2와 댐핑 저항 RD2의 병렬 배열과 직렬로 접속된 커패시터 CD2를 포함한다. 단자(25)와 멀리 떨어져 있는 커패시터 CD2의 단자 CD2a는 계전기(302)의 계전기 접촉 RB와 계전기 접촉 RA를 통해 전원 전압 B+에 접속된다. 계전기(302)의 코일 LR은 15 V의 전원 전압과 계전기 제어 트랜지스터 Q4의 컬렉터 단자 사이에 접속된다. 트랜지스터 Q4의 베이스 단자는 단자(61a)에 접속된다.

수평 주파수가 2f_H와 같거나 큰 경우, 단자(61a)에서 신호(60a)는 높은 값이 되어, 계전기(302)의 코일(LR)이 트랜지스터 Q4를 통해 에너지를 공급받도록 한다. 그 결과 접촉 RA를 접촉 RB로부터 접속을 해제한다. 한편, 수평 주파수가 1f_H와 같은 경우, 신호(60a)는 낮은 값이 되어 트랜지스터 Q4를 턴오프시켜서, 커패시터 CD2를 전압 B+가 나타나는 단자에 접속시킨다. 따라서 선택된 수평 주사 주파수가 1f_H인 경우, 클램프 회로(303)와 트레이스 커패시터 CS2는 인서킷 소자이다.

수평 편향 전류 iy의 주파수가 1f_H인 경우, 클램프 회로(303)의 구성 부분의 값은 회로(300)가 제공하는 댐핑을 보충하도록 선택되어서 원하는 댐핑을 제공한다. 커패시터 CS2와 유사하게, 클램프 회로(303)는 1f_H보다 더 높은 주파수에서는 효과가 없다.

만약 클램프 회로(302)의 커패시터 CD2가 커패시터 CD1처럼 접지에 접속된다면, 상기 커패시터 CD2는 인서킷 S-정형 커패시터의 단자(25)에 나타나는 E-W 핀쿠션 보정 포물선 전압 성분을 미분할 것이다. 이는 단자(25)에서의 전압을 결정하는 전원 전압 B+가 수직 주사율로 포물선 형태를 나타내며 변하기 때문이다. 상기 미분에 의해서, 수평 권선 Ly의 전류 iy에서 수직 주사율로 변하는 바람직스럽지 못한 톱니파 전류 성분이 생성될 수 있다. 상기 바람직스럽지 못한 톱니파 전류 성분이 래스터의 측면을 기울게 할 수 있다는 것은 바람직스럽지 못하다.

바람직스럽게는 클램프 커패시터 CD1과 대조적으로, 단자(25)로부터 멀리 떨어져 있는 클램프 커패시터 CD2의 단자 CD2a는 접지에 접속되지 않고, 계전기 접촉 RB 및 RA를 통해 전원 전압 B+에 DC 접속된다. 커패시터 CD2의 각 단자에서 같은 진폭과 위상을 갖는 전압 B+의 수직 주사율 포물선 성분이 나타난다. 결과적으로 클램프 커패시터 CD2의 단자들 사이에서 나타나는 전압차는 임의의 수직 주사율 포물선 전압차를 제외한다. 따라서 예를 들어, S-커패시터 CS2에서 정류된 전압의 피크 및 전원 전압 B+ 변조는 진폭에서 대략 동일하다. 따라서 바람직하게도 전원 전압 B+에서 수직 주사율의 변화는 댐핑 기능에 아무런 영향을 미치지 않는다.

수평 편향 전류 iy의 주파수가 높을 때보다 수평 편향 전류 iy의 주파수가 1f_H인 경우에 필요한 댐핑 정도가 더 크다. 따라서 커패시터 CD1을 전압 B+에 접속하는 것은 커패시터 CD2의 경우 만큼 중요하지 않다.

본 발명에 따르는 멀티 주사율에서 동작할 수 있는 비디오 디스플레이 모니터의 수평 편향 회로는 임계 댐핑이 일어나도록 하여 링잉을 감소시킨다. 또한, 인서킷 형태의 선택된 저항-커패시터-다이오드 클램프는 선택된 수평 편향 주파수에 따라 선택가능하다.

Claims (4)

1. 멀티 주사 수평 주파수에서 동작하는 비디오 디스플레이 편향 장치에 있어서,

   a) 선택된 수평 편향 주파수와 관련된 주파수의 입력 신호(107a) 소스(수평)와;

   b) 상기 입력 신호(107a)에 응답하여, 수평 편향 권선(LY)과 리트레이스 커패시터(105)에 접속되어서, 상기 수평 편향 권선에서 상기 선택된 수평 편향 주파수의 수평 편향 전류를 발생시키는 제1 스위치(104)---여기서, 상기 수평 편향 권선은 S-정형 커패시터(CS1, CS2, CS3)에 접속되어 수평 선형성 왜곡 보정을 제공하는 S-정형 전압[단자(25)에서의 전압]을 발생시킴---와;

   c) 상기 선택된 수평 편향 주파수에 따라 선택될 수 있고, 수평 주기중 일부분의 시간 동안 상기 S-정형 전압을 클램핑하는 제1 클램프 회로(DD2, CD2) 및

   d) 상기 입력 신호에 응답하여, 상기 제1 클램프 회로에 접속되어서, 상기 선택된 수평 편향 주파수가 제1 범위(≤f_H) 내에 있는 경우는 상기 제1 클램프 회로를 선택하고, 상기 선택된 수평 편향 주파수가 제2 범위(f_H) 내에 있는 경우는 상기 제1 클램프 회로를 선택 해제하는 제2 스위치(302)

   를 포함하는 것을 특징으로 하는 비디오 디스플레이 편향 장치.
2. 제1항에 있어서, 상기 S-정형 커패시터는 복수개의 S-정형 커패시터(CS1, CS2, CS3)를 포함하는데, 상기 복수개의 S-정형 커패시터는 상기 선택된 수평 편향 주파수가 상기 제1 범위 및 상기 제2 범위 중 하나의 범위(f_H) 내에 있는 경우는 상기 S-정형 커패시터 중 하나(CS2)를 선택하기 위한 것이고, 상기 선택된 수평 편향 주파수가 상기 제1 범위 및 상기 제2 범위 중 다른 하나의 범위(>2f_H)에 있는 경우는 상기 하나의 S-정형 커패시터를 선택 해제하기 위한 것인 비디오 디스플레이 편향 장치.
3. 제1항 또는 제2항에 있어서, 상기 수평 주기의 일부분 시간 동안에 [단자(25)에서의] 상기 S-정형 전압을 클램핑하는 제2 클램프 회로(DD1, CD1)를 포함하는 것을 특징으로 하는 비디오 디스플레이 편향 장치.
4. 제3항에 있어서, 상기 제2 클램프 회로(DD1, CD1)는 상기 선택된 수평 편향 주파수가 상기 제1 범위(f_H)에 있는 경우와, 상기 선택된 수평 편향 주파수가 상기 제2 범위(f_H)에 있는 경우에 모두 클램프하는 비디오 디스플레이 편향 장치.