KR100673924B1 - 비디오 디스플레이 편향 장치 - Google Patents

비디오 디스플레이 편향 장치 Download PDF

Info

Publication number
KR100673924B1
KR100673924B1 KR1020017008712A KR20017008712A KR100673924B1 KR 100673924 B1 KR100673924 B1 KR 100673924B1 KR 1020017008712 A KR1020017008712 A KR 1020017008712A KR 20017008712 A KR20017008712 A KR 20017008712A KR 100673924 B1 KR100673924 B1 KR 100673924B1
Authority
KR
South Korea
Prior art keywords
capacitor
voltage
signal
terminal
horizontal
Prior art date
Application number
KR1020017008712A
Other languages
English (en)
Other versions
KR20010093251A (ko
Inventor
트루스칼로월터
Original Assignee
톰슨 라이센싱
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 라이센싱 filed Critical 톰슨 라이센싱
Publication of KR20010093251A publication Critical patent/KR20010093251A/ko
Application granted granted Critical
Publication of KR100673924B1 publication Critical patent/KR100673924B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
    • H04N3/237—Distortion correction, e.g. for pincushion distortion correction, S-correction using passive elements, e.g. diodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
    • H04N3/233—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Details Of Television Scanning (AREA)
  • Picture Signal Circuits (AREA)

Abstract

저항 캐패시터 다이오드 클램프는 수평 편향 회로 출력단의 S 캐패시터에 연결되어 중요한 댐핑을 발생시킴으로써 링잉을 감소시켰다. 출력단에서의 전압은 수직 주파수 포물선 방법으로 변화하여 이스트-웨스트 보정을 제공하기 위하여 수평 편향 회로를 변조시킨다. 클램프에서의 클램프 캐패시터는 단자를 가지며, 전류는 공급 전압에 직접 연결된다. 따라서, 클램프 캐패시터의 각각의 단자는 동일한 수직 주파수 포물선 성분을 갖는다. 따라서, 클램프 캐패시터의 단자들 간에 발생한 DC 전압 차이는 일부분의 수직 주파수 포물선 성분을 포함하지 않는다. 결과적으로, 공급 전압 수직 주파수 변동으로의 댐핑의 감도는 제거되거나 또는 감소되는 것이 바람직하다.

Description

비디오 디스플레이 편향 장치{VIDEO DISPLAY DEFLECTION APPARATUS HAVING DYNAMIC DAMPING CLAMPER ARRANGEMENT ASSOCIATED WITH S-SHAPING CAPACITOR}
본 발명은 비디오 디스플레이 편향 장치에 관한 것이다.
텔레비전 수상기, 컴퓨터 또는 모니터 등은 상이한 수평 주사 주파수의 편향 전류를 이용하여 동일한 컬러 음극선관(CRT)에 화상 정보를 선택적으로 디스플레이할 수 있다. 통상적으로 S-캐패시터는 수평 편향 회로 출력단의 수평 편향 권선에 연결되어 S 보정으로 일컬어지는 편향관련 빔 랜딩 오류(beam landing error)를 보정한다.
수평 편향 회로를 제어하는 수평 주파수 동기 신호는 수평 기간의 수직 귀선 구간(vertical blanking interval)에 급작스런 위상 변화가 생길 수 있다. 이러한 급작스런 위상 변화는, 예컨대 비디오 신호를 허가받지 않고 녹화하지 못하도록 의도적으로 도입될 수도 있다. 결과적으로, 수평 편향 회로 출력단에 제공되는 전압에 연결된 인덕턴스의 저장 에너지는 일시적으로 증가할 수 있다.
증가된 저장 에너지는 그 후에 소실된다. 그러나, 불행하게도 정상 상태 동작으로 복귀할 때, 수평 편향 회로 출력단에서 발생하는 전류 및 전압에 링잉(ringing)이 동반될 수 있다. 이러한 링잉은, S-캐패시터 양단에 저항/캐패시터/다이오드(RCD) 클램프를 연결하여, 수평 편향 회로 출력단이 임계 댐핑 근처에서 동작하게 함으로써 감소되었다.
보정 가능한 다른 유형의 왜곡으로서는 이스트-웨스트 왜곡(EAST-WEST distortion) 또는 핀쿠션 왜곡(pincushion distortion)이 있다. 잘 알려진 이스트-웨스트 왜곡 보정 방법으로는 수평 편향 회로를 변조시키는 수직 주파수 포물선 방식으로 수평 편향 회로 출력단의 공급 전압의 크기를 변화시키는 것이 있다. 공급 전압의 크기는 수직 주파수 포물선 신호에 따라 종래의 방법으로 제어된다. 이와 같은 장치에서는, S-캐패시터의 양단에 연결된 상기 RCD 클램프에서 공급되는 댐핑의 범위는 수직 주사하는 동안 공급 전압이 변함에 따라 바람직하지 않게 변할 수 있다. 공급 전압 수직 주파수 변동에 대한 댐핑의 감도를 줄이는 것이 바람직하다.
본 발명의 특징을 수행하는 데에 있어서, RCD 클램프의 클램프 캐패시터의 단자쌍은 공급 전압과 S-캐패시터 사이에 연결된다. 클램프 캐패시터의 각각의 단자는 수직 주파수 포물선 성분을 동일한 크기로 발생시킨다. 결과적으로, 클램프 캐패시터의 단자 간에 발생한 전압 차는 수직 주파수 포물선 성분을 포함하지 않는다. 따라서, 공급 전압 수직 주파수 변동에 대한 댐핑의 감도는 유리하게 제거되거나 또는 감소된다.
본 발명의 특징을 구현하는 비디오 디스플레이 편향 장치는 수평 편향 주파수와 관련된 주파수의 입력 신호의 신호원을 포함한다. 수평 편향 권선은 리트레이스 캐패시터 및 스위치에 연결되고 제1 입력 신호에 응답하여 수평 편향 권선에서 수평 편향 전류를 발생시킨다. S-형 캐패시터는 수평 편향 권선에 연결되어 수평 선형 왜곡을 보정하도록 변화하는 전압을 발생한다. 수직 편향 주파수와 관련된 주파수로 변화하는 제2 신호의 신호원은 S-형 캐패시터에 연결되어 이 제2 신호에 따라 S-형 캐패시터의 전압을 변화시킴으로써 이스트-웨스트 왜곡을 보정한다. 제3 캐패시터는 수평 기간의 일부분 동안 S-형 캐패시터의 전압을 클램핑하는 클램핑 회로를 형성하도록 정류기에 연결된다. 제3 캐패시터는 제1 단자가 S-형 캐패시터에 연결되고, 제2 단자가 제2 신호의 신호원에 연결되어, 제2 신호로부터 제3 캐패시터의 제1 단자 및 제2 단자 각각에서 서로를 보상하는 전압 변동을 발생시킨다.
도 1은 본 발명의 특징을 구현하고 있는 수평 편향 회로 출력단에서의 스위칭 S-캐패시터 양단에 연결된 클램프를 도시한 도면.
도 1은 다중 주사 주파수 능력을 갖는 텔레비전 수상기의 수평 편향 회로 출력단(101)을 도시한다. 수평 편향 회로 출력단(101)은 공급 전압(B+)을 발생시키는 정류 전원(100)에 의해 구동된다. 종래의 구동기단(103)은 선택된 수평 주사 주파수(nfH)의 입력 신호(107a)에 응답한다. 구동기단(103)은 구동 제어 신호(103a)를 생성하여 수평 편향 회로 출력단(101)의 스위칭 트랜지스터(104)의 스위칭 동작을 제어한다. 예컨대, n값이 1이라는 것은 방송 표준과 같은 소정의 표준을 따르는 텔레비전 신호의 수평 주파수를 나타낸다. 스위칭 트랜지스터(104)의 콜렉터는 플라이백 변압기(T0)의 1차 권선(T0W1)의 단자(TOA)에 연결된다. 스위칭 트랜지스터(104)의 콜렉터는 리트레이스 캐패시터(105)에도 연결된다. 또한, 스위칭 트랜지스터(104)의 콜렉터는 리트레이스 공진 회로를 형성하는 수평 편향 권선(LY)에도 연결된다. 스위칭 트랜지스터(104)의 콜렉터는 종래의 댐퍼 다이오드(108)에 연결된다. 수평 편향 권선(LY)은 선형 인덕터(LIN) 및 비스위칭형 트레이스 또는 S-캐패시터(CS1)와 직렬로 연결된다. S-캐패시터(CS1)는 단자(25)가 선형 인덕터(LIN)와 S-캐패시터(CS1) 사이에 삽입되도록 단자(25)와 기준 전위 또는 그라운드(GND) 사이에 연결된다.
수평 편향 회로 출력단(101)은 편향 전류(iy)를 생성시킬 수 있다. 편향 전류(iy)는 2fH 내지 2.4fH의 범위로부터 선택된 신호(103a)의 선택된 수평 주사 주파수와 1fH의 선택된 수평 주파수에 대하여 실질적으로 동일한 기설정 크기를 갖는다. 예컨대, 1fH의 수평 주파수는 대략 16KHz이다. 편향 전류(iy)의 크기를 제어하는 것은, 수평 주파수가 증가하는 경우에는 전압(B+)을 자동적으로 증가시키고, 수평 주파수가 감소하는 경우에는 전압(B+)을 자동적으로 감소시킴으로써, 편향 전류(iy)의 크기를 일정하게 유지한다. 전압(B+)은 변압기(T0)의 피드백 권선(TOW2)을 통한 폐루프 구성으로 동작하는 종래의 정류 전원(100)에 의해 제어된다. 전압(B+)의 크기는 편향 전류(iy)의 크기를 갖는 정류된 피드백 플라이백 펄스 신호(FB)에 따라서 조정된다. 수직 주파수 포물선 신호(E-W)는 도시되지는 않았았지만 종래의 방법으로 발생된다. 수직 주파수 포물선 신호(E-W)는 정류 전원(100)에 이스트-웨스트 왜곡을 보정하는 전압(B+)의 수직 주파수 포물선 성분을 발생시키는 종래의 방법으로 연결된다.
스위칭 회로(60)는 선형성과 같은 빔 랜딩 오류를 보정하는 데에 사용된다. 스위칭 회로(60)는 비스위칭형 트레이스 캐패시터(CS1)와 병렬로 연결된 트레이스 캐패시터(CS2)과 트레이스 캐패시터(CS3) 중의 어디에도 선택적으로 연결되지 않을 수도 있고, 이들 중 하나 이상에 선택적으로 연결될 수도 있다. 이러한 선택적인 연결은 수평 주사 주파수가 선택되는 주파수 범위의 함수에 따라 결정된다. 스위칭 회로(60)에서, 캐패시터(CS2)는 단자(25)와 전계 효과 트랜지스터(FET) 스위치(Q2)의 드레인 전극 사이에 연결된다. 트랜지스터(Q2)의 소스 전극은 그라운드(GND)에 연결된다. 트랜지스터(Q2)의 과전압을 방지하는 보호 저항(R2)은 트랜지스터(Q2)의 양단에 연결된다.
제어 신호(60a)는 디지털/아날로그 변환기(201)에서 발생한다. 제어 신호(60a)는 저항(R7, R6)을 포함하는 분압기를 거쳐서 임계치 결정 트랜지스터(Q3)의 베이스 전극에 연결된다. 풀업 분압기를 형성하는 저항(R3)과 저항(R5) 사이에 놓인 중간 단자(60c)는 트랜지스터(Q3)의 콜렉터에 연결되고, 보호 저항(R4)을 거쳐서 트랜지스터(Q2)의 게이트 전극에 연결된다. 제어 신호(60a)가 트랜지스터(Q3)를 턴온 시킬 정도로 충분히 큰 경우, 트랜지스터(Q2)의 게이트 전압은 제로가 되어 트랜지스터(Q2)가 턴오프된다. 반면에, 제어 신호(60a)가 트랜지스터(Q3)를 턴온 시킬 정도로 충분히 크지 못한 경우, 트랜지스터(Q2)의 게이트 전압은 저항(R3, R5)을 통해 생성된 전압에 의해 풀업되어 트랜지스터(Q2)가 턴온된다.
제어 신호(60a)는 임계치 결정 장치인 제너 다이오드(Z1)을 통해 저항(R6')과 직렬로 연결되어 단자(61b)에서 스위치 제어 신호(60b)를 발생시킨다. 스위치 제어 신호(60b)는 제너 다이오드(Z1)와 저항(R6')사이에서 발생된다. 스위치 제어 신호(60b)는 베이스 저항(R7')을 거쳐서 트랜지스터(Q3')의 베이스에 연결된다.
스위칭 회로(60)에서, 캐패시터(CS3)는 단자(25)와 FET 스위치(Q2')의 드레인 전극 사이에 연결된다. FET 스위치(Q2)가 제어 신호(60a)에 의해 제어되는 것과 유사한 방법으로 FET 스위치(Q2')가 스위치 제어 신호(60b)에 의해 제어된다. 따라서, 저항(R3', R4', R5') 및 트랜지스터(Q3')는 상호 연결되어 각각의 저항(R3, R4, R5) 및 트랜지스터(Q3)와 유사한 기능을 수행한다.
수평 편향 전류(iy)의 주파수가 1fH인 경우, 제어 신호(60a)는 제로 볼트(0V)의 최소 레벨에 있게 되어 트랜지스터(Q3)의 베이스 전압이 트랜지스터(Q3)의 순방향 전압을 초과하지 않는다. 따라서, 트랜지스터(Q3, Q3') 모두는 턴오프되고, 트랜지스터(Q2, Q2')는 턴온된다. 그 결과, S-캐패시터(CS2, CS3) 모두는 비스위칭형 S-캐패시터(CS1)와 병렬로 연결되어 최대 S-캐패시턴스 값을 생성하는 인서킷(in-circuit) S-캐패시터가 된다.
수평 편향 전류(iy)의 주파수가 2fH 이상 2.14fH 미만인 경우, 제어 신호(60a)는 5V의 중간 레벨에 있게 되어 트랜지스터(Q3)의 베이스 전압이 트랜지스터(Q3)의 순방향의 전압을 초과한다. 그러나, 제어 신호(60a)의 레벨이 제너 다이오드(Z1)의 브레이크 다운 전압을 초과하지는 않는다. 따라서, 트랜지스터(Q3)는 턴온되고, 트랜지스터(Q3')는 턴오프되며, 트랜지스터(Q2)는 턴오프되고, 트랜지스터(Q2')는 턴온된다. 그 결과, S-캐패시터(CS2)는 비스위칭형 S-캐패시터(CS1)와 연결이 끊기고, S-캐패시터(CS3)는 비스위칭형 S-캐패시터(CS1)와 연결되어 중간 S-캐패시턴스 값을 생성한다.
수평 편향 전류(iy)의 주파수가 2.14fH 이상인 경우, 제어 신호(60a)는 10V의 최대 레벨에 있게 되어 트랜지스터(Q3)의 베이스 전압이 트랜지스터(Q3)의 순방향 전압을 초과한다. 또한, 제어 신호(60a)의 레벨이 충분한 정도로 제너 다이오드(Z1)의 브레이크 다운 전압을 초과하여 트랜지스터(Q3')의 순방향 전압을 초과하는 트랜지스터(Q3')의 베이스 전압을 발생시킨다. 따라서, 트랜지스터(Q3, Q3')는 턴온되고, 트랜지스터(Q2, Q2')는 턴오프된다. 그 결과, S-캐패시터(CS2, CS3)는 비스위칭형 S-캐패시터(CS1)와 연결이 끊겨 최소 S-캐패시턴스 값을 발생시킨다.
제어 회로(61)는 주파수/데이터 신호 변환기(209)에서 발생된 데이터 신호(209a)에 응답하는 마이크로프로세서(208)를 포함한다. 데이터 신호(209a)는 동기 신호(HORZ-SYNC)의 주파수 또는 편향 전류(iy)를 나타내는 숫자값을 갖는다. 예컨대, 주파수/데이터 신호 변환기(209)는 동기 신호(HORZ-SYNC)의 소정의 주기 동안 클록 펄수의 수를 카운트하는 카운터를 포함하고, 상기 소정의 주기로 발생한 클록 펄스의 수에 따라 워드 신호(209a)를 발생시킨다. 마이크로프로세서(208)는 제어 데이터 신호(208a)를 발생시켜 이를 D/A 변환기(201)의 입력에 연결시킨다. 데이터 신호(208a)의 값은 동기 신호(HORZ-SYNC)의 수평 주파수에 따라 결정된다. D/A 변환기(201)는 데이터 신호(208a)에 따라 단일 단자(61a)에서 아날로그 제어 신호(60a)를 발생시킨다. 제어 신호(60a)의 레벨은 동기 신호(HORZ-SYNC)의 주파수에 따라 데이터 신호(208a)에 의해 결정된다. 대안으로, 데이터 신호(208a)의 값은 도시되지 않은 키보드에 의해 제공되는 신호(209b)에 의해 결정될 수도 있다.
비스위칭형 클램프 회로(300)는 정류 다이오드(DD1) 및 댐핑 저항(RD1)의 병렬 배열과 직렬로 연결된 캐패시터(CD1)를 포함한다. 비스위칭형 클램프 회로(300)는 S-캐패시터(CS1)의 단자(25)와 그라운드 사이에 연결되거나, 또는 S-캐패시터(CS1) 양단에 연결된다. 비스위칭형 클램프 회로(300)는 1fH 내지 2.4fH의 범위로부터 선택된 신호(103a)의 수평 주사 주파수에서의 인서킷 클램프이다. 비스위칭형 클램프 회로(300)의 다이오드(DD1)는 S-캐패시터(CS1)의 단자(25)에서의 수평 주파수 전압 성분의 피크값을 정류한다. 이 정류는 수직 주사가 디스플레이 화면의 대략 상위 세번째에서 주로 발생한다. 비스위칭형 클램프 회로(300)의 R-C 성분 값들은 수평 편향 전류(iy)가 2fH 이상인 경우에 댐핑을 최적화시키도록 선택된다.
동작 주파수가 저주파수, 즉 1fH인 경우, 수평 편향 공급 전압(B+)은 140V 근방에서의 높은 레벨에서부터 70V로 낮아진다. 따라서, 비스위칭형 클램프 회로(300)의 다이오드(DD1)에 의한 정류는 낮은 전압을 발생하게 한다. 그 결과, 저항(RD1)에서 소비되는 전력은 2fH에서 소비되는 전력보다 대략 25% 정도가 떨어지게 된다. 따라서, 불행하게도 저주파수 1fH에서, 비스위칭형 클램프 회로(300)는 링잉을 방지하기에 충분한 댐핑을 공급하지 못할 수 있다.
스위칭형 클램프 회로(303)는 단자(25)에 연결되고, 정류 다이오드(DD2) 및 댐핑 저항(RD2)의 병렬 배열과 직렬로 연결된 캐패시터(CD2)를 포함하는 것이 유리하다. 단자(25)로부터 멀리 있는 캐패시터(CD2)의 단자(CD2a)는 릴레이(302)의 릴레이 접점(RB, RA)을 거쳐서 공급 전압(B+)에 연결된다. 릴레이(302)의 코일(LR)은 15V의 공급 전압과 릴레이 제어 트랜지스터(Q4)의 콜렉터 단자 사이에 연결된다. 트랜지스터(Q4)의 베이스 단자는 단자(61a)에 연결된다.
수평 주파수가 2fH 이상인 경우, 단자(61a)에서의 제어 신호(60a)는 높은 레벨로 되어, 전류가 트랜지스터(Q4)를 거쳐서 릴레이(302)의 코일(LR)에 공급된다. 그 결과, 접점(RA)과 접점(RB)의 연결이 끊긴다. 반면에, 수평 주파수가 1fH인 경우, 제어 신호(60a)는 낮은 레벨로 되어, 트랜지스터(Q4)가 턴오프되므로, 캐패시터(CD2)는 전압(B+)이 생성되는 단자와 연결된다. 따라서, 선택된 수평 주사 주파수가 1fH인 경우에 스위칭형 클램프 회로(303)와 트레이스 캐패시터(CS2)는 인서킷 소자가 된다.
수평 편향 전류(iy)의 주파수가 1fH인 경우, 스위칭형 클램프 회로(303)의 성분값은 비스위칭형 클램프 회로(300)에서 제공하는 댐핑을 보완하여 원하는 댐핑을 제공하도록 선택된다. 유리하게는, 수평 편향 전류(iy)의 주파수가 1fH인 경우, 비스위칭형 클램프 회로(300)와 스위칭형 클램프 회로(303)는 일체로, 링잉을 제거하는데 필요한 클램핑을 제공한다. 캐패시터(CS2)와 유사하게, 스위칭형 클램프 회로(303)는 1fH보다 높은 주파수에서 어떠한 효과도 가지지 않는다.
스위칭형 클램프 회로(303)의 캐패시터(CD2)가 캐패시터(CD1)처럼 그라운드에 연결된다면, 캐패시터(CD2)는 인서킷 S-형 캐패시터의 단자(25)에서 발생되는 E-W 핀쿠션 보정 포물선 전압 성분을 미분시킬 것이다. 그 이유는, 단자(25)의 전압을 결정하는 공급 전압(B+)은 수직 주파수 포물선 방식으로 변화하기 때문이다. 이러한 미분은 수평 편향 권선(LY)의 수평 편향 전류(iy)의 수직 주파수가 변화하는 원치 않는 톱니파 전류 성분을 발생시킬 수 있다. 이 원치 않는 톱니파 전류 성분은 래스터의 사이드가 경사지게 할 수 있다.
본 발명의 특징을 수행하는 데에 있어서, 클램프 캐패시터(CD1)와는 대조적으로, 단자(25)로부터 멀리 있는 클램프 캐패시터(CD2)의 단자(CD2a)는 그라운드 대신에 릴레이 접점(RB, RA)을 통해 공급 전압(B+)에 DC 연결된다. 캐패시터(CD2)의 각각의 단자는 전압(B+)의 수직 주파수 포물선 성분의 동일한 진폭 및 위상을 발생시킨다. 따라서, 클램프 캐패시터(CD2)의 단자들 간에 발생된 전압 차는 소정의 수직 주파수 포물선 전압 차를 제외한다. 결과적으로, 예컨대 S-캐패시터(CS2)의 전압의 정류된 피크값들 및 공급 전압(B+) 변조값은 대략 크기가 동일하다. 따라서, 공급 전압(B+)의 수직 주파수 변동이 댐핑 기능에 어떠한 영향을 미치지 않는 것이 유리하다.
필요한 댐핑의 정도는 수평 편향 전류(iy)의 주파수가 1fH보다 높은 경우보다 수평 편향 전류(iy)의 주파수가 1fH인 경우에 더 크다. 따라서, 캐패시터(CD1)를 전압(B+)에 연결시키는 것은 캐패시터(CD2)를 연결시키는 것만큼 중요하지 않다.

Claims (6)

  1. 비디오 디스플레이 편향 장치로서,
    수평 편향 주파수의 제1 입력 신호의 신호원과,
    리트레이스 캐패시터와 스위치에 연결되어 상기 제1 입력 신호에 응답하여 수평 편향 전류를 발생시키는 수평 편향 권선과,
    상기 수평 편향 권선에 연결되어 수평 선형 왜곡을 보정하도록 변화하는 전압을 발생시키는 S-형 캐패시터와,
    수직 편향 주파수와 관련된 주파수로 변화하는 제2 신호의 신호원으로서, 이 제2 신호의 신호원은 상기 S-형 캐패시터에 연결되어 상기 제2 신호에 따라 상기 S-형 캐패시터의 전압을 변화시킴으로써 이스트-웨스트 왜곡을 보정하는 것인 제2 신호의 신호원과,
    정류기에 연결되어 수평 주기의 일부분 동안 상기 S-형 캐패시터의 전압을 클램핑하는 클램프 회로(303)를 형성하는 제3 캐패시터를 포함하고,
    상기 제3 캐패시터는 제1 단자가 상기 S-형 캐패시터에 연결되고, 제2 단자가 상기 제2 신호의 신호원에 연결되어, 상기 제2 신호로부터 상기 제3 캐패시터의 상기 제1 단자 및 제2 단자 각각에서 서로를 보상하는 전압 변동을 발생시키는 것인 비디오 디스플레이 편향 장치.
  2. 제1항에 있어서, 상기 제2 신호에 응답하고 공급 인덕턴스를 거쳐서 상기 스위치에 연결되어 상기 편향 전류를 변조시킴으로써 공급 전압의 전압 변동에 따라 이스트-웨스트 왜곡을 보정하는 공급 전압 전압원을 더 포함하고, 상기 공급 전압은 상기 제3 캐패시터의 상기 제1 및 제2 단자에서 각각 보상하는 전압 변동을 생성하는 것인 비디오 디스플레이 편향 장치.
  3. 제2항에 있어서, 상기 제2 단자는 상기 제1 단자를 제외한 경로를 거쳐서 상기 공급 전압의 전압원과 연결되는 것인 비디오 디스플레이 편향 장치.
  4. 제1항에 있어서, 상기 클램프 회로(303)는 주로 수직 트레이스 구간의 시작 부분에서 발생하는 수평 사이클 동안 상기 S-형 캐패시터 전압을 클램핑하는 것인 비디오 디스플레이 편향 장치.
  5. 제1항에 있어서, 상기 수평 편향 주파수가 제1 값인 경우에는 상기 제3 캐패시터를 상기 S-형 캐패시터에 연결시키고, 상기 수평 편향 주파수가 제2 값인 경우에는 상기 제3 캐패시터와 상기 S-형 캐패시터의 연결을 끊는 제2 스위치를 더 포함하는 비디오 디스플레이 편향 장치.
  6. 제1항에 있어서, 상기 제3 캐패시터는 상기 정류기와 병렬로 연결되는 저항과 연결되는 것인 비디오 디스플레이 편향 장치.
KR1020017008712A 1999-01-12 2000-01-11 비디오 디스플레이 편향 장치 KR100673924B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US11570899P 1999-01-12 1999-01-12
US09/246,279 US6274989B1 (en) 1999-01-12 1999-02-08 Dynamic damping clamper arrangement associated with s-shaping capacitor
US60/115,708 1999-02-08
US09/246,279 1999-02-08

Publications (2)

Publication Number Publication Date
KR20010093251A KR20010093251A (ko) 2001-10-27
KR100673924B1 true KR100673924B1 (ko) 2007-01-25

Family

ID=26813486

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017008712A KR100673924B1 (ko) 1999-01-12 2000-01-11 비디오 디스플레이 편향 장치

Country Status (9)

Country Link
US (1) US6274989B1 (ko)
EP (1) EP1142304B1 (ko)
JP (1) JP2002535891A (ko)
KR (1) KR100673924B1 (ko)
CN (1) CN1223178C (ko)
AU (1) AU2724300A (ko)
DE (1) DE60002034T2 (ko)
TW (1) TW462187B (ko)
WO (1) WO2000042765A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100621186B1 (ko) * 1999-12-28 2006-09-06 삼성전자주식회사 영상표시기기의 수평 선형성 보정회로

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3349279A (en) 1964-06-03 1967-10-24 Motorola Inc Electronic circuit
US3895305A (en) * 1973-08-20 1975-07-15 Coulter Electronics Clamp circuits
US4019093A (en) 1975-10-09 1977-04-19 Gte Sylvania Incorporated Horizontal dynamic damper circuitry
GB1585465A (en) 1976-09-06 1981-03-04 Rca Corp East-west pincushion modulator
US4329729A (en) * 1980-06-23 1982-05-11 Rca Corporation Side pincushion modulator circuit with overstress protection
US4533855A (en) 1983-12-16 1985-08-06 Rca Corporation Switched capacitor S-correction circuit
US4612481A (en) 1984-06-27 1986-09-16 Cpt Corporation Linearity correction circuit
JPS61114656A (ja) 1984-11-09 1986-06-02 Hitachi Ltd 水平偏向出力回路
GB2177270A (en) 1985-06-19 1987-01-14 Philips Electronic Associated Line output circuit for generating a sawtooth current at two frequencies
US4709193A (en) * 1986-05-30 1987-11-24 Rca Corporation S-capacitance switching circuit for a video display
US4761586A (en) * 1986-12-23 1988-08-02 Rca Licensing Corporation Linearity correction for multiple frequency video apparatus
US5010281A (en) * 1990-04-30 1991-04-23 Rca Licensing Corporation High voltage stabilization circuit for video display apparatus
GB9200284D0 (en) 1992-01-08 1992-02-26 Rca Thomson Licensing Corp Suppression of"organ pipes"raster display distortions
GB9223447D0 (en) 1992-11-09 1992-12-23 Rca Thomson Licensing Corp Linearity correction circuit
DE19732163A1 (de) * 1997-07-25 1998-10-01 Siemens Ag Horizontalablenkstufe
US6111371A (en) * 1998-08-07 2000-08-29 Thomson Multimedia S.A. Switch control signal generator
US6114817A (en) * 1998-08-07 2000-09-05 Thomson Licensing S.A. Power Supply for a deflection circuit operating at multi-scan frequencies

Also Published As

Publication number Publication date
EP1142304A1 (en) 2001-10-10
AU2724300A (en) 2000-08-01
KR20010093251A (ko) 2001-10-27
WO2000042765A1 (en) 2000-07-20
EP1142304B1 (en) 2003-04-09
DE60002034D1 (de) 2003-05-15
CN1223178C (zh) 2005-10-12
DE60002034T2 (de) 2003-10-16
US6274989B1 (en) 2001-08-14
TW462187B (en) 2001-11-01
JP2002535891A (ja) 2002-10-22
CN1337117A (zh) 2002-02-20

Similar Documents

Publication Publication Date Title
GB2140640A (en) Deflection circuit
CA2040253C (en) High voltage stabilization circuit for video display apparatus
KR100282691B1 (ko) 라스터 왜곡 보정 회로
US4536684A (en) Multiple scan rate deflection circuit incorporating scan compensation
US5714849A (en) Circuit and method for adjusting horizontal retrace time and limiting pulse peak in display device
US4525739A (en) Television receiver power supply regulation responding to beam current changes
US5428272A (en) Voltage regulator for CRT electrode supply
KR100673924B1 (ko) 비디오 디스플레이 편향 장치
KR100688133B1 (ko) 동적 초점 전압 진폭 제어기
EP0240142B1 (en) Raster positioning circuit for a deflection system
KR100752992B1 (ko) 비디오 디스플레이 편향 장치
US5285133A (en) Deflection current generating circuits
EP0370660B1 (en) Power supply protection circuit
KR100734835B1 (ko) 스위치 제어 신호 발생기
JP3840648B2 (ja) ビデオ表示装置
MXPA01006994A (en) Dynamic damping clamper arrangement associated with s-shaping capacitor
MXPA00001389A (en) Selectable clampers for an s-shaping voltage of a video display
EP1039744B1 (en) Circuit for stabilizing a high voltage
JPS6012873A (ja) テレビジヨン受信機の黒レベル補正回路
JPH01318465A (ja) 画面歪み補正回路
JPH0955864A (ja) 高圧レギュレーション補正回路
MXPA99004383A (en) High voltage regulation by switching retrace capacitors

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee