KR20010093251A - Ｓ형 캐패시터와 연관된 동적 댐핑 클램퍼 장치 - Google Patents

Abstract

저항 캐패시터 다이오드 클램프는 수평 편향 회로 출력단의 S 캐패시터에 접속되어 중요한 댐핑을 발생시킴으로써 링잉을 감소시켰다. 출력단에서의 전압은 수직 주파수 포물선 방법으로 가변하여 이스트-웨스트 보정을 제공하기 위하여 수평 편향 회로를 변조시킨다. 클램프에서의 클램프 캐패시터는 단자를 가지며, 전류는 공급 전압에 직접 연결된다. 따라서, 클램프 캐패시터의 각각의 단자는 동일한 수직 주파수 포물선 성분을 갖는다. 따라서, 클램프 캐패시터의 단자들 간에 발생한 DC 전압 차이는 일부분의 수직 주파수 포물선 성분을 포함하지 않는다. 결과적으로, 공급 전압 수직 주파수 변동으로의 댐핑의 감도는 제거되거나 또는 감소되는 것이 바람직하다.

Description

Ｓ형 캐패시터와 연관된 동적 댐핑 클램퍼 장치{DYNAMIC DAMPING CLAMPER ARRANGEMENT ASSOCIATED WITH S-SHAPING CAPACITOR}

텔레비전 수상기, 컴퓨터 또는 모니터 등은 상이한 수평 주사 주파수에서 편향 회로를 이용하여 동일한 색의 음극선관(CRT)으로 화상 정보를 선택적으로 디스플레이할 수 있다. 통상적으로 S-캐패시터는 수평 편향 회로 출력단의 수평 편향 권선에 연결되어 S 보정으로 일컬어지는 편향관련 빔 랜딩 오류(beam landing error)를 보정한다.

수평 편향 회로를 제어하는 수평 주파수 동기 신호는 수평 블랭킹 구간 동안 발생하는 수평 기간에서 급작스런 위상 변화가 있을 수도 있다. 예컨대, 이러한 급작스런 위상 변화는 허가받지 않은 비디오 신호의 비디오 녹화를 방해하도록 고의적으로 도입될 수도 있다. 결과적으로, 수평 편향 회로 출력단에 제공되는 전압에 연결된 인덕턴스에 저장된 에너지는 일시적으로 증가할 수 있다.

증가되어 저장된 에너지는 결과적으로 소실된다. 그러나, 불행하게도 정상 상태 동작으로 돌아가게 되면, 수평 편향 회로 출력단에서 발생한 전류 및 전압에서 링잉(ringing)을 동반하게 될 수도 있다. S-캐패시터 양단에 연결된 저항 캐패시터 다이오드(RCD) 클램프가 사용되어 수평 편향 회로 출력단을 임계 댐핑 근처에서 강제 동작시킴으로써, 이러한 링잉을 감소시켰다.

보정된 다른 유형의 왜곡은 이스트-웨스트 왜곡(EAST-WEST distorsion) 또는 핀쿠션 왜곡(pincussion distorsion)으로 불려진다. 잘 알려진 이스트-웨스트 왜곡 보정 방법은 수직 주파수 포물선 방법으로 수평 편향 회로를 변조시키는 수평 편향 회로 출력단의 공급 전압의 크기를 변경시키는 것이다. 공급 전압의 크기는 수직 주파수 포물선 신호에 따라 종래의 방법으로 제어된다. 이와 같은 장치에서 S-캐패시터의 양단에 연결된 상기 RCD 클램프에 의해 공급된 댐핑의 범위는 수직 주사하는 동안 공급 전압이 변함에 따라 바람직하지 않게 변할 수 있으며, 공급 전압 수직 레이트 변동에 대한 댐핑의 감도를 감소시키는 것이 바람직하다.

본 발명은 편향 회로의 동적 클램핑 장치에 관한 것이다.

도 1은 본 발명의 특징을 구현하고 있는 수평 편향 회로 출력단에서의 스위칭 S-캐패시터 양단에 접속된 클램프를 도시한 도면.

본 발명의 특징을 수행하는 데에 있어서, RCD 클램프의 클램프 캐패시터의 단자쌍은 공급 전압과 S-캐패시터 사이에 접속된다. 클램프 캐시시터의 각각의 단자는 수평 주파수 포물선 성분을 동일한 크기로 발생시킨다. 결과적으로, 클램프 캐패시터의 단자 간에 나타난 전압 차이가 수직 주파수 포물선 성분을 포함하는 것은 아니다. 따라서, 공급 전압 수직 주파수 변동에 대한 댐핑의 감도는 유일하게 제거되거나 또는 감소된다.

본 발명의 특징을 구현한 비디오 디스플레이 편향 장치는 수평 편향 주파수와 연관된 주파수에서 입력 신호원을 포함한다. 수평 편향 권선은 리트레이스 캐패시터 및 스위치에 접속되고 제1 입력 신호에 응답하여 수평 편향 권선에서 수평 편향 전류를 발생시킨다. S-형 캐패시터는 수평 편향 권선에 접속되어 수평 선형 왜곡 전류를 제공하는 방식으로 가변하는 S-형 캐패시터에서 전압을 발생한다. 수직 편향 주파수와 연관된 주파수에서 가변하는 제2 신호원은 상기 주파수에 따라 S-형 캐패시터에 접속되어 S-형 캐패시터 전압을 가변시키고 이스트-웨스트 왜곡을 보정한다. 제3 캐패시터는 정류기에 연결되어 일부분의 수평 기간 동안 S-형 캐패시터 전압을 클램핑하는 클램핑 회로를 형성한다. 제3 캐패시터는 S-형 캐패시터에 연결된 제1 단자와, 제2 신호로부터 발생한 제2 신호원에 연결된 제2 단자를 구비하며, 상호 보상하는 제3 캐패시터의 각각의 제1 및 제2 단자에서 전압 변동을 발생시킨다.

도 1은 다중 주사 주파수 용량을 갖는 텔레비전 수상기의 수평 편향 회로 출력단(101)을 도시한다. 수평 편향 회로 출력단(101)은 공급 전압(B+)을 발생시키는 정류된 전원(100)에 의해 전류가 공급된다. 종래의 구동기단(103)은 선택된 수평 주사 주파수(nf_H)에서 입력 신호에 응답한다. 구동기단(103)은 구동 제어 신호(103a)를 생성하여 출력단(101)의 스위칭 트랜지스터(104)에서의 스위칭 동작을 제어한다. 예컨대, n=1이라는 값은 방송 표준과 같은 소정의 표준에 따르는 텔레비전 신호의 수평 주파수를 나타낸다. 트랜지스터(104)의 콜렉터는 리트레이스캐패시터(105)에 접속된다. 또한, 트랜지스터(105)의 콜렉터는 수평 편향 권선(LY)에 접속되어 리트레이스 공진 회로를 형성한다. 트랜지스터(104)의 콜렉터는 종래의 댐퍼 다이오드(108)에 접속된다. 권선(LY)은 선형 인덕터(LIN) 및 스위칭되지 않은 트레이서 또는 S-캐패시터(CS1)와 직렬로 접속된다. 캐패시터(CS1)는 단자(25)와 기준 전위 사이 또는 그라운드(GND)에 접속되며, 단자(25)는 인덕터(LIN)와 S-캐패시터(CS1) 사이에 삽입된다.

출력단(101)은 편향 전류(iy)를 생성시킬 수 있다. 편향 전류(iy)는 실질적으로 2f_H내지 2f_H의 범위로부터 선택된 소정의 수평 주사 주파수 신호(103a)에 대하여 그리고 1f_H의 수평 주파수에 대하여 동일한 기설정된 진폭을 갖는다. 예컨대, 1f_H의 수평 주파수는 대략 16KHz이다. 수평 주파수가 증가하는 경우, 전압(B+)이 자동적으로 증가하도록 함으로써, 편향 전류(iy)의 진폭을 제어할 수 있게 되며, 반대로 편향 전류(iy)의 진폭을 일정하게 유지한다. 전압(V+)은 변압기(T0)의 피드백 권선(TOW2)을 통해 폐회로 구조 내에서 동작하는 종래의 정류된 전원(100)에 의해 제어된다. 전압(B+)의 진폭은 정류됨에 의해 조절되고, 피드백 플라이백 펄스 신호(FB)가 전류(iy)의 진폭을 나타내는 크기를 갖는다. 수직 주파수 포물선 신호(E-W)는 도시되지는 않았았지만 종래의 방법으로 발생된다. 수직 주파수 포물선 신호(E-W)는 종래의 방법으로 전원(100)에 접속되어 이스트-웨스트 왜곡을 보정하기 위하여 전압(B+)의 수직 주파수 포물선 성분을 발생시킨다.

스위칭 회로(60)는 선형성과 같은 빔 랜딩 오류를 보정하는 데에 사용된다.스위칭 회로(60)는 스위칭되지 않은 트레이스 캐패시터(CS1)와 병렬로 연결된 트레이스 캐패시터(CS2)과 트레이스 캐패시터(CS3) 중의 어디에도 선택적으로 접속되지 않을 수 있으며, 하나 또는 양쪽에 선택적으로 접속될 수도 있다. 이러한 선택적인 접속은 수평 주사 주파수가 선택된 주파수로부터의 주파수의 범위의 함수에 따라 결정된다. 스위칭 회로(60)에서 캐패시터(CS2)는 단자(25)와 전계 효과 트랜지스터(FET) 스위치(Q2)의 드레인 전극 사이에 접속된다. 트랜지스터(Q2)의 소스 전극은 그라운드(GND)에 접속된다. 트랜지스터(Q2) 양단에 걸리는 과전압을 방지하기 위한 보호 저항(R2)이 트랜지스터(Q2)의 양단에 접속된다.

제어 신호(60a)는 디지털/아날로그 변환기(201)에서 발생한다. 제어 신호(60a)는 저항(R7, R6)을 포함하는 전압 분할기를 통해 임계치 결정 트랜지스터(Q3)의 베이스 전극에 접속된다. 풀업 전압 분할기를 형성하는 저항(R3)과 저항(R5) 사이에 놓인 중간 단자(60c)는 트랜지스터(Q3)의 콜렉터에 접속되고, 보호 저항(R4)을 통해 트랜지스터(Q2)의 게이트 전극에 접속된다. 제어 신호(60a)가 트랜지스터(Q3)를 턴온 시킬 정도로 충분히 큰 경우, 트랜지스터(Q2)의 게이트 전압이 제로가 되어 트랜지스터(Q2)가 턴오프된다. 반면에, 제어 신호(60a)가 트랜지스터(Q3)를 턴온 시킬 정도로 충분히 크지 못한 경우, 트랜지스터(Q2)의 게이트 전압이 저항(R3, R5)을 통해 생성된 전압에 의해 풀업되어 트랜지스터(Q2)가 턴온된다.

제어 신호(60a)는 저항(R6')과 직렬로 접속된 임계치 결정 장치인 제너 다이오드(Z1)을 통해 접속되어 단자(61b)에서 스위치 제어 신호(60b)를 발생시킨다. 제어 신호(61b)는 제너 다이오드(Z1)와 저항(R6')사이에서 발생된다. 제어 신호(60b)는 베이스 저항(R7')을 통해 트랜지스터(Q3')의 베이스에 접속된다.

스위칭 회로(60)에서, 캐패시터(CS3)는 단자(25)와 FET 스위치(Q2')의 드레인 전극 사이에 접속된다. FET 스위치(Q2)가 제어 신호(60a)에 의해 제어된 유사한 방법으로 FET 스위치(Q2')가 제어 신호(60b)에 의해 제어된다. 따라서, 저항(R3', R4', R5') 및 트랜지스터(Q3')는 상호 접속되어 각각의 저항(R3, R4, R5) 및 트랜지스터(Q3)와 유사한 동작을 수행한다.

수평 편향 전류(iy)의 주파수가 1f_H인 경우, 제어 신호(60a)는 제로 볼트의 최소 레벨에 있게 되어 트랜지스터(Q3)의 베이스 전압이 트랜지스터(Q3)의 순방향 전압을 초과하지 않는다. 따라서, 트랜지스터(Q3, Q3')는 모두 턴오프되고, 트랜지스터(Q2, Q2')는 턴온된다. 결과적으로, S-캐패시터(CS2, CS3)는 모두 스위칭되지 않은 S-캐패시터(CS1)와 병렬로 연결되어 최대 S-캐패시터 값을 생성하는 회로 내의 S-캐패시터가 된다.

수평 편향 전류(iy)의 주파수가 2f_H이상 2.14f_H미만인 경우, 제어 신호(60a)는 5V의 중간 레벨에 있게 되어 트랜지스터(Q3)의 베이스 전압이 트랜지스터(Q3)의 순방향의 전압을 초과한다. 그러나, 제어 신호(60a)의 레벨이 제너 다이오드(Z1)의 브레이크 다운 전압을 초과하지는 않는다. 따라서, 트랜지스터(Q3)는 턴온되고, 트랜지스터(Q3')는 턴오프되며, 트랜지스터(Q2)는 턴오프되고, 트랜지스터(Q2')는 턴온된다. 결과적으로, S-캐패시터(CS2)는 스위칭되지 않은S-캐패시터(CS1)로부터 디커플링되며, S-캐패시터(CS3)는 S-캐패시터(CS1)와 접속되어 중간 S-캐패시턴스 값을 생성한다.

수평 편향 전류(iy)의 주파수가 2.14f_H이상인 경우, 제어 신호(60a)는 10V의 최대 레벨에 있게 되어 트랜지스터(Q3)의 베이스 전압이 트랜지스터(Q3)의 순방향 전압을 초과한다. 또한, 제어 신호(60a)의 레벨이 충분한 정도로 제너 다이오드(Z1)의 브레이크 다운 전압을 초과하여 트랜지스터(Q3')의 순방향 전압을 초과하는 트랜지스터(Q3')의 베이스 전압을 발생시킨다. 따라서, 트랜지스터(Q3, Q3')는 턴온되고, 트랜지스터(Q2, Q3')는 턴오프된다. 결과적으로, S-캐패시터(CS2, CS3)는 스위칭되지 않은 S-캐패시터(CS1)로부터 디커플링되어 최소 S-캐패시턴스 값을 발생시킨다.

제어 회로(61)는 주파수/데이터 신호 변환기(209)에서 발생된 데이터 신호(209a)에 응답하는 마이크로프로세서(208)를 포함한다. 데이터 신호(209a)는 동기 신호(HORZ-SYNC) 주파수 또는 편향 전류를 나타내는 숫자값을 갖는다. 예컨대, 주파수/데이터 신호 변환기(209)는 동기 신호(HORZ-SYNC)의 소정의 주기 동안 클록 펄수의 수를 카운트하는 카운터를 포함하고, 소정의 주기 동안 발생한 클록 펄스의 수에 따라 워드 신호(209a)를 발생시킨다. 마이크로프로세서(208)는 제어 데이터 신호(208a)를 발생시켜 이를 D/A 변환기(201)에 접속시킨다. 데이터 신호(208a)의 값은 동기 신호(HORZ-SYNC)의 수평 주파수에 따라 결정된다. D/A 변환기(201)는 데이터 신호(208a)에 따라 단일 단자(61a)에서 아날로그 제어 신호(60a)를 발생시킨다. 신호(60a)는 동기 신호(HORZ-SYNC)의 주파수에 따라 데이터 신호(208a)에 의해 결정된 레벨에 존재한다. 또는, 데이터 신호(208a)의 값은 도시되지 않은 키보드에 의해 제공되는 신호(209b)에 의해 결정된다.

스위칭되지 않은 크램프 회로(300)는 정류 다이오드(DD1) 및 댐핑 저항(RD1)의 병렬 배열과 직렬로 접속된 캐패시터(CD1)를 포함한다. 클램프 회로(300)는 캐패시터(CS1)의 단자와 그라운드 사이에 접속되거나, 또는 S-캐패시터(CS1) 양단에 접속된다. 클램프 회로(300)는 1f_H내지 2.4f_H의 범위로부터 선택된 신호(103a)의 수평 주사 주파수에 있는 회로 내의 클램프이다. 클램프 회로(300)의 다이오드(DD1)는 캐패시터(CS1)의 단자(25)에서 수평 주파수 전압 성분의 피크값을 정류한다. 이 정류는 수직 주사가 디스플레이 화면의 대략 상부 세번째에 있을 때에 주로 발생한다. 클램프 회로(300)의 R-C 성분 값들은 수평 편향 전류(iy)가 2f_H이상인 경우 댐핑을 최적화시키도록 선택된다.

동작 주파수가 낮은 경우, 즉 1f_H의 주파수에서 동작하는 경우, 수평 편향 공급 전압(B+)은 140V 근방에서의 높은 레벨에서 70V까지 강하된다. 따라서, 클램프 회로(300)의 다이오드(DD1)에 의해 정류하도록 하여 전압을 낮춘다. 그 결과, 저항(RD1)에 의해 소비된 전력은 2f_H에서의 소비된 전력보다 대략 25% 정도가 떨어지게 된다. 따라서, 불행하게도 클램프 회로(300)는 링잉을 방지하기 위한 충분한 댐핑을 공급하지 못할 수 있다.

스위칭된 클램프 회로(303)는 단자(25)에 접속되고, 정류 다이오드(DD2) 및 댐핑 저항(RD2)의 병렬 배열과 직렬로 연결된 캐패시터(CD2)를 포함하는 것이 바람직하다. 단자(25)로부터 떨어져 있는 캐패시터(CD2)의 단자(CD2a)는 릴레이(302)의 릴레이 접점(RB, RA)을 통해 공급 전압(B+)에 접속된다. 릴레이(302)의 코일(LR)은 15V의 공급 전압과 릴레이 제어 트랜지스터(Q4)의 콜렉터 단자 사이에 접속된다. 트랜지스터(Q4)의 베이스 단자는 단자(61a)에 접속된다.

수평 주파수가 2f_H이상인 경우, 단자(61a)에서의 제어 신호(60a)는 높은 레벨에 위치하게 되어 릴레이(302)의 코일에 트랜지스터(Q4)를 통해 전류가 공급되도록 한다. 이 결과, 접점(RB)으로부터 접점(RA)을 디커플링시킨다. 반면에, 수평 주파수가 1f_H인 경우, 제어 신호(60a)는 낮은 레벨에 위치하게 되어 전압(B+)이 생성되는 단자로 캐패시터(CD2)를 접속시키는 방법으로 트랜지스터(Q4)가 턴오프되도록 한다. 따라서, 선택된 수평 주사 주파수가 1f_H인 경우에 클램프 회로(303) 및 트레이스 캐패시터(CS2)가 회로 내의 소자로 존재하게 된다.

수평 편향 전류(iy)의 주파수가 1f_H인 경우, 클램프 회로(303)의 성분값은 원하는 댐핑을 제공하기 위하여 클램프 회로(300)에 의해 충분한 댐핑이 제공되도록 선택된다. 수평 편향 전류(iy)의 주파수가 1f_H인 경우, 클램프 회로(300) 및 클램프 회로(303) 모두는 바람직하게는 원하는 클램핑을 함께 제공하여 링을을 제거한다. 캐패시터(CS2)와 유사하게, 크램프 회로(303)는 1f_H보다 높은 주파수에서 어떤 결과도 얻지 못하였다.

클램프 회로(302)의 캐패시터(CD2)가 캐패시터(CD1)처럼 그라운드에 접속되는 경우, 캐패시터(CD2)는 회로 내의 S-형 캐패시터의 단자(25)에서 발생된 E-W 핀쿠션 보정 포물선 전압 성분을 미분하게 된다. 공급 전압(B+)이 단자(25)에서의 전압을 결정하기 때문에 수직 주파수 포물선 방법에서 가변한다. 이러한 미분은 수평 권선(Ly)의 전류(iy)에서 수직 주파수로 가변하는 바람직하지 않은 톱니파 전류 성분을 발생시킬 수 있다. 바람직하지 않은 톱니파 전류 성분이 레스터의 측면이 경사지게 하는 바람직하지 않은 결과를 초래할 수 있다.

본 발명의 특징을 수행하는 데에 있어서, 클램프 캐패시터(CD1)와 반대로, 단자(25)로부터 떨어져 있는 클램프 캐패시터(CD2)의 단자는 그라운드 대신에 릴레이 접점(RB, RA)을 통해 공급 전압(B+)에 DC 접속된다. 캐패시터(CD2)의 각각의 단자는 전압(B+)의 수직 주파수 포물선 성분의 동일한 진폭 및 위상을 발생시킨다. 따라서, 클램프 캐패시터(CD2)의 단자들 간에 발생된 전압 차이는 일부의 수직 주파수 포물선 전압 차이를 제외한다. 결과적으로, 예컨대 S-캐패시터(CS2)에서의 전압의 정류된 피크값들 및 공급 전압(B+) 변조값은 대략 크기가 동일하다. 따라서, 공급 전압(B+)에서의 수직 주파수 변동은 댐핑 기능에 어떤 영향도 미치지 못하는 것이 바람직하다.

필요로하는 댐핑의 정도는 수평 편향 전류(iy)의 주파수가 높은 경우보다 수평 편향 전류(iy)의 주파수가 1f_H인 경우에 더 크다. 따라서, 캐패시터(CD1)를 전압(B+)에 접속시키는 것은 캐패시커(CD2)를 접속시키는 것보다는 중요하지 않다.

Claims (6)

1. 수평 편향 주파수와 연관된 주파수의 제1 입력 신호원과,

   리트레이스 캐패시터와 스위치에 접속되며, 상기 제1 입력 신호에 응답하여 상기 수평 편향 권선에서 수평 편향 전류를 발생시키는 수평 편향 권선과,

   상기 수평 편향 권선에 접속되어 상기 S-형 캐패시터 내에서 수평 선형 왜곡을 보정하는 방식으로 가변하는 전압을 발생시키는 S-형 캐패시터와,

   상기 S-형 캐패시터에 접속되고 수직 편향 주파수와 연관된 주파수에서 가변하고, 상기 주파수에 따라 S-형 캐패시터 전압을 가변시켜 이스트-웨스트 왜곡을 보정하는 제2 신호원과,

   정류기에 연결되어 일부분의 수평 주기 동안 상기 S-형 캐패시터 전압을 클램핑하는 클램핑 회로를 형성하고, 상기 S-형 캐패시터에 연결된 제1 단자와, 상기 제2 신호원에 연결된 제2 단자를 구비하며, 제2 신호로부터 상호 보상하는 각각의 제3 캐패시터의 상기 제1 단자 및 상기 제2 단자에서의 전압을 변동시키는 제3 캐패시터를 포함하는 비디오 디스플레이 편향 장치.
2. 제1항에 있어서, 상기 제2 신호에 응답하고 상기 공급 인덕턴스를 통해 상기 스위치에 접속되어 상기 편향 전류를 변조하여 상기 공급 전압의 전압 변동에 따라 이스트-웨스트 왜곡을 보정하는 공급 전압원을 더 포함하고, 상기 공급 전압은 상기 제3 캐패시터의 상기 제1 및 제2 단자에서 생성되어 전압 변동을 보상하는 비디오 디스플레이 편향 장치.
3. 제2항에 있어서, 상기 제2 단자는 상기 제1 단자를 제외한 경로를 통해 상기 공급 전압원과 접속되는 비디오 디스플레이 편향 장치.
4. 제1항에 있어서, 상기 클램프 회로는 주로 수직 트레이스 구간의 시작 부분에서 발생한 수평 주기 동안 주로 상기 S-형 캐패시터 전압을 클램핑하는 비디오 디스플레이 편향 장치.
5. 제1항에 있어서, 상기 수평 주파수가 제1 값에 있는 경우, 상기 S-형 캐패시터에 상기 제3 캐패시터를 접속하고, 상기 수평 주파수가 제2 값에 있는 경우, 상기 S-형 캐패시터로부터 상기 제3 캐패시터를 디커플링하는 제2 스위치를 더 포함하는 비디오 디스플레이 편향 장치.
6. 제1항에 있어서, 상기 제3 캐패시터는 상기 정류기와 병렬로 접속된 저항과 접속되어 있는 비디오 디스플레이 편향 장치.