JPH06195032A - 偏向波形補正回路 - Google Patents

Abstract

(57)【要約】 【目的】 形状、サイズ等、種々のタイプの画面を有す
るＴＶ受像機に適用可能で、Ｉ．Ｃ．の規模を大きくし
ない偏向波補正回路を得る。 【構成】 ダイオード変調器のような偏向波変調回路
（４００）に接続された偏向増幅器（Ｑ２）と、変調信
号（Ｅ−Ｗ）を発生する信号源（Ｕ１）とを有する。変
調信号（Ｅ−Ｗ）は、ＡＣ成分とＤＣ成分とから成り、
それぞれは、振幅比率を決めるレベルを有する。増幅器
（２００）はその振幅比率を変え、変更された振幅比信
号は、偏向波変調用の偏向波変調回路（４００）に接続
される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、バス制御された集積回
路により発生された偏向信号の左−右波形補正のよう
な、陰極線管偏向振幅制御の分野に関する。

【０００２】

【従来の技術】アナログとディジタル両方のテレビジョ
ン信号処理を含む単一集積回路の開発は、受像機の部品
点数の大幅な削減、信頼性の向上及び製造コストの低下
をもたらした。このような集積回路は、基準発振器をロ
ックして、水平及び垂直レート偏向信号を生ずる同期分
離回路を屡々使用する。最小の回路基板ポテンショメー
タで集積回路機能の制御を容易に行ない、集積回路ピン
数を最小とするため、集積回路がデータバスを経由して
制御される。データバスシステムの一例は、３本の制御
線、即ち夫々にデータ、クロック及びイネーブルからな
るトムソンロジックプロトコルである。集積回路は通
常、設定、調節、又は特定なパラメータ用のユーザ定義
値に対応するディジタル値を記憶するレジスタを含む。
記憶されたディジタルデータは、Ｄ／Ａ変換器によりア
ナログ値に変換される。このアナログ値は、外部回路の
特定なパラメータを制御するために集積回路から出力さ
れる。

【０００３】集積回路ピン数を削減するために、ある種
の波形と制御信号とが共通の集積回路ピン上に出力され
る。例えば、水平ピンクッション（糸巻き）補正波形、
つまり垂直レートパラボラは、水平幅決定ＤＣ電圧と共
に出力される。このように１本の集積回路ピンが２種の
回路制御機能に利用される。水平ピンクッション及び水
平幅制御パラメータを選択することの利点は、両方のパ
ラメータが、例えばピンクッションダイオード変調器に
接続されたパルス幅変調器のような、共通の偏向回路構
成により制御され得ることである。このように、垂直レ
ートパラボラは水平幅決定ＤＣ電圧に重畳される。

【０００４】

【発明が解決しようとする課題】しかし、この複合制御
信号は、回路制御点への直流結合を必要とする。さら
に、ある偏向ヨーク及び／又は管の組合せに対する制御
上の要求においては、多機能集積回路の出力電圧変動性
能を上回る程度の制御信号振幅を必要とする。従って、
集積回路には、二つの制御信号の最大振幅比を制限する
制約が存在する。集積回路には、ディジタル制御の範
囲、即ち、制御データビット数と、制御値メモリ用の必
然的なサイズ要求とに関して更なる制約が存在する。

【０００５】

【課題を解決するための手段】偏向装置は偏向波変調回
路に結合される偏向増幅器よりなる。振幅の比率を定め
るレベルを各々有する交流成分と直流成分よりなる変調
信号を発生する信号発生源がある。増幅器は振幅の比率
を変更し、変更された振幅比率信号は偏向波変調用偏向
波変調回路に結合される。

【０００６】

【実施例】図１は、アナログとディジタルとのテレビジ
ョン回路機能を複合して含む集積回路Ｕ１の利用に基づ
く水平偏向回路を示す。集積回路Ｕ１は、ドライバ段を
介して水平出力トランジスタＱ２に結合される水平レー
ト信号Ｈｄを発生する。トランジスタＱ２は、偏向巻線
Ｌｙをドライブするようにタップされた一次巻線を有す
る出力変圧器Ｔ１に結合される。出力変圧器Ｔ１は、２
次巻線Ｗ１及びＷ２を有する。巻線Ｗ１は、ピーク値約
３０ボルトの帰線パルスを発生する。巻線Ｗ２は、（図
示されていない）高圧超電源発生器に結合される。左−
右、又はピンクッション偏向波形補正がダイオード変調
器４００により与えられる。ダイオード変調器は偏向巻
線Ｌｙに結合され、巻線を通る電流を垂直レートで放物
線状に効果的に変化させる。トランジスタＱ１は、電圧
比較器Ｕ２により発生される水平レート可変幅パルスに
応答し、ダイオード変調器に結合された飽和スイッチと
して機能する。比較器Ｕ２の一入力は、垂直レートパラ
ボラと、集積回路Ｕ１が発生するＤＣ成分とを、変圧器
Ｔ１の巻線Ｗ１が発生する積分された水平帰線パルスと
共に加算する。この複合波形は、比較器の第２の入力に
供給される基準電位と比較され、その結果、比較器の出
力信号は、垂直レートパラボラに応じて幅が変化する水
平レートパルスを有する。

【０００７】集積回路Ｕ１は、３入力線、即ちシリアル
データ、クロックパルス及びイネーブル信号を介して、
（図示されていない）マイクロコンピュータシステムに
より制御される。シリアルデータは、トムソンロジック
プロトコルを使用する。集積回路Ｕ１は、水平周波数の
３２倍で動作する発振器ＯＳＣ２０を含む。この発振器
は、選択されたビデオソースからの水平同期信号、即
ち、ベース帯域ビデオ入力或いはＲＦ変調ソースからの
復調された同期信号のいずれかに位相がロックされる
（図１には示されていない）。カウントダウン回路ＣＤ
１９は、水平と垂直両方のレート波形を作りだす。水平
レート信号Ｈｄは、集積回路Ｕ１から抵抗Ｒ１７を介し
て、水平ドライバ段１１に結合される。水平ドライバ
は、水平出力トランジスタＱ２のベースに接続される。
トランジスタＱ２のエミッタは接地され、コレクタは、
出力変圧器Ｔ１を介して、電源Ｂ＋に接続される。変圧
器Ｔ１は、水平偏向コイルＬｙを駆動するタップ付きの
１次巻線を有する。変圧器Ｔ１は、抵抗Ｒ８を介して比
較器Ｕ２の入力で加算回路網に結合される約３０ボルト
の帰線パルス２２を発生する２次巻線Ｗ１を有する。変
圧器巻線Ｗ２は、図には示されていない超電源に結合さ
れる。水平偏向コイルＬｙは、”Ｓ”補正キャパシタＣ
ｓ及び線形性補正インダクタＬｌｉｎに直列に結合され
る。

【０００８】ピンクッション又は左−右偏向補正は、ダ
イオード変調器４００によりもたらされる。ダイオード
変調器は、キャパシタＣ９及びＣ１０夫々の直列結合と
並列に接続され、互いに直列に接続されたダイオードＤ
３とＤ４とから形成される。ダイオードＤ４のカソード
は、トランジスタＱ２のコレクタに接続される。ダイオ
ードＤ４のアノードは、ダイオードＤ３のカソードに接
続され、接合点は線形インダクタＬｌｉｎに接続され
る。ダイオードＤ３のカソードとキャパシタＣ９、Ｃ１
０との接合点は、インダクタＬ２を介して、インダクタ
Ｌ１とキャパシタＣ８との接合点に接続される。インダ
クタＬ１は、ダンピング抵抗Ｒ１５によりブリッジされ
る。キャパシタＣ８は、水平レートパルス電流を接地に
減結合させ、水平パルスのパラボリック幅変調に応答す
る垂直レートパラボリック波形電圧を発生する。

【０００９】トランジスタＱ１のコレクタは、直列に接
地に結合された抵抗Ｒ１８及びキャパシタＣ７に結合さ
れる。この回路網は、「スナッバ」として知られてお
り、トランジスタＱ１の電流の流れが止まる時に、イン
ダクタＬ１により引き起こされる誘導スイッチング過渡
をなくす。抵抗Ｒ１８及びキャパシタＣ７の時定数は、
トランジスタのスイッチがオフの場合に、トランジスタ
Ｑ１のコレクタ電圧の増加を遅らせるように選択され
る。ダイオードＤ２のアノードは、トランジスタＱ１の
コレクタに接続され、カソードは電圧源に接続される。
このように、ダイオードＤ２は、２６ボルト電源により
通常は逆バイアスされる。しかし、トランジスタＱ１の
スイッチがオフの場合には、インダクタＬ１により引き
起こされる正の過渡電圧は、ダイオードＤ２を導通し、
過渡をクランプして誘導電流を２６ボルト電源に誘導す
る。かくして、ダイオードＤ２、及び、キャパシタＣ７
と抵抗Ｒ１８とにより形成される「スナッバ」回路網
は、トランジスタＱ１の過放出と破壊とを防ぐ。キャパ
シタＣ１１及びＣ１２は、トランジスタＱ１のスイッチ
ングに起因する無線周波数高周波成分の発生を防ぐよう
に高周波数をバイパスする。トランジスタＱ１のコレク
タもまた、負帰還を与えるように抵抗Ｒ１０を介して電
圧比較器Ｕ２の非反転入力における加算点に結合され
る。

【００１０】電圧比較器Ｕ２の反転入力、即ち、負入力
は、分圧器１００で発生される正の基準電位に結合され
る。電圧比較器Ｕ２の反転入力に接続される基準電位
は、集積回路Ｕ１内の７．６ボルト基準レギュレータ１
２の分圧により得られる。この基準電位は、集積回路と
１２ボルト電源との間に結合されたドロッピング抵抗Ｒ
１６で得られる。７．６ボルト基準は、抵抗Ｒ１１と接
地されたＲ１２との直列結合により形成される分圧器に
結合される。キャパシタＣ６により接地に減結合される
抵抗の接合点は、約３．７５ボルトを生ずる。抵抗の接
合点は、直列抵抗Ｒ１３を介して、比較器Ｕ２の反転入
力に結合される。

【００１１】比較器Ｕ２の正入力は、抵抗Ｒ１０を介し
た負帰還と共に、垂直レートパラボリック波形と、抵抗
Ｒ１、Ｒ３及びキャパシタＣ１００を介して組み合わさ
れるＤＣ成分とを水平レートランプに加算する回路網２
００に接続される。水平ランプは、変圧器Ｔ１の巻線Ｗ
１から抵抗Ｒ８を介して結合される帰線パルスの積分に
より、キャパシタＣ４にわたって形成される。簡単な用
語で表現すると、加算の結果は、フィールドレートパラ
ボラに重畳された水平ランプである。非反転入力に供給
された加算波形が、比較器Ｕ２の反転入力に供給された
基準電位より小さい場合には、比較器出力は接地電位近
傍に保持される。従って、比較器出力回路は、抵抗Ｒ１
４を介する２６ボルト電源からの電流を減少させ、トラ
ンジスタＱ１を非導通に保持する。加算波形が比較器Ｕ
２の負入力に設定される基準電位を越える場合には、出
力は、接地から切り替わって、抵抗Ｒ１４を介して電流
をトランジスタＱ１のベースに供給してこれをオンとさ
せる。

【００１２】垂直パラボラのＤＣ成分は、パラボラの平
均値を確定し、従って、平均水平偏向振幅又は幅を設定
する。パラボラ成分に起因して、積分された水平フライ
バックパルスがパラボリック状波形に従う比較器のスイ
ッチングスレッショルドを越える。そのため、比較器出
力は、垂直パラボラに応じて変化する幅を有する垂直レ
ートパルスにより構成される。トランシスタＱ１のコレ
クタにおけるパラボリック波形成分は積分され、ピンク
ッション補正電流をインダクタＬ２を介してダイオード
変調器４００に供給するインダクタＬ１及びキャパシタ
Ｃ８により低域濾波される。

【００１３】インダクタＬ１及び水平周波数減結合キャ
パシタＣ８を介して抵抗Ｒ１０に接続されるトランシス
タＱ１のコレクタは、波形加算点に負帰還を与える。比
較器Ｕ２は、Ｄ級モードで動作するスイッチング増幅器
である。低周波数、例えば、パラボリック信号周波数で
は、負帰還ループが抵抗１０により比較器Ｕ２の非反転
入力に供給される。或いは、比較器Ｕ２は、線形ダイオ
ード変調器を駆動するように、線形Ａ級増幅器として形
成される。抵抗Ｒ３０２とキャパシタＣ３０２との直列
結合により形成される本発明の回路網は、抵抗Ｒ１０と
並列に接続され、加算点Ｄに周波数選択的帰還を与え
る。

【００１４】集積回路Ｕ１は、図１に示すように、デー
タバスを介して制御される。データバスは、３つの信
号、即ち、データＤ、クロックＣＬＫ及びイネーブルＥ
ＮＢから構成される。受像機をセットアップする間に、
図示していないマイクロプロセッサコントローラを利用
して各種パラメータが調整され、調整値がディジタルデ
ータとしてデータバスを介して集積回路Ｕ１に送られ
る。ディジタルデータは、受信されてレジスタＲに記憶
される。例えば、左−右パラボリック信号の振幅値は、
レジスタ１４に記憶された３データビットにより決定さ
れる。ＤＣ幅信号は、例えば、レジスタ１３に記憶され
た、４データビットにより決定される。垂直レートパラ
ボリック信号は、カウントダウン回路１９により作られ
る信号ＶＥＲＴ．を利用して、パラボラ信号発生器１７
により発生させられる。カウントダウン回路が発生する
垂直信号ＶＥＲＴは、のこぎり波形信号２１を発生する
ためにも利用される。パラボラ信号の振幅は、レジスタ
１４に記憶された制御データ語の値に応答して制御され
る。メモリレジスタ１４から発生するデータ語は、パラ
ボラ振幅を制御するＲ−２Ｒラダーとして形成されたＤ
／Ａ変換器１５に供給される。パラボリック信号は、加
算増幅器１８に接続される。水平偏向幅は、パルス幅変
調器Ｕ２に供給されるＤＣ電圧により決定される。この
ＤＣ電圧は、Ｒ−２Ｒラダーとして形成されるＤ／Ａ変
換器１６によって集積回路Ｕ１内で発生させられる。幅
決定ＤＣは、レジスタ１３からの４ビット制御データに
応じて、変換器１６により発生させられ、１６個の可能
ＤＣ電圧値中の一つの値を有する。変換器１５及び１６
は、集積回路Ｕ１内で７．６ボルト基準レギュレータ１
２から電源を供給される。この電圧レギュレータは、内
部バンドギャップ電圧基準として参照され、１２ボルト
電源に結合された外部ドロッピング抵抗Ｒ１６を利用す
るように形成される。従って、７．６ボルト基準レギュ
レータ１２のいかなる変動も、振幅決定Ｄ／Ａ変換器と
それにより発生させられる補正信号との両方に共通であ
る。加算ブロック１８は、左−右補正信号として出力さ
れるパラボリック信号とＤＣ幅電圧とを組み合わせる。
従って、左−右補正信号のＤＣ成分を保持するために、
比較器Ｕ２の水平幅制御点への直流結合が必要とされ
る。

【００１５】集積回路Ｕ１は、各種の画面の大きさ、画
面形状及び偏向ヨーク組立体を有する広範囲に及ぶＴＶ
受像機に利用できることが望ましい。かかる汎用性を得
るためには、偏向に関連する多数のパラメータに対する
より広範囲な制御を必要とする。明らかにより広い制御
領域を有するように集積回路を設計することはできる
が、これは、集積回路の欠陥領域或いは大きさの増加、
集積回路の電力消費の増加、及び、設定パラメータに必
要な記憶容量の増加からなる不利益を被る。従って、集
積回路Ｕ１の外部回路を利用することにより、テレビ受
像機製品の範囲と両立する偏向パラメータが供給され
る。

【００１６】あるヨーク／管の組合せでは、走査ラスタ
の垂直方向の台形歪が起きることがあり、例えば、画面
に現われる水平線の長さが画面の上と下の間で徐々に変
わる。他の偏向回路から生ずる電源負荷変動は、また、
垂直方向に対称的な水平ピンクッション歪を生ずる。こ
のような垂直方向に変化する水平偏向歪は本発明の回路
３００によって補正される。帰還抵抗Ｒ１０と並列な抵
抗Ｒ３０２とキャパシタＣ３０２によって形成されるネ
ットワークは周波数の増加に伴って増加する負の帰還を
作り出す。抵抗Ｒ３０２とキャパシタＣ３０２によって
なされたこのような周波数選択帰還の結果は、点Ａにお
けるパラボリック信号に対して、キャパシタＣ８によっ
て作られるパラボリック信号成分を位相シフトさせ或い
は遅らせることである。エミッタフォロワートランジス
タＱ３０１は集積回路Ｕ１によって発生された垂直レー
トのこぎり状波信号に接続されたベース端子を有する。
エミッタ端子はキャパシタＣ３０１を介して加算抵抗Ｒ
２００及びＲ２０１にＡＣ結合されている。このように
トランジスタＱ３０１のエミッタにおけるのこぎり状波
信号は抵抗Ｒ２０１と、抵抗Ｒ２００及び抵抗Ｒ１０，
Ｒ３によって形成される並列のネットワークの直列接続
とで分圧される。この垂直のこぎり状波信号は、Ｄ点に
おける合成信号に加えられ、垂直パラボリック信号に垂
直方向に対し傾斜を与えるものと考えられてよい。この
傾斜は垂直方向のこぎり状波の離間にわたって水平方向
の表示ラインが漸次長くなったり短くなったりするとい
う結果をもたらす。

【００１７】図１は、３１インチ陰極線管を有するカラ
ーテレビで使用され、ピンクッション補正と水平幅制御
のための制御範囲を中心とし、制御値量子化、即ち、各
データビットの変動に対する絶対的な電圧段差と整合す
る制御範囲もまた提供するような素子の値を示す。左−
右補正信号の水平幅決定ＤＣ成分の振幅は、４データビ
ット、即ち、電圧が１６の可能値の中の一つの値を取る
ことにより制御される。集積回路Ｕ１内で、４データビ
ットが幅決定ＤＣ電圧を発生するＤ／Ａ変換器に結合さ
れる。Ｄ／Ａ変換器はＲ−２Ｒラダーから形成される。
パラボリック成分の振幅は、３データビットにより制御
され、ＤＣ成分と組み合わされ、集積回路Ｕ１から出力
される。最大補正信号振幅は、集積回路Ｕ１内の７．６
ボルトレギュレータにより決定される。ＤＣ成分及びパ
ラボラ両方の最大値が必要とされる補正信号条件を明ら
かにすることは可能であるが、組み合わされた電圧の変
動は内部レギュレータで設定された電源電圧により制限
される。偏向成分のある組合せは、ＤＣ電圧の絶対的な
変化、又は、制御機能の動作感度を増減させるように、
単一制御データビットに対応する波形振幅が変化させら
れることを必要とする。例えば、４データビットにより
制御されるＤＣ成分は、単一データビット変化が所望の
設定値以上にＤＣ段差をもつために、設定に必要なＤＣ
電圧（水平幅）が得られえない粗さを示すことがある。
設定の結果得られるＤＣ成分と垂直パラボラ波形とが組
み合わされて、互いにある一定の振幅比を有する。組み
合わされた信号は、次に、集積回路Ｕ１から取り出され
る。テレビ製品の範囲に亘り集積回路Ｕ１の所望の汎用
性を得るために、左−右補正信号のＡＣ及びＤＣ成分に
異なる減衰を発生させる本発明の能動的なＡＣ／ＤＣ減
衰器２００が使用される。

【００１８】左−右信号は、直列抵抗Ｒ１とＲ３と、加
算点抵抗Ｒ２００、Ｒ２０１、及びＲ１０の並列結合と
により形成されるＤＣ分圧器を介して、加算点Ｄに直接
結合される。この分圧器は、信号のＤＣ成分を約４０％
減衰させる。直接結合経路を介して供給されるＡＣ成分
は、交流結合された経路とトランジスタＱ２００のエミ
ッタとの直列接続の結果として、さらに大きく減衰され
る。抵抗Ｒ２０２及びキャパシタＣ１００と直列につな
がるトランシスタＱ２００のエミッタのインピーダンス
は、ＤＣ分圧器を介して結合されたＡＣ成分を効果的に
バイパスする。左−右信号は、エミッタフォロワトラン
ジスタＱ２００のベース電極にも接続される。エミッタ
フォロワＱ２００は、＋７．６ボルト基準電源に結合さ
れるコレクタ電極と抵抗Ｒ１０２とを介して接地される
エミッタとを有する。エミッタフォロワＱ２００のエミ
ッタ端子は、抵抗Ｒ２０２とキャパシタＣ１００との直
列接続を介して、加算点に交流結合される。エミッタフ
ォロワＱ２００の出力インピーダンスと抵抗Ｒ２０２と
は、加算点における抵抗とともに減衰器を形成する。こ
の減衰器は、交流結合された左−右パラボリック波形を
約５％減衰させる。

【００１９】パラボリックとＤＣ成分との振幅比も増幅
により変動させられる。所望の振幅比変化を提供するよ
う増幅器が何れか又は両方の成分の径路に含まれる。様
々に減衰された成分が加算点で結合され、その結果、振
幅６０％のＤＣ成分と振幅９５％のパラボリック成分と
が生ずる。かくして、本発明の能動的回路２００は、元
の左−右信号の成分間に振幅差を引き起こす。比率で表
現すると、例えば、元の左−右信号成分が１対１の比率
を有するとすると、能動的回路２００は、その比を１．
５８対１に変更する。従って、ＤＣ成分制御段差の大き
さは、およそ半分となり、４ビット制御信号の粗さは効
果的に減少する。しかし、パラボリック成分制御段差の
大きさは、実質的に変化をうけず、基本的には集積回路
Ｕ１内のＤ／Ａ変換器１５により決定される。

【００２０】図２は、異なる交流及び直流減衰を有する
受動ネットワークを有する他の実施例を示す。合成水平
波形は抵抗Ｒ９１を介して抵抗Ｒ９３に結合され、抵抗
Ｒ９３は、比較器Ｕ２の非反転入力に接続されている。
抵抗Ｒ９３は、直列に接続されたキャパシタＣ９１及び
抵抗Ｒ９２と、並列に接続される。トランジスタＱ１か
らの負帰還が、比較器Ｕ２の非反転入力端に接続された
抵抗Ｒ９０によってなされる。直流成分が零の水平帰線
パルスは抵抗Ｒ９８を介して水平出力変圧器Ｔ１の巻線
Ｗ１から結合される。抵抗Ｒ９８は接地されているキャ
パシタＣ９４と直列に接続されて積分器を構成する。抵
抗Ｒ９８とキャパシタＣ９４の接続は、比較器Ｕ２の非
反転入力に接続される。種々の信号の加算が、比較器Ｕ
２の非反転入力に接続される抵抗Ｒ９０とキャパシタＣ
９４とによりなされる。抵抗Ｒ９８の分路効果は、以下
の加算ネットワークの解析においては無視された。左−
右信号のＤＣ成分に対して、比較器Ｕ２への入力信号振
幅は、抵抗Ｒ９１，Ｒ９３の直列接続と、接地された抵
抗Ｒ９０とによって構成されるポテンショメーターによ
って決定される。このネットワークは、約２５％だけＤ
Ｃ成分を減衰させる。直流におけるネットワークの挿入
損失は、抵抗Ｒ９３によって大きく決定される。垂直レ
ートパラボラは、抵抗Ｒ９１と、抵抗Ｒ９３，Ｒ９２と
キャパシタＣ９１の並列接続との直列ネットワークと、
並列に接地された抵抗Ｒ９０とキャパシタＣ９４とによ
って分圧される。このネットワークはパラボリック成分
を最小の数％だけ減衰させる。この垂直レートにおける
ネットワークの挿入損失は抵抗Ｒ２によって設定され
る。このように図２に示した値を有する本発明のネット
ワーク２００は、垂直パラボラの振幅比を約２５％だけ
変化させ、即ち、ＤＣ成分は、２５％だけ減衰させる。
したがって、単一の制御ビットから得られる変化ステッ
プサイズはＤＣ成分に対し減少される。

【００２１】新しい管面形状、例えば、平板状管の導入
によってピンクッション歪が生ずるが、これは補正した
パラボリック信号によって補正可能である。補正したパ
ラボラは図１の本発明の能動回路２５０によって作り出
される。回路２５０はパラボリック波形に応答して交流
結合路における減衰をダイナミックに変える。前述のよ
うに、トランジスタＱ２００のエミッタにおける左−右
信号は、また、直列接続された抵抗Ｒ２５１とキャパシ
タＣ２５１を介してトランジスタＱ２５０のベースに接
続される。トランジスタＱ２５０のエミッタは接地さ
れ、コレクタ電極は抵抗Ｒ２５２を介してトランジスタ
Ｑ２５１のベースに接続される。トランジスタＱ２５０
のベースはまた、抵抗Ｒ２５３と接地されているキャパ
シタＣ２５２の接続点に接続されている。キャパシタＣ
２５２は、抵抗Ｒ２５１とキャパシタＣ２５１の直列接
続路における位相シフトを補償するため、位相遅延を行
なう。抵抗Ｒ２５３は直列に接続された抵抗Ｒ２５２と
シリコンダイオードＤ２５０のアノードの接続点に接続
される。抵抗Ｒ２５２はダイオードＤ２５０を順方向バ
イアスし、接地に電流を供給する基準７．６ボルト電源
に接続されている。抵抗Ｒ２５３はトランジスタＱ２５
０のベースの点ＢにダイオードＤ２５０に亘る電圧を結
合する。点Ｂにおける正の電圧は、図３の（Ｂ）に示す
様に、直列接続された抵抗Ｒ２５１とキャパシタＣ２５
１を介し結合されたパラボリック信号の正の中央部によ
り、トランジスタＱ２５０をオンとさせる。トランジス
タＱ２５０をオンとさせるパラボラの実効部分は、抵抗
Ｒ２５１とＲ２５３によって決定される。トランジスタ
Ｑ２５０がオンになると、ベース電流が抵抗Ｒ２５２を
経てＰＮＰトランジスタＱ２５１に供給され、これをオ
ンとする。図３の（Ｃ）は、トランジスタＱ２５０のコ
レクタにおける波形を示す。抵抗Ｒ２５２の値は、トラ
ンジスタＱ２５１をスムーズにオンする行うように選ば
れ、これによって、変更されたパラボラ波形において急
激な不連続部分が生じるのを防ぐ。トランジスタＱ２５
１がオンになると、抵抗Ｒ２５４は抵抗Ｒ２０２と並列
に接続され、そこから生ずる減衰を効果的に取り除く。
したがって、抵抗Ｒ２０２は、抵抗Ｒ２５４によって効
果的にバイパスされ、その結果、パラボリック成分の振
幅は、パラボラの中央部分中では非常に増加する。図３
の（Ｄ）は加算点Ｄにおけるパラボラ波形を示す。半導
体制御スイッチの動作を説明するため、波形の中央部
は、ダイナミックな減衰器の動作による５％増加より振
幅を大きく示されている。パラボラ波形の直流成分のそ
れに対する割合は、回路２００による１．５８：１から
回路２５０による１．６６：１へダイナミックに変わ
る。このように、本発明による回路２５０は、パラボラ
波形の形状を、左−右補正信号の幅を決定するＤＣ成分
に影響を与えることなしにダイナミックに変える。

【図面の簡単な説明】

【図１】種々の本発明による構成の波形補正を行なう水
平偏向回路の回路図である。

【図２】受動減衰を有する他の実施例を示す図である。

【図３】（Ａ）は点Ａにおける放物線波形を示す図であ
る。（Ｂ）は点Ｂ、トランジスタ２５０のベースにおけ
る波形を示す図である。（Ｃ）は点Ｃ、トランジスタ２
５０のコレクタにおける波形を示す図である。（Ｄ）は
加算点Ｄにおける大きく減衰した波形を示す図である。

【符号の説明】

Ｕ１ 集積回路 Ｕ２ 電圧比較器 Ｔ１ 変圧器 Ｑ１ 水平出力トランジスタ １１ 水平ドライバ段 １２ 基準レギュレーター １３，１４ メモリーレジスタ １５，１６ 比較器 １７ パラボラ信号発生器 １８ 加算増幅器 １９ カウントダウン回路 ２２ 帰線パルス １００ 分圧器 ２００ 能動的ＡＣ／ＤＣ減衰器 ２５０ パラボリック補正回路 ３００ 水平偏向補正回路 ４００ ダイオード変調器

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョセフ カーティス スティーブンス アメリカ合衆国 インディアナ、フィッシ ャーズ、チェリー ブロッサム ドライブ ウエスト 11498 (72)発明者 デビッド ロス ジャクソン アメリカ合衆国 インディアナ、インディ アナポリス、アビー クリーク レーン 4422

Claims (1)

【特許請求の範囲】
1. 【請求項１】 偏向増幅器と；偏向波の振幅が変調信号
   に応答して制御される、前記偏向増幅器に直流結合され
   た偏向波変調回路と；二つの入力及び出力を有する比較
   器と；各々振幅比率を決定するレベルを有する交流成分
   及び直流成分から成る第１の変調信号を発生する信号源
   と；前記第１の変調信号を発生する信号源に結合され、
   前記比較器の二つの入力のうちの一つに結合される前記
   振幅比率を変える手段と；前記比較器の二つの入力のう
   ちの一つの入力に第２の変調信号として結合される直流
   成分を含まない積分された水平帰線パルスの信号源とよ
   りなり、前記比較器の出力は、偏向波振幅が前記直流成
   分により制御されるように偏向波振幅制御用の前記偏向
   波変調回路に結合される、 偏向装置。