KR100282690B1

KR100282690B1 - 편향 장치

Info

Publication number: KR100282690B1
Application number: KR1019930017349A
Authority: KR
Inventors: 케네스제이헬프리치; 데이빗로스잭슨; 조셉커티스스테펜즈
Original assignee: 크리트먼 어윈 엠; 톰슨 콘슈머 일렉트로닉스, 인코포레이티드
Priority date: 1992-09-04
Filing date: 1993-09-01
Publication date: 2001-02-15
Also published as: EP0588114A2; CN1045510C; EP0588114A3; MX9305429A; ES2133341T3; ITMI931772A1; TW293134B; JP3522308B2; EP0588115A2; JP3452612B2; ITMI931772A0; CN1085033A; DE69319520D1; DE69325754D1; KR940007116A; TW209327B; DE69319520T2; DE69325754T2; EP0910207B1; EP0588115B1

Abstract

편향 장치는 다이오드 변조기(400)와 같은 편향 파형 변조 회로(400)에 결합되는 편향 증폭기(Q2)를 구비한다. 소스(U1)는 변조 신호(동-서)를 발생시킨다. 변조 신호(동-서)는 AC 성분 및 DC 성분을 포함하는데, 이들 각각은 진폭비를 한정하는 레벨을 갖는다. 증폭기(200)는 진폭비를 변경시키고, 변경된 진폭비 신호는 편향 파형 변조용 편향 파형 변조 회로(400)에 결합된다.

Description

편향 장치

제1도는 븐 발명의 다양한 배열에 따른 파형 보정을 지닌 수평 편향 회로를 나타낸 회로도.

제2도는 수동 감쇠를 갖는 대체 실시예를 나타낸 회로도.

제3A도는 점 A에서 포물선 파형을 나타낸 도면.

제3B도는 점 B, 트랜지스터 Q250 베이스에서의 파형을 나타낸 도면.

제3C도는 점 C, 트랜지스터 Q250 컬렉터에서의 파형을 나타낸 도면.

제3D도는 가합점(summing point)에서 동적으로 감쇠된 파형을 나타낸 도면.

* 도면의 주요부분에 대한 부호의 설명

Q2 : 편항증폭기 200 : 증폭기

U1 : 집적회로 400 : 편향파형변조회로

U2 : 비교기

본 발명은 버스 제어식 집적 회로에 의해 발생되는 편향 신호의 동-서 파형 보정(East-West waveform correction)과 같은 음극선관의 편향 진폭 제어 분야에 관한 것이다.

아날로그와 디지탈 텔레비전 신호 처리를 포함하는 단일 집적 회로의 개발로 인해 수신기 부품의 수가 줄어들었고 신뢰도가 향상되었으며 제조 비용이 감소하였다. 이러한 집적 회로에는 수평 및 수직 레이트 편향 신호를 생성하는 기준 발진기를 동기시키기 위해 동기 분리 회로를 사용하는 경우가 있다. 최소 개수의 회로 기판 전위차계(potentiometer)를 갖는 집적 회로의 기능부에 대한 제어를 용이하게 하고 집적 회로(IC)의 핀의 수를 최소화하기 위해, 집적 회로는 데이타 버스를 통해 제어될 수도 있다. 데이타 버스 시스템의 일례로서 세개의 제어 라인, 즉 데이타, 클록 및 인에이블 라인을 각각 포함하는 톰슨 논리 프로토콜(Thomson logic protocol)이 있다. IC는 통상 셋업, 얼라인먼트 또는 특정 파라미터용으로 사용자가 결정한 값에 대응하는 디지탈 값을 저장하는 레지스터를 포함한다. 저장된 디지탈 데이타는 디지탈-아날로그 변환기에 의해 아날로그 값으로 변환된다. 이 변환된아날로그 값은 결합되고 IC로부터 출력되어 외부 회로의 특정 파라미터를 제어한다.

IC 핀의 수를 줄이기 위해, 소정의 파형 및 제어 신호들이 공통 IC 핀으로 출력될 수 있다. 예컨대, 수평 핀쿠션 보정 파형 즉, 수직 레이트 파라볼라가 DC 전압을 결정하는 수평 폭과 함께 출력될 수 있다. 따라서, 두가지의 회로 제어 기능에 단일의 IC 핀이 사용되는 것이다. 수평 핀쿠션 및 수평 폭 제어 파라미터의 선택이 유리한 이유는 이 두개의 파라미터가 공통 편향 회로 구성, 예컨대 핀쿠션 다이오드 변조기에 결합된 펄스폭 변조기에 의해 제어될 수 있기 때문이다. 따라서, 수직 레이트 파라볼라는 DC 전압을 결정하는 수평 폭 상에 겹쳐질 수 있다. 그러나, 이러한 합성 제어 신호는 회로 제어라는 점에서 DC 결합이 필요하다. 더욱이, 다기능 IC의 출력 전압 스윙 능력을 초과하려는 경향이 있는 제어 신호 진폭을 요구하는 소정의 편향 요크(yoke)/튜브 결합을 위해 제어가 필요할 수 있다. 그러므로, 두가지 제어 신호의 최대 진폭 레이트를 제한하는 IC에는 제한 요소가 있다. IC 내에는 디지탈 제어 범위 즉, 제어 데이타 비트수와 제어 값의 기억에 필요한 용량에 대한 제한 요소도 있다.

편향 장치는 편향 파형 변조 회로에 결합된 편향 증폭기를 구비한다. 변조 신호 발생원은 변조 신호를 생성하는데, 이 변조 신호는 진폭비를 한정하는 레벨을각각 갖는 AC 성분 및 DC 성분으로 되어 있다. 증폭기는 진폭비를 변경하고, 변경된 진폭비 신호는 편향 파형 변조를 위한 편향 파형 변조 회로에 결합된다.

제1도는 다수의 아날로그 및 디지탈 텔레비전 회로 기능을 포함하는, 집적회로(U1)의 사용에 근거한 수평 편향 회로를 나타낸 것이다. 집적 회로(U1)는 구동단을 통해 수평 출력 트랜지스터(Q2)에 결합되는 수평 레이트 신호(Hd)를 발생시킨다. 트랜지스터(Q2)는 편향 권선(Ly)을 구동하도록 태핑된 1차 권선을 갖는 출력 변압기(T1)에 결합된다. 출력 변압기(T1)는 2차 권선(W1,W2)을 갖는다. 권선(W1)은 약 30볼트 피크의 리트레이스 펄스(retrace pulse)를 발생시킨다. 권선(W2)은 고전압 울토(ultor) 전원 발생기(도시 생략)에 결합된다. 동-서, 핀쿠션 편향 파형 보정은 다이오드 변조기(400)에 의해 제공된다. 다이오드 변조기는 편향 권선에 결합되고, 수직 레이트에서 파라볼라 방식으로 권선을 통해 전류를 효과적으로 변화시킨다. 트랜지스터(Q1)는 다이오드 변조기에 결합되고 전압 비교기(U2)에 의해 발생된 수평 레이트, 가변폭 펄스에 응답하는 포화형 스위치의 기능을 수행한다. 비교기(U2)의 입력은 변압기(T1) 권선(W1)으로부터 통합된 수평 리트레이스 펄스와 함께 집적 회로(U1)로부터 DC 성분을 갖는 수직 레이트 파라볼라를 합산한다. 이러한 합성 파형은 제2 비교기 입력에 인가된 기준 전위와 비교되어, 수직 레이트 파라볼라에 따라 변하는 폭을 갖는 수평 레이트 펄수를 지닌 비교기 출력 신호가 야기된다.

집적 회로(U1)는 세개의 입력 라인, 즉 직렬 데이타, 클록 펄스 및 인에이블 신호에 의해 제어된다. 직렬 데이타는 톰슨 논리 프로토콜을 이용한다. 집적회로(U1)는 32 배의 수평 주파수로 동작하는 발진기 OSC(20)를 포함한다. 이 발진기는 선택된 비디오 소스로부터 수평 동기 신호, 즉 RF 변조 소스로부터 변조된 동기 신호 또는 기저대 비디오 입력으로 위상 동기된다(제1도에는 도시 안됨)카운트 다운 회로(CD19)는 수평 및 수직 레이트 파형을 만든다. 수평 레이트 신호(Hd)는 저항기(R16)를 통해 집적 회로(U1)로부터 수평 구동기(11)에 결합된다. 이 수평 구동기는 수평 출력 트랜지스터(Q2)의 베이스에 결합된다. 트랜지스터(Q2)의 에미터는 접지되고, 컬렉터는 출력 변압기(T1)를 거쳐서 B+ 전원에 연결된다. 변압기(T1)는 수평 편향 코일(Ly)을 구동시키기 위한 탭을 갖춘 1차 권선을 갖는다. 변압기(T1)는 저항기(R8)를 통해 비교기(U2)의 입력에서 합계 네트워크에 결합되는 약 30볼트의 귀선 펄스(22)를 발생시키는 2차 권선(W1)을 갖는다. 변압기 권선(W2)은 도시되지 않은 울토 전원에 결합된다. 수평 편향 코일(Ly)은 "S" 보정 커패시터(CS) 및 선형 보정 인덕터(Llin)와 직렬로 결합된다.

핀쿠션 또는 동-서 편향 보정은 다이오드 변조기(400)에 의해 제공된다. 다이오드 변조기는 커패시터(C9,C10)간에 직렬로 그리고 커패시터(C9,C10)의 직렬 결합으로 병렬로 결합된 다이오드(D3,D4)에 의해 형성된다. 다이오드(D4)의 캐소드(음극)는 트랜지스터(Q2)의 컬렉터에 결합된다. 다이오드(D4)의 애노드(양극)는 다이오드(D3)의 캐소드에 결합되며, 접합점은 선형 인덕터(Lin)에 결합된다. 다이오드(D3)의 캐소드의 접합 및 커패시터(C9,C10)는 인덕터(12)를 통해 인덕터(L1)의 접합 및 커패시터(C8)에 결합된다. 인덕터(L1)는 댐핑 저항기(R15)에 의해 브릿지 된다. 커패시터(C8)는 접지에 대해 수평 레이트 펄스 전류를 감결합시키며, 수평 펄스의 파라볼라 폭 변조에 응답하는 수직 레이트 파라볼라 파형 젼압을 전개시킨다.

트랜지스터(Q1)의 컬렉터는 저항기(R18) 및 접지에 직렬로 결합된 커패시터(C7)에 결합된다. 또한 "스너버(snubber)"라고 공지된 이 네트워크는 트랜지스터(Q1)의 전류 흐름이 정지할 경우 인덕터(L1)에 의해 발생된 유도 스위칭 과도 전류를 방열한다. 저항기(R18) 및 커패시터(C7)의 시간 상수가 선택되어 트랜지스터의 스위치 오프시에 트랜지스터(Q1)의 컬렉터 전압의 상승을 더디게 한다. 다이오드(D2)의 애노드는 트랜지스터(Q1)의 컬렉터에 연결되고, 다이오드(D2)의 캐소드는 전원에 연결된다. 따라서, 다이오드(D2)는 통상 26볼트 전원으로 역바이어스 된다. 그러나, 트랜지스터(Q1)가 스위치 오프될때, 인덕터(L1)에 의해 발생되는 양전압 과도 전류는 다이오드(D2)상에서 방향을 바꾸고, 과도 전류를 클램핑하며 유도 전류를 26볼트 전원으로 유도한다. 따라서, 다이오드(D2), 커패시터(C7)에 의해 형성된 "스너버" 네트워크 및 저항기(R18)는 트랜지스터(Q1)의 방열(dissipation) 및 고장을 방지한다. 커패시터(C11,C12)는 트랜지스터(Q1) 스위칭으로 생기는 무선 주파수 조파의 발생을 방지하기 위해 고주파수를 바이패싱한다. 트랜지스터(Q1)의 컬렉터는 또한 네가티브 피드백을 제공하도록 저항기(R10)를 통해 전압 비교기(U2)의 비반전 입력의 가합점에 결합된다.

전압 비교기(U2)의 반전 또는 네가티브 입력은 포지티브 기준 전위가 발생되는 전위 분할기(100)에 결합되는 것이 바람직하다. 전압 비교기(U2)의 반전 입력에 결합되는 기준 전위는 집적 회로(U1) 내의 7.6볼트 기준 조정기의 전위 분할에 의해 도출된다. 이러한 기준 전압은 집적 회로와 12볼트 전원 사이에 결합된 드롭핑 저항기(R16)에서 이용가능하다. 7.5볼트 기준은 저항기(R2)가 접지에 결합된채 저항기(R11,R12)의 직렬 조합에 의해 형성된 전위 분할기에 결합된다. 저항기의 접합은 커패시터(C6)에 의해 접지로 감결합되는 약 3.75볼트를 발생시킨다. 저항기의 접합은 또한 직렬 저항기(R13)를 통해 비교기(U2)의 반전 입력에 결합된다.

비교기(U2)의 포지티브 입력은 네트워크(200)에 연결되는데, 이 네트워크는 저항기(R10)를 통해 네가티브 피드백과 관련하여 수평 레이트 램프(horizontal rate ramp)로 저항기(R2,R3) 및 커패시터(C100)를 경유해 결합되는 수직 레이트 파라볼라 파형 및 DC 성분을 합산한다. 수평 램프는 변압기(T1)의 권선(W1)으로부터 저항기(R8)를 경유해 결합된 리트레이스 펄스의 통합에 의해 커패시터(C4)를 가로질러 형성된다. 간단히 표현하면, 합계 결과는 필드 레이트 파라볼라상에서 겹쳐진 수평 램프(horizontal ramp)이다. 비반전 입력에 인가된 파형 합계가 비교기(U2)의 반전 입력에 인가된 기준 전위 이하일때, 비교기 출력은 접지전위에 근접한 상태로 남아 있다. 따라서, 비교기 출력 회로는 저항(R14)를 경유해 26볼트 전원으로부터 전류를 줄이고, 트랜지스터(Q1)는 비도전 상태로 유지한다. 파형 합계가 비교기(U2)의 네가티브 입력에서 설정된 기준 전압을 초과할때, 출력은 접지로부터 스위치되어 저항(R14)을 경유해 전류가 트랜지스터(Q1)의 베이스에 공급된다.

수직 파라볼라의 DC 성분은 파라볼라에 대해 평균값을 확립하여 평균 수평 편향 진폭 또는 폭을 설정한다. 파라볼라 성분으로 인해 통합된 수평 플라이백(귀선) 펄스는 파라볼라 파형 이후의 비교기 스위칭 임계값을 넘어 이동한다. 따라서, 비교기 출력은 수직 파라볼라에 응답하여 변하는 폭을 갖는 수평 레이트 펄스를 포함한다. 트랜지스터(Q1)의 컬렉터에서의 파라볼라 파형 성분은 통합되고 인덕터(L2)를 경유해 다이오드 변조기(400)에 핀쿠션 보정 전류를 제공하는 인덕터(L1) 및 커패시터(C8)에 의해 저역 필터링 된다.

트랜지스터(Q1)의 컬렉터는 인덕터(L1) 및 수평 주파수 감결합 커패시터(C8)를 경유해 저항기(R10)에 결합되는데, 이 저항기는 네가티브 피드백을 파형 가합점에 제공한다. 비교기(U2)는 분류 D 모드에서 동작하는 스위칭 증폭기이다. 저주파수, 예컨대 파라볼라 신호 주파수에서, 네가티브 피드백 루프는 저항기(E10)에 의해 비교기(U2)의 비반전 입력에 제공된다. 비교기(U2)는 선형 다이오드 변조기를 구등시키도록 선형 분류 A 증폭기로서 대체 구성될 수도 있다. 저항기(R302)와 커패시터(C302)의 직렬 조합에 의해 형성된 네트워크는 저항기(R10)와 병렬로 결합되어 주파수 선택 피드백을 가합점(D)에 제공한다. 집적 회로(U1)는 제1도에 도시된 바와 같이, 데이타 버스를 경유해 제어된다. 데이타 버스는 세개의 신호, 즉 데이타(D), 클록(CLK) 및 인에이블(ENB) 신호를 포함한다. 수신기 셋업 중에 도시되지 않은 마이크로 프로세서 제어기를 이용하여 다양한 파라미터에 대한 조정이 이루어지고, 이 조정값은 디지탈 데이타로서 데이타 버스를 경유하여 집적 회로(U1)에 전송된다. 디지탈 데이타는 수신되어 레지스터(R)에 기억된다. 예컨대, 동-서 파라볼라 신호의 진폭값은 레지스터(14)에 기억된 3개의 데이타 비트로 결정된다. DC 폭 신호는 예컨대, 레지스터(13)에 기억된 4개의 데이타 비트로 결정된다. 수직 레이트 파라볼라 신흐는 카운트다운 회로(19)에 의해 생성된신호(VERT)를 이용하여 PARAB GEN(17)에 의해 발생된다. 카운트 다운 회로의 수직 신호(VERT)는 또한 톱니파 신호(21)를 발생시키는데 이용된다. 파라볼라 신호는 레지스터(14)에 저장된 제어 데이타 워드값에 응답하는 진폭으로 제어된다. 레지스터(14)의 데이타 워드는 파라볼라 진폭을 제어하는 R-2R 래더(ladder)로서 구성된 디지탈-아날로그 변환기에 인가된다. 파라볼라 신호는 가산 계수기(18)에 결합된다. 수명 편향폭은 펄스폭 변조기(U2)에 인가된 DC 전압에 의해 결정된다. 이 DC 전압은 R-2R 래더로서 구성된 디지탈-아날로그 변환기(16)에 의해 집적 회로(U1) 내에서 발생된다. 폭결정 DC는 레지스터(13)로부터 4비트 제어 데이타에 응답하는 변환기(16)에 의해 발생되고, 16개의 가능한 DC 값 중 하나를 가질 수 있다. 변환기(15,16)는 집적 회로(U1) 내에서 7.6볼트의 기준 조정기(12)로부터 전력을 공급 받는다. 이 전압 조정기는 내부 밴드갭 전압기준에 참조되고 12볼트 전원에 결합된 외부 드롭핑 저항기(R16)를 이용하도록 구성된다. 따라서, 7.6볼트 기준 조정기(12)에서의 소정의 변화는 디지탈-아날로그 변환기를 결정하는 진폭과 이 진폭에 의해 발생되는 보정 신호 모두에 대해서 공통적이다. 가산 블록(18)은 동-서 보정 신호로서 출력되는 파라볼라 신호와 DC 폭전압을 결합한다. 따라서, 동-서 보정 신호의 DC 성분을 보존하기 위해서는 비교기(U2)의 수평폭 제어 지점에 DC 결합이 요구된다.

집적 회로(U1)는 다양한 스크린 사이즈, 스크린 표면의 기하 배열 및 편향 요크(yoke) 어셈블리를 갖는 TV 수상기 제품의 종류에 걸쳐 이용할 수 있어야 한다. 그같은 보편성을 얻는다는 것은 많은 편향 파라미터에 대한 보다 큰 범위의 제어를 필요로 한다. 집적 회로(IC)가 보다, 넓은 제어 범위를 갖도록 설계될 수도 있으나 이것은 셋업 파라미터에 대해 증가된 IC 다이 영역 또는 크기, 증가된 IC 전력 방출 및 증가된 데이타 기역 요건등과 같은 불리한 조건을 초래시킨다. 따라서, 집적 회로(U1)에 대한 외부 회로를 이용하므로써, TV 수상기 제품의 범위와 양립할 수 있는 편향 파라미터가 제공된다.

소정의 요크/튜브 조합은 주사 래스터(scanned raster)의 수직 사다리꼴 왜곡을 나타낼 수도 있다. 예컨대, 표시 수평 라인 길이는 디스플레이의 상부와 하부 사이에서 순차적으로 변화한다. 다른 편향 회로로부터 야기되는 전원 부하 변화로 인해 수직적으로 비대칭인 수평 핀쿠션의 왜곡이 발생한다. 이와 같이 수직적으로 변화하는 수평 편향 왜곡은 본 발명의 회로(300)에 의해 보정된다. 피드백 저항기(R10)와 병렬로 저항기(R302) 및 커패시터(C302)에 의해 형성된 네트워크는 증가 주파수로 증가하는 네가티브 피드백을 생성한다. 저항기(R302) 및 커패시터(C302)에 의해 생성된 그같은 주파수 선택 피드백의 결과는 점 A에서 파라볼라 신호에 대하여 커패시터(C8)에 의해 전개된 파라볼라 신호 성분을 위상 전이시키거나 지연시키는 것이다. 트랜지스터 에미터 폴로우워(transistor emitter follower)(Q301)는 집적 회로(U1)에 의해 발생된 수직 레이트 톱니파 신호에 결합된 베이스 단자를 갖는다. 에미터 단자는 커패시터(C301)를 통해 가산 레지스터(R200, R201)에 결합된 AC 이다. 따라서, 트랜지스터 에미터(R301)에서의 톱니파 신호는 저항기(R201)와 저항기(R10,R3)에 의해 형성된 병렬 네트워크 및 저항기(R200)의 직렬 조합에 의해 위치적으로 분할된다. 수직 톱니파는 점 D에서 합성신호에 가산되고, 수직 파라볼라 신호에 수직 경사(vertical tilt)를 제공하는 것으로 판단될 수도 있다. 이러한 경사로 인해 수직 톱니파의 지속에 대해 수평 디스플레이 라인의 순차적인 길어짐 또는 짧아짐이 발생한다.

제1도는 핀쿠션 보정 및 수평폭 제어에 비중을 두고 또한 제어값 양자화 즉,각 데이타 비트 변환에 대한 절대 전압 스텝과 일치하는 제어 범위를 제공하도록 31 인치 음극선관을 갖는 칼라 TV 수상관에서 이용되는 성분값을 나타낸다. 동-서 보정 신호의 수평폭 결정 DC 성분은 4 데이타 비트에 의해 진폭으로 제어된다. 즉, 전압은 16개의 가능한 값 중 하나를 가질 수도 있다. 집적 회로 내에서, 4 데이타 비트는 폭결정 DC 전압을 발생시키는 디지탈- 아날로그 변환기에 결합된다. 디지탈-아날로그 변환기는 R-2R 래더 구성으로 되어 있다. 파라볼라 성분은 3 데이타 비트에 의해 진폭으로 제어되고 DC 성분과 결합되며, 직접 회로(U1)로부터 결합된다. 최대 보정 신호 진폭은 집적 회로(U1) 내에서 7.6볼트 전압 조졍기에 의해 결정된다. DC 성분뿐 아니라 파라볼라의 최대값이 요구되는 보정 신호 조건을 구현시키는 것이 가능하지만 결합 전압 스윙은 내부 전압 조정기에 의해 설정된 전원 전압에 의해 제한된다. 편향 성분의 소졍 결합은 DC 전압의 절대 변화 또는 단일 제어 데이타 비트에 대응하는 파형 진폭이 제어 기능의 동작 감도를 증가 또는 감소시키도록 변화될 것을 요구할 수도 있다. 예컨대, 4 데이타 비트에 의해 제어되는 DC 성분은 단일 데이타 비트 변화로 인해 소망의 셋업값 이상으로 DC 가 되기 때문에, 셋업에 요구되는 DC 전압(수평폭)이 달성될 수 없도록 입상(粒狀)을 나타낼 수도 있다. 셋업으로부터 야기되는 DC 성분 및 수직 파라볼라 파형은 결합되어 서로 소정의 진폭비를 갖는다. 결합 신호는 집적 회로(U1)로부터 결합된다. TV 제품의 종류에 따라 집적 회로(U1)를 바람직하게 이용하기 위해서는 동-서 보정 신호의 AC/DC 성분의 차등 감쇠를 만드는 본 발명의 활성 AC/DC 감쇠기(200)가 이용된다.

동-서 신호는 직렬 저항기(R1,R3) 및, 가합점 저항기(R200,R201,R10)의 병렬 조합에 의해 형성된 DC-분압기(DC potential divider)를 경유해 가합점(D)에 직접 결합된다. 이 DC 분압기는 약 40% 정도 신호의 DC 성분을 감쇠시킨다. 직접 결합된 경로를 통해 보내진 AC 성분은 트랜지스터(Q200)의 에미터에 대한 직렬 연결 AC 결합 경로의 결과로서 보다 엄격하게 감쇠된다. 저항(R202)과 커패시터(C100)와 직렬인 트랜지스터(Q200)의 에미터 임피던스는 D○ 분압기를 경유해 결합된 AC 성분을 효과적으로 바이패성한다. 동-서 신호는 또한 에미터 폴로우워 트랜지스터(Q200)의 베이스 전극에 결합된다. 트랜지스터(Q200)는 +7.6 볼트의 기준 전위에 연결된 컬렉터 전극 및 저항기(R102)를 경유해 접지에 연결된 컬렉터 전극 및 저항기(R102)를 경유해 접지에 연결된 에미터를 갖는다. 트랜지스터(Q200)외 에미터 단자는 저항(R202)과 커패시터(C100)의 직렬 조합을 경유해 가합점에 결합된다. 트랜지스터(Q200)의 출력 임피던스와 저항기(R202)는 가합점 저항기로 감쇠기를 형성한다. 이 감쇠기는 약 5% 정도 AC 결합 동-서 파라볼라 파형을 감쇠시킨다.

파라볼라와 DC 성분의 진폭비는 증폭에 의해 변경될 수도 있다. 증폭기는 진폭비의 소정 변화를 제공하도록 하나 또는 두개의 성분 경로내에 포함될 수도 있다.

다양하게 감쇠된 성분들은 가합점에서 결합하고, DC 성분의 60% 진폭과 파라볼라 성분의 95% 진폭을 야기시킨다. 따라서, 본 발명의 활성 회로(200)는 초기의 동-서 신호 성분들 사이에서 진폭의 차등이 야기된다. 비율로 표현하면, 예컨대, 초기 동-서 신호 성분이 1 : 1의 비율을 갖는다고 가정하면, 능동 회로(200)는 1.58 : 1의 비로 비율을 변경한다. 따라서, DC 성분 제어 스템 사이즈는 약 절반으로 줄고 4비트 제어 신호의 입상을 효과적으로 감소시킨다. 그러나, 파라볼라 성분제어 스텝 사이즈는 실제로 불변하며 집적 회로(U1) 내에서 디지탈-아날로그 변환기(15)에 의해 결정된다.

제2도는 차등의 AC 및 DC 감쇠를 갖는 수동 네트워크에 따른 대체 실시예를 나타낸 것이다. 합성 동-서 파형은 비교기(U2)의 비반전 입력에 연결되는 저항기(R93)에 저항기(R91)를 통해 결합된다. 저항기(R93)는 직렬 연결된 커패시터(C91) 및 저항기(R92)와 병렬로 연결된다. 트랜지스터(Q1)로부터의 네가티브 피드백은 비교기(U2)의 비반전 입력에 결합된 저항(R90)에 의해 제공된다. 제로 DC 성분을 갖는 수평 리트레이스 펄스(horizontal retrace pulses)는 저항기(R98)를 경유해 수평 출력 변압기(T1)의 권선(W1)으로부터 결합된다. 저항기(R98) 및 커패시터(C94)는 접지에 결합된 커패시터(C94)를 갖는 적분기를 형성하도록 직렬로 결합된다. 저항기(R98)와 커패시터(C94)의 접합은 비교기(U2)의 비반전 입력으로 결합된다. 여러 신호들의 가산은 비교기(U2)의 비반전 입력에 결합된 저항기(R90)와 커패시터(C94)에 의해 수행된다. 저항기(R98)의 분로 효과(shunting effects)는 가산 네트워크의 다음과 같은 분석에서는 무시되었다. 동-서 신호의 DC 성분의 경우, 비교기(U2)에 대한 입력 신호 진폭은 저항(R90)이 접지에 효과적으로 결합된 채 저항기(R91,R93)의 직렬 조합에 의해 형성된 전위차계에 의해 결정된다. 이 네트워크는 약 25% 정도 DC 성분을 감쇠시킨다. DC에서 네트워크의 삽입 손실은 주로 저항(R493)에 의해 결정된다. 수직 레이트 파라볼라는 저항기(R90)와 커패시터(C94)가 효과적으로 병렬로 접지된채 저항기(R93,R92)와 커패시터(C91)의 병렬 조합 뿐만 아니라 저항기(R91)의 직렬 네트워크에 의한 분압(potential division)을 필요로 한다. 이러한 네트워크는 몇 퍼센트의 파라볼라 성분의 최소 감쇠를 일으킨다. 수직 레이트에서의 네트워크의 삽입 손실은 레지스터(R2)에 의해 설정된다. 따라서, 제2도에 값들이 표시된채 본 발명의 네트워크(200)는 약 25% 정도 DC 성분에 대한 수직 파라볼라의 진폭비를 변경한다. 즉, DC 성분이 25% 정도 감쇠된다. 그러므로, 단일 제어 비트 변경으로 인한 스텝 사이즈는 DC 성분에 대하여 감소된다.

새로운 튜브면의 외형 구조, 예컨대 보다 평편한 튜브를 도입하므로써 수정된 파라볼라 신호로 보정 가능한 핀쿠션 왜곡이 제공된다. 수정된 파라볼라는 제1도의 본 발명의 능동 회로(250)에 의해 생성된다. 회로(250)는 파라볼라 파형에 응답하여 AC 결합 경로에서의 감쇠를 동적으로 변화시킨다. 상술한 바와 같이, 트랜지스터(Q200)의 에미터의 동-서 신호는 직렬 연결된 저항기(R251)와 커패시터(C251)를 경유해 트랜지스터(Q250)의 베이스에 결합된다. 트랜지스터(Q250)의 에미터는 접지되고 컬렉터 전극은 저항기(R252)를 경유해 트랜지스터(Q251)의 베이스에 결합된다. 또한, 트랜지스터(Q250)의 베이스는 접지에 연결된 저항기(Q253)와 커패시터(C252)의 접합점에 연결된다. 커패시터(C252)는 저항기(R251)와 커패시터(C251)의 직렬 경로에서 이상(phase shift)을 보상하기 위한 위상 지연을 제공한다. 저항기(R253)는 직렬 연결된 저항기(R252)와 실리콘 다이오드(D250)의 애노드와의 접합점에 결합된다. 저항기(R252)는 다이오드(D250)를 순방향 바이어스시키고, 전류를 접지에 공급하는 기준 +7.6볼트 전원에 결합된다. 저항기(R253)는 다이오드(D250)에 인가된 전압을 트랜지스터(Q250)의 베이스에 있는 점 B에 결합한다. 점 B에서의 포지티브 전압은 직렬 연결된 저항기(R251)와 커패시터(C251)를 경유해 포함된 파라볼라 신호의 포지티브 중심부분으로 하여금 제3b도에 도시된 바와 같이 트랜지스터(Q250)를 턴온시키도록 한다. 트랜지스터(Q250)를 턴온시킨 파라볼라의 실제 부분은 저항기(R251,R253)에 의해 결정된다. 트랜지스터(Q250)가 턴온될때 베이스 전류는 저항기(R252)를 경유해 턴온되는 PNP 형 트랜지스터(Q251)에 제공된다. 제3c도는 트랜지스터(Q250)의 컬렉터에서의 파형을 나타낸다. 저항기(R252)의 값은 트랜지스터(Q251)의 원활한 턴온 상태를 제공하도록 선택되어 수정된 파라볼릭 파형에서의 급격한 불연속성을 방지한다. 트랜지스터(Q251)가 턴온될때 저항기(R254)는 저항기(R202)와 병렬로 연결되고, 그로 인해 야기되는 감쇠를 효과적으로 제거한다. 따라서 저항기(R202)는 저항기(R254)에 의해 효과적으로 바이패스 되고, 결과적으로 파라볼라 성분의 진폭은 파라볼라의 중심부분에서 동적으로 증가된다. 제3d도는 가합점(D)에서의 파라볼라 파형을 나타낸다. 반도체 제어 스위치의 작동을 설명하기 위해 파형의 중심 부분은 동적 감쇠기 동작으로 인한 5% 증가 이상의 진폭으로 도시되었다. 파라볼라 파형 대 DC 성분의 비율은 회로(200)로 인한 1.58 : 1에서 회로(250)로 인한 1.66 : 1로 동적으로 변하였다. 따라서, 본 발명의 회로(250)는 동-서 보정 신호의 DC, 폭결정 성분에 영향을 주지 않고, 파라볼라 파형의 형태를 동적으로 변화시킨다.

Claims

편향 증폭기와;

상기 편향 증폭기에 결합된 편향 파형 변조 회로와;

진폭비를 한정하는 레벨을 각각 갖는 AC 성분 및 DC 성분이 있는 파라볼라 변조 신호를 발생시키는 소스와;

상기 소스와 상기 편향 파형 변조 회로 사이에 결합된 DC 결합 경로와;

상기 소스와 상기 편향 파형 변조 회로 사이에 결합된 AC 결합 경로와;

상기 AC 결합 경로에 위치하며, 상기 변조 신호에 응답하여 상기 변조 신호의 AC 성분을 변경함으로써 편향 파형 변조를 위해 상기 파형 변조 회로에 결합되는 변경된 진폭비를 제공하는 중폭기를 구비하는 것을 특징으로 하는 편향 장치.
제1항에 있어서,

상기 증폭기는 상기 진폭비가 주기적으로 변하는 제어 신호에 응답하여 변경되도록 제어되는 것을 특징으로 하는 편향 장치.
제2항에 있어서,

상기 제어 신호는 트랜지스터 스위치에 결합되어 상기 진폭비를 변경하는 것을 특징으로 하는 편향 장치.
제3항에 있어서,

상기 제어 신호는 처리 수단을 통해 결합된 상기 AC 성분을 포함하는 것을 특징으로 하는 편향 장치.
제1항에 있어서,

상기 DC 성분은 상기 파형 변조 회로에서 DC 전압 상태를 판정하고, 상기 DC 전압 조건은 상기 변경된 AC 성분에 의해 변하지 않는 것을 특징으로 하는 편향 장치.
제1항에 있어서,

상기 편향 파형 변조 회로는 다이오드 변조기를 포함하는 것을 특징으로 하는 편향 장치.
편향 증폭기와;

상기 편향 증폭기에 DC 결합되며 편향 파형 진폭이 변조 신호에 응답하여 제어되는 편향 파형 변조 회로와;

사이에 설정된 DC 전위를 판정하는 폭을 갖는 2개의 입력과 하나의 출력이 있는 비교기와;

진폭비를 한정하는 레벨을 각각 갗는 AC 및 DC 성분이 있는 제1 변조 신호를 발생시키는 소스와;

상기 제1 변조 신호를 발생시키는 소스에 결합되어 상기 진폭비를 변경시키는 수단을 구비하는데, 상기 변경된 진폭비는 상기 비교기의 2개의 입력 중 하나에 결합되며, 상기 DC 전위를 판정하는 폭은 상기 DC 성분에 의해 설정되고,

제2 변조 신호로서 상기 폭 판정 DC 전위에 의하지 않고 상기 비교기의 2개의 입력 중 하나에 AC 결합되며 통합된 수평 리트레이스 펄스의 소스를 구비하는데, 상기 비교기 출력은 편향 파형 진폭 제어를 위해 상기 편향 파형 변조 회로에 접속됨으로써, 상기 편향 파형 진폭은 상기 DC 성분에 의해 제어되는 것을 특징으로 하는 편향 장치.
편향 증폭기와;

상기 편향 증폭기에 결합된 편향 파형 변조 회로와;

진폭비를 한정하는 레벨을 각각 갖는 AC 및 DC 성분이 있는 변조 신호를 발생시키는 소스와;

상기 소스와 편향 파형 변조 회로 사이에 결합된 DC 결합 경로와;

상기 소스와 편향 파형 변조 회로 사이에 결합된 AC 결합 경로와;

상기 AC 결합 경로에 위치하며 주기적으로 변하는 제어 신호에 응답하여 상기 변조 신호의 진폭비를 동적으로 변경시킴으로써, 변경된 진폭비를 제공하는 이득 제어 증폭기를 구비하며, 상기 변경된 진폭비는 편향 파형 변조를 위해 상기 파형 변조 회로에 결합되는 것을 특징으로 하는 편향 장치.
제8항에 있어서,

상기 진폭비를 동적으로 변경시키는 이득 제어 증폭기는 반도체 제어 감쇠기를 포함하는 것을 특징으로 하는 편향 장치.
제9항에 있어서,

상기 제어 신호는 상기 AC 성분에 결합된 처리 수단에 의해 발생되는 것을 특깅으로 하는 편향 장치.
제10항에 있어서,

상기 AC 성분은 파라볼라 신호를 포함하는 것을 특징으로 하는 편향 장치.
제8항에 있어서,

상기 변조 신호의 AC 성분은 동적으로 변경되어 상기 진폭비를 변경시키는 것을 특징으로 하는 편향 장치.
제12항에 있어서,

상기 AC 성분은 진폭이 동적으로 증가하여 상기 진폭비를 변경시키는 것을 특징으로 하는 편향 장치.