JP3368942B2 - 水平偏向波形補正回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、バス制御された集積回
路により発生された水平偏向信号の左−右波形補正のよ
うな、陰極線管偏向増幅制御の分野に関する。

【０００２】

【従来の技術】アナログとディジタル両方のテレビジョ
ン信号処理を含む単一集積回路の開発は、受像機の部品
点数の大幅な削減、信頼性の向上及び製造コストの低下
をもたらす。このような集積回路は、基準発振器をロッ
クして、水平及び垂直レート偏向信号を生ずる同期分離
回路を屡々使用する。最小の回路基板ポテンショメータ
で集積回路機能の制御を容易に行ない、集積回路ピン数
を最小とするため、集積回路がデータバスを経由して制
御される。データバスシステムの一例は、３本の制御
線、即ち夫々にデータ、クロック及びイネーブル、から
なるトムソンロジックプロトコルである。集積回路は通
常、設定、調節、又は特定なパラメータ用のユーザ定義
値に対応するディジタル値を記憶するメモリレジスタを
含む。記憶されたディジタルデータは、ディジタルアナ
ログ変換器によりアナログ値に変換される。このアナロ
グ値は、外部回路の特定なパラメータを制御するために
集積回路から出力される。

【０００３】集積回路ピン数を削減するために、ある種
の波形と制御信号とが共通の集積回路ピン上に出力され
る。例えば、水平ピンクッション補正波形、つまり垂直
レートパラボラは、水平幅決定ＤＣ電圧と共に出力され
る。このように１本の集積回路ピンが２種の回路制御機
能に利用される。水平ピンクッション及び水平幅制御パ
ラメータを選択することの利点は、両方のパラメータ
が、例えばピンクッションダイオード変調器に接続され
たパルス幅変調器のような、共通の偏向回路構成により
制御され得ることである。このように、垂直レートパラ
ボラは水平幅決定ＤＣ電圧に重畳される。

【０００４】

【発明が解決しようとする課題】しかし、この複合制御
信号は、回路制御点への直流結合を必要とする。さら
に、ある偏向ヨーク及び／又は管の組合せに対する制御
上の要求においては、多機能集積回路の出力電圧変動性
能を上回る程度の制御信号振幅を必要とする。従って、
集積回路には、二つの制御信号の最大振幅比を制限する
制約が存在する。集積回路には、ディジタル制御の範
囲、即ち、制御データビット数と、制御値メモリ用の必
然的なサイズ要求とに関して更なる制約が存在する。

【０００５】

【課題を解決するための手段】偏向装置は、偏向増幅器
とそれに結合された偏向波形変調回路とから成る。変調
信号を発生するディジタルアナログ変換器は基準信号を
発生する手段に結合され、基準信号の変動に応じて変調
信号を信号変動させる。比較器は２入力を有し、入力に
与えられた信号が基準信号の変動に応じて互いに追従す
るように、ディジタルアナログ変換器が一の入力に結合
され、基準信号が他の一の入力に結合される。比較器
は、波形変調用偏向波形変調回路に結合された出力を有
する。

【０００６】

【実施例】図１は、アナログとディジタルとのテレビジ
ョン回路機能を複合して含む集積回路Ｕ１の利用に基づ
く水平偏向回路を示す。集積回路Ｕ１は、ドライバ段を
介して水平出力トランジスタＱ２に結合される水平レー
ト信号Ｈｄを発生する。トランジスタＱ２は、偏向巻線
Ｌｙをドライブするようにタップされた一次巻線を有す
る出力変圧器Ｔ１に結合される。出力変圧器Ｔ１は、２
次巻線Ｗ１及びＷ２を有する。巻線Ｗ１は、ピーク値約
３０ボルトの帰線パルス２２を発生する。巻線Ｗ２は、
（図示されていない）高圧超電源発生器に結合される。
左−右、又はピンクッション偏向波形補正がダイオード
変調器４００により与えられる。ダイオード変調器は偏
向巻線Ｌｙに結合され、巻線を通る電流を垂直レートで
放物線状に効果的に変化させる。トランジスタＱ１は、
電圧比較器Ｕ２により発生される水平レート可変幅パル
スに応答し、ダイオード変調器に結合された飽和スイッ
チとして機能する。比較器Ｕ２の一入力は、垂直レート
パラボラと、集積回路Ｕ１が発生するＤＣ成分とを、変
圧器Ｔ１の巻線Ｗ１が発生する積分された水平帰線パル
スと共に加算する。この複合波形は、比較器の第２の入
力に供給される基準電位と比較され、その結果、比較器
の出力信号は、垂直レートパラボラに応じて幅が変化す
る水平レートパルスを有する。

【０００７】集積回路Ｕ１は、３入力線、即ちシリアル
データ、クロックパルス及びイネーブル信号を介して、
（図示されていない）マイクロコンピュータシステムに
より制御される。シリアルデータは、トムソンロジック
プロトコルを使用する。集積回路Ｕ１は、水平周波数の
３２倍で動作する発振器ＯＳＣ２０を含む。この発振器
は、選択されたビデオソースからの水平同期信号、即
ち、ベース帯域ビデオ入力或いはＲＦ変調ソースからの
復調された同期信号のいずれかに位相がロックされる
（図１には示されていない）。カウントダウン回路ＣＤ
１９は、水平と垂直両方のレート波形を作りだす。水平
レート信号Ｈｄは、集積回路Ｕ１から抵抗Ｒ１７を介し
て、水平ドライバ段１１に結合される。水平ドライバ
は、水平出力トランジスタＱ２のベースに接続される。
トランジスタＱ２のエミッタは接地され、コレクタは、
出力変圧器Ｔ１を介して、電源Ｂ＋に接続される。変圧
器Ｔ１は、水平偏向コイルＬｙを駆動するタップ付きの
１次巻線を有する。変圧器Ｔ１は、抵抗Ｒ８を介して比
較器Ｕ２の入力で加算回路網に結合される約３０ボルト
の帰線パルス２２を発生する２次巻線Ｗ１を有する。比
較器Ｕ２の正入力で加算回路網に結合される水平レート
のこぎり波形電圧を発生するように、帰線パルス２２が
抵抗Ｒ８とキャパシタＣ４とにより積分される。変圧器
巻線Ｗ２は、図には示されていない超電源に結合され
る。水平偏向コイルＬｙは、”Ｓ”補正キャパシタＣｓ
及び線形性補正インダクタＬｌｉｎに直列に結合され
る。

【０００８】ピンクッション又は左−右偏向補正は、ダ
イオード変調器４００によりもたらされる。ダイオード
変調器は、キャパシタＣ９及びＣ１０夫々の直列結合
と、これを並列に接続され、互いに直列に接続されたダ
イオードＤ３とＤ４とから形成される。ダイオードＤ４
のカソードは、トランジスタＱ２のコレクタに接続され
る。ダイオードＤ４のアノードは、ダイオードＤ３のカ
ソードに接続され、接合点は線形インダクタＬｌｉｎに
接続される。ダイオードＤ３のカソードとキャパシタＣ
９、Ｃ１０との接合点は、インダクタＬ２を介して、イ
ンダクタＬ１とキャパシタＣ８との接合点に接続され
る。インダクタＬ１は、ダンピング抵抗Ｒ１５によりブ
リッジされる。キャパシタＣ８は、水平レートパルス電
流を接地に減結合させ、水平パルスのパラボリック幅変
調に応答する垂直レートパラボリック波形電圧を発生す
る。

【０００９】トランジスタＱ１のコレクタは、直列に接
地に結合された抵抗Ｒ１８及びキャパシタＣ７に結合さ
れる。この回路網は、「スナッバ」として知られてお
り、トランジスタＱ１の電流の流れが止まる時に、イン
ダクタＬ１により引き起こされる誘導スイッチング過渡
をなくす。抵抗Ｒ１８及びキャパシタＣ７の時定数は、
トランジスタのスイッチがオフの場合に、トランジスタ
Ｑ１のコレクタ電圧の増加を遅らせるように選択され
る。カソードが電圧電源に接続されたダイオードＤ２の
アノードは、トランジスタＱ１のコレクタに接続され
る。このように、ダイオードＤ２は、２６ボルト電源に
より通常は逆バイアスされる。しかし、トランジスタＱ
１のスイッチがオフの場合には、インダクタＬ１により
引き起こされる正電圧過渡は、ダイオードＤ２を導通
し、過渡をクランプして誘導電流を２６ボルト電源に誘
導する。かくして、ダイオードＤ２、及び、キャパシタ
Ｃ７と抵抗Ｒ１８とにより形成される「スナッバ」回路
網は、トランジスタＱ１の過放出と破壊とを防ぐ。キャ
パシタＣ１１及びＣ１２は、トランジスタＱ１のスイッ
チングに起因する無線周波数高周波成分の発生を防ぐよ
うに高周波数をバイパスする。トランジスタＱ１のコレ
クタもまた、負帰還を供給するように抵抗Ｒ１０を介し
て電圧比較器Ｕ２の非反転入力における加算点に結合さ
れる。

【００１０】比較器Ｕ２の正入力は、抵抗Ｒ１０を介し
た負帰還と共に、垂直レートパラボリック波形と、抵抗
Ｒ２、Ｒ３及びキャパシタＣ１を介して組み合わされる
ＤＣ成分とを帰線パルスの積分によりキャパシタＣ４に
わたり形成される水平レートランプに加算する回路網２
００に接続される。加算の結果は、フィールドレートパ
ラボラに重畳された水平ランプである。非反転入力に供
給された波形合計が、比較器Ｕ２の反転入力に供給され
た基準電位より小さい場合には、比較器出力は接地電位
近傍に保持される。従って、比較器出力回路は、抵抗Ｒ
１４を介する２６ボルト電源からの電流を減少させ、ト
ランジスタＱ１を非伝導性に保持する。波形合計が比較
器Ｕ２の負入力に設定される基準電位を越える場合に
は、出力は、接地から切り替わって、抵抗Ｒ１４を介し
て電流をトランジスタＱ１のベースに供給してこれをオ
ンとさせる。

【００１１】垂直パラボラのＤＣ成分は、パラボラの平
均値を確定し、従って、平均水平偏向振幅又は幅を設定
する。パラボラ成分に起因して、積分された水平フライ
バックパルスがパラボリック状波形に従う比較器のスイ
ッチングスレッショルドを越える。そのため、比較器出
力は、垂直パラボラに応じて変化する幅を有する垂直レ
ートパルスにより構成される。図２の（Ａ）に１テレビ
フィールド間隔、即ち１６．６ミリ秒にわたるトランジ
スタＱ１のコレクタ電圧を示す。この波形は水平レート
パルスから成るが、パラボリック幅変調が観察される。
夫々にテレビジョンフィールドの最初と最後とに対応す
る時間間隔ｔ１とｔ３とにより示されるパラボラの尖点
近傍において、積分された帰線パルスの先端だけが比較
器スイッチングスレッショルドを超える。この結果、図
２の（Ｂ）に示すように負状態で幅が狭いパルスが発生
する。時間間隔ｔ２に対応する入力パラボラのピークで
は、積分されたパルスの大部分が基準入力を超え、その
結果、図２の（Ｃ）に示すように負状態出力パルス幅が
広くなる。かくしてトランジスタＱ１のコレクタは、垂
直パラボラにより変調された水平レートパルス波形を有
し、公称電源電圧と接地との間で切り換わる。トランジ
スタＱ１のコレクタにおけるパラボリック波形成分は、
インダクタＬ２を介してピンクッション補正電流をダイ
オード変調器４００に供給するインダクタＬ１とキャパ
シタＣ８とにより積分され、低域濾波される。比較器Ｕ
２は、Ｄ級モードで動作するスイッチング増幅器であ
る。例えば、パラボリック信号周波数のような低周波数
では、抵抗Ｒ１０により比較器Ｕ２の非反転入力への負
帰還ループが設けられる。比較器Ｕ２は線形ダイオード
変調器を駆動するように線形Ａ級増幅器として代わりに
構成される。抵抗Ｒ９とキャパシタＣ５とは比較器Ｕ２
出力をその非反転入力に結合し、その結果として比較器
のスイッチング速度を向上させる正帰還を生ずる。

【００１２】集積回路Ｕ１は、図１に示すように、デー
タバスを介して制御される。データバスは、３つの信
号、即ち、データＤ、クロックＣＬＫ及びイネーブルＥ
ＮＢから構成される。受像機の設定中に、図示していな
いマイクロプロセッサ制御を利用して各種パラメータが
調整され、調整値がディジタルデータとしてデータバス
を介して集積回路Ｕ１に送られる。ディジタルデータ
は、受信されてメモリレジスタＲに記憶される。例え
ば、左−右パラボリック信号の振幅値は、メモリレジス
タ１４に記憶された３データビットにより決定される。
ＤＣ幅信号は、例えば、レジスタ１３に記憶された、４
データビットにより決定される。垂直レートパラボリッ
ク信号は、カウントダウン回路１９により発生された垂
直パルス信号ＶＥＲＴ．を利用して、パラボラ信号発生
器１７により発生させられる。パラボラ信号は、メモリ
レジスタ１４に記憶された制御データ語の値に応答して
レベルを制御される。メモリレジスタ１４のデータ語
は、パラボラ振幅を制御するＲ−２Ｒラダーとして形成
されたＤ／Ａ変換器１５に供給される。パラボリック信
号は、加算増幅器１８に結合される。水平偏向幅は、パ
ルス幅変調器Ｕ２に供給されるＤＣ電圧により決定され
る。このＤＣ電圧は、Ｒ−２Ｒラダーとして形成される
Ｄ／Ａ変換器１６によって集積回路Ｕ１内で発生させら
れる。幅決定ＤＣは、レジスタ１３からの４ビット制御
データに応じて、変換器１６により発生させられ、１６
個の可能ＤＣ電圧値中の一つの値を有する。

【００１３】変換器１５及び１６は、集積回路Ｕ１内で
７．６ボルト基準レギュレータ１２から電源を供給され
る。この電圧レギュレータは、内部バンドギャップ電圧
基準として参照され、１２ボルト電源に結合された外部
ドロッピング抵抗Ｒ１６を利用するように形成される。
従って、７．６ボルト基準レギュレータ１２のいかなる
変動も、振幅決定Ｄ／Ａ変換器とそれにより発生させら
れる補正信号との両方に共通である。加算ブロック１８
は、左−右補正信号として出力されるパラボリック信号
とＤＣ幅電圧とを組み合わせる。従って、左−右補正信
号のＤＣ成分、即ち水平幅制御を保持するために、比較
器Ｕ２の入力への直流結合が必要とされる。

【００１４】集積回路Ｕ１は、各種の画面の大きさ、画
面形状及び偏向ヨーク組立体を有する広範囲に及ぶＴＶ
受像機に利用できることが望ましい。かかる汎用性を得
るためには、偏向に関連する多数のパラメータに対する
より広範囲な制御を必要とする。明らかにより広い制御
領域を有するように集積回路を設計することはできる
が、これは、集積回路の欠陥領域或いは大きさの増加、
集積回路の電力消費の増加、及び、設定パラメータに必
要な記憶容量の増加からなる不利益を被る。従って、集
積回路Ｕ１の外部回路を利用することにより、テレビ受
像機製品の範囲と両立する偏向パラメータが供給され
る。

【００１５】図１は、２７インチ陰極線管を有するカラ
ーテレビで使用され、ピンクッション補正と水平幅制御
のための制御範囲を中心とし、制御値量子化、即ち、各
データビットの変動に対する絶対的な電圧段差と整合す
る制御範囲もまた提供するような素子の値を示す。左−
右補正信号の水平幅決定ＤＣ成分の振幅は、４データビ
ット、即ち、電圧が１６の可能値の中の一つの値を取る
ことにより制御される。集積回路Ｕ１内で、４データビ
ットが幅決定ＤＣ電圧を発生するＤ／Ａ変換器に結合さ
れる。Ｄ／Ａ変換器はＲ−２Ｒラダーから形成される。
パラボリック成分の振幅は、３データビットにより制御
され、ＤＣ成分と組み合わされ、集積回路Ｕ１から出力
される。最大補正信号振幅は、集積回路Ｕ１内の７．６
ボルトレギュレータ１２により決定される。ＤＣ成分及
びパラボラ両方の最大値が必要とされる補正信号条件を
明らかにすることは可能であるが、組み合わされた電圧
の振動は内部レギュレータで設定された電源電圧により
制限される。偏向成分のある組合せは、ＤＣ電圧の絶対
的な変化、又は、制御機能の動作感度を増減させるよう
に、単一制御データビットに対応する波形振幅が変化さ
せられることを必要とする。例えば、４データビットに
より制御されるＤＣ成分は、単一データビット変化が所
望の設定値以上にＤＣ電圧段差をもつために、必要なＤ
Ｃ電圧または水平幅が得られえない粗さを示すことがあ
る。テレビ製品の範囲に亘り集積回路Ｕ１の所望の汎用
性を得るために、左−右補正信号のＡＣ及びＤＣ成分に
異なる減衰を発生させる減衰器２００が使用される。

【００１６】左−右信号は選択性ＡＣ／ＤＣ減衰器２０
０を介して集積回路Ｕ１から加算点Ｄに全体にではない
が直接に交流結合される。Ｕ２の出力で接地に効果的に
接続されるフィードバック抵抗Ｒ１０を組み合わせた直
列抵抗Ｒ１とＲ３とによりＤＣ電圧分圧器が形成され
る。直流における回路網の挿入損の大部分は抵抗Ｒ３に
より決められる。左−右信号のパラボリック成分は分圧
器により減衰させられる。抵抗Ｒ３とＲ２との並列結合
を加えた抵抗Ｒ１と、抵抗Ｒ１０と効果的に並列に接地
するキャパシタＣ４とを伴うキャパシタＣ１との直列回
路網により形成される。この回路網はパラボリック成分
の最小減衰を生じ、その損失は抵抗Ｒ２により決められ
る。抵抗Ｒ２は、接地に直列に接続される抵抗Ｒ４とキ
ャパシタＣ２とにより形成される選択性交流電圧分圧器
にも接続される。この回路網は、水平周波数に減衰をも
たらす。かくして回路網２００は、ビットあたりの電圧
変化がＤＣ成分だけに対して縮小されるようにＤＣ成分
に対する垂直パラボラの増幅比を変える。

【００１７】あるヨーク／管の組合せは、例えば、表示
された水平線の長さがディスプレイの上と下との間で累
進的に変化するように、走査されたラスタの垂直台形歪
みを示すことがある。他の偏向回路により発生する電源
負荷変動が、水平ピンクッション歪みの垂直非対称性を
引き起こす。このような水平偏向歪みの垂直変動は非対
称補正回路３００により効果的に補正される。キャパシ
タＣ３は、抵抗Ｒ１とキャパシタＣ１との接合点からダ
イオードＤ１のアノード及び抵抗Ｒ７とＲ６との接合点
への左−右信号のパラボリック成分を交流結合させる。
抵抗Ｒ７を２６ボルト電源に接続し抵抗Ｒ６を接地し
て、抵抗Ｒ７及び抵抗Ｒ６は、分圧器を形成する。抵抗
Ｒ７とＲ６との接合点は、ダイオードＤ１のアノードに
順バイアス電位を供給するが、この電位は、ダイオード
Ｄ１を導通させるには不十分である。ダイオードＤ１の
カソードは、抵抗Ｒ５を介して接地される。交流結合さ
れたパラボリック波形の振幅と抵抗Ｒ７及びＲ６とによ
り供給される順バイアス電位との和がダイオードＤ１の
電位のカットを越える場合には、分圧器が抵抗Ｒ１と抵
抗Ｒ５とにより形成される。ダイオードＤ１が、抵抗Ｒ
１を介して、集積回路Ｕ１から得られる付加ＡＣパラボ
ラ信号電流を導通すると、点Ａにおける波形の振幅が減
少する。抵抗Ｒ５は、ダイオードＤ１が導通する場合に
引き起こされる減衰の程度を決定する。パラボリック波
形の非対称成形は、キャパシタＣ３と抵抗Ｒ６とにより
形成される交流結合の時定数”ｔ”と、ダイオードＤ１
のアノードに供給される順バイアスとに起因する。時定
数”ｔ”は、パラボラの周期と比較すると短く、その結
果、ダイオードＤ１のアノードでパラボラが部分的に微
分される。パラボラがキャパシタＣ３を充電すると、正
の微分信号が順バイアスに加算され、振幅が充分な場合
には、ダイオードＤ１は導通する。パラボラの頂点で
は、微分係数は極性を変え、キャパシタＣ３から電流が
放出される。ダイオードＤ１は逆方向には導通できない
ので、この放電電流はバイアス抵抗Ｒ６及びＲ７により
供給される。従って、バイアス電流がキャパシタＣ３を
充電し、ダイオードＤ１は導通を起こした電圧よりも高
いパラボラ電圧では導通しなくなる。かくして、ダイオ
ードＤ１と抵抗Ｒ５とによりもたらされる減衰の結果、
非対称パラボリック補正波形が生ずる。

【００１８】比較器型のパルス幅変調器に供給されるス
イッチング基準電位はツェナーダイオードから得られる
ことが知られている。ツェナーダイオード基準電位は、
例えば、直列ドロッピング抵抗を介して接地と電源線路
との間に接続され、比較器と同じ電源を利用することが
多い。かかる構成によるに、比較器のスイッチング点は
ツェナー電圧により決められ、比較器のスイッチング点
の安定性はツェナーダイオードと電源線路とにより決め
られる。比較器に基準スイッチング電圧を供給するため
に抵抗型の分圧器を利用することも知られている。かか
る抵抗型分圧器は１つの電圧電源あるいは複数の電源と
接地との間に結合され、従って、電源上に存在する不安
定性または負荷効果が比較器に結合し、その結果スイッ
チング電圧を変える。

【００１９】比較器スイッチング基準の変動の結果、水
平偏向幅とピンクッション補正との不安定性をもたらす
擬似パルス幅変調が起きる。偏向不安定性のさらなる原
因は、入力電流に起因し入力源インピーダンスを異なら
しめる比較器スイッチング差により生ずる。集積回路Ｕ
１内のＤ／Ａ変換器の基準電位は、集積回路の製造ロッ
ト間で変わる。しかしながら、設定時に決められる左−
右信号成分の値がＤ／Ａ変換の基準電位の絶対値の変動
を補償するため、基準の絶対値は特に重要ではない。こ
のように、直流幅信号に関して、集積回路と電圧比較器
への基準電源とにより生ずる直流誤差または偏りの様々
な原因は、偏向設定時に補償される。しかし、この補償
は、４データビットによりもたらされる直流幅信号の制
御範囲の一部をむだにする。偏向設定後、これらの偏り
の変動は、偏向幅またはピンクッション補正の変動をま
ねく。その上、例えば、電源負荷または種々の補償され
た偏り間における温度ドリフトに起因する小さな変動
は、目に見える偏向誤差を引き起こす。

【００２０】上記の偏向の不安定性は、本発明の基準発
生回路１００を利用して最小化され、ここで、電圧比較
器Ｕ２の反転または負入力は、図１に示す回路１００に
より発生される正基準電位または信号に結合されると都
合がよい。図１において、電圧比較器Ｕ２の反転入力
は、集積回路Ｕ１で発生される正基準信号に結合される
と都合がよい。電圧比較器Ｕ２の反転入力に接続される
基準電位は、集積回路Ｕ１内の７．６ボルト基準レギュ
レータ１２の分圧により得られる。この基準電位は、集
積回路と１２ボルト電源との間に結合されたドロッピン
グ抵抗Ｒ１６で利用される。７．６ボルト基準は、抵抗
Ｒ１１と接地されたＲ１２との直列結合により形成され
る分圧器に結合される。キャパシタＣ６により接地に減
結合される抵抗の接合点は、約３．８ボルトを生ずる。
抵抗の接合点は、直列抵抗Ｒ１３を介して、比較器Ｕ２
の反転入力に結合される。７．６ボルト基準は、Ｄ／Ａ
変換の基準電源として集積回路Ｕ１内で利用される。従
って、例えば、Ｄ／Ａ変換器１６により発生されるＤＣ
幅決定電圧は、レジスタ１３からの４ビットディジタル
値により換算され、設定時に設けられた基準電源電位を
表す。上述のように、パラメータ値、例えば、ピンクッ
ション補正あるいは水平幅は、Ｄ／Ａ変換基準電位の絶
対値の変動を補償するので、基準電位の絶対値は重要で
はない。しかし、本発明の回路１００の利用は、内部基
準電位の変動が比較器Ｕ２の反転入力に結合されること
を確実とする。かくして、比較器スイッチングスレッシ
ョルドは制御電圧の変化に追従するように適切に移動す
る。本発明の回路１００は比較器スイッチングスレッシ
ョルドを集積回路Ｕ１のＤ／Ａ変換器と同じ基準に結合
し、従って、電圧差または偏りが除去される。さらに、
単一電源線路（＋７．６ボルト）が分圧器を介して集積
回路Ｕ１と比較器入力との両方に電源供給するよう利用
されるので、単一電源の負荷変動が追跡されるに都合が
良く、誤った偏向変調が大部分除去される。内部で発生
された共通電位基準を利用することによる追従の利点
は、多重電源線路が用いられる場合、例えば、ツェナー
基準または抵抗性分圧器が比較器直流基準を発生するよ
う＋１２ボルトまたは＋２６ボルト電源線路に結合され
る場合には存在しない。従って、比較器Ｕ２のスイッチ
ング基準として集積回路Ｕ１の基準電位を本発明により
利用することは、基準電位または絶対信号振幅に関して
集積回路間の変動が比較器Ｕ２のスイッチング点により
追従されることを確実とする。さらに、単一電圧電源の
利用は、擬似偏向変調を引き起こす電源負荷差異の可能
性を回避する。

【図面の簡単な説明】

【図１】本発明による波形補正を行なう水平偏向回路の
回路系統図である。

【図２】（Ａ）は１テレビジョンフィールドの時間間隔
にわたり観察されたトランジスタＱ１のコレクタにおけ
る幅変調パルスを示し、（Ｂ）は時間間隔ｔ１及びｔ３
でのトランジスタＱ１のコレクタにおける幅変調パルス
を示し、（Ｃ）は時間間隔ｔ２で観察されたトランジス
タＱ１のコレクタにおける幅変調パルスを示す。

【符号の説明】

１１ 水平ドライバ段 １２ 基準レギュレータ １３、１４ メモリレジスタ １５、１６ Ｄ／Ａ変換器 １７ パラボラ信号発生器 １８ 加算増幅器 １９ カウントダウン回路 ２０ 発振器 ２１ のこぎり波形信号 ２２ 帰線パルス １００ 分圧器 ２００ ＡＣ／ＤＣ減衰器 ３００ 非対称補正回路 ４００ 偏向波形変調回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 デビッド ロス ジャクソン アメリカ合衆国 インディアナ 46205、 インディアナポリス、アビー クリーク レーン 4422 (72)発明者 ジョセフ カーティス スティーブンス アメリカ合衆国 インディアナ 46038、 フィッシャーズ、チェリー ブロッサム ドライブ ウエスト 11498 (56)参考文献 特開 平５−56297（ＪＰ，Ａ) 特開 昭62−85575（ＪＰ，Ａ) 実開 平２−16661（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 1/00 - 1/28 H04N 3/16 - 3/40

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 偏向増幅器と、 該偏向増幅器に結合された偏向波形変調回路と、 変調信号を発生するディジタルアナログ変換器と、 該ディジタルアナログ変換器に結合される基準信号を発
   生し、これにより該変調信号が該基準信号の変動に応じ
   て信号変動を受ける様にする手段と、 ２入力を有し、一の入力に該ディジタルアナログ変換器
   が結合され、他の一の入力に該基準信号が結合される比
   較器とからなり、該比較器入力での信号は該基準信号の
   変動に応じて互いに追従し、該比較器は波形変調用の該
   偏向波形変調回路に結合された出力を有する偏向装置。
2. 【請求項２】 偏向増幅器と、 該偏向増幅器に結合された偏向波形変調回路と、 データ語に応答してディジタルアナログ変換器によりレ
   ベルを制御される偏向波形補正信号のソースと、 該偏向補正信号を発生する該ディジタルアナログ変換器
   に結合され、該偏向波形補正信号の対応する変動により
   その変動が追従される基準電位を発生する手段と、 ２入力を有し、一の入力が該偏向補正信号に結合され、
   他の一の入力が該基準電位に接続された比較器とからな
   り、比較器出力が該入力間の差に応答するよう該偏向補
   正信号と該基準電位とが互いに追従し、該比較器出力が
   波形変調用該偏向波形変調回路に結合される、偏向装
   置。