JPH0740219Y2 - 任意波形発生器 - Google Patents
任意波形発生器Info
- Publication number
- JPH0740219Y2 JPH0740219Y2 JP1989102484U JP10248489U JPH0740219Y2 JP H0740219 Y2 JPH0740219 Y2 JP H0740219Y2 JP 1989102484 U JP1989102484 U JP 1989102484U JP 10248489 U JP10248489 U JP 10248489U JP H0740219 Y2 JPH0740219 Y2 JP H0740219Y2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- glitch
- data
- input data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【考案の詳細な説明】 〈産業上の利用分野〉 本考案は、任意波形発生器におけるデジタル・アナログ
変換の高分解能化に関する。
変換の高分解能化に関する。
〈従来の技術〉 従来のデジタル型の任意波形発生器の一例を第３図に示
す。図において、１は波形データが格納された波形メモ
リ、２はクロック・アドレス発生器で、波形メモリ１よ
り波形データを読み出すために必要なアドレスを発生す
ると共に、読み出された波形データ（デジタルデータ）
をデジタル・アナログ変換器（以下DA変換器という）３
でアナログ変換する際のサンプリングパルスとしてのク
ロックを発生する。
す。図において、１は波形データが格納された波形メモ
リ、２はクロック・アドレス発生器で、波形メモリ１よ
り波形データを読み出すために必要なアドレスを発生す
ると共に、読み出された波形データ（デジタルデータ）
をデジタル・アナログ変換器（以下DA変換器という）３
でアナログ変換する際のサンプリングパルスとしてのク
ロックを発生する。
４は演算・制御回路で、波形メモリ１に与える波形デー
タを波形定義式より演算して求めると共に、クロック・
アドレス発生器２がアドレスおよびクロックを適切に発
生するように制御するものである。
タを波形定義式より演算して求めると共に、クロック・
アドレス発生器２がアドレスおよびクロックを適切に発
生するように制御するものである。
５はローパスフィルタで、DA変換器３の出力の高周波成
分を除去し波形をなめらかにするためのものである。
分を除去し波形をなめらかにするためのものである。
このような構成においては、予め演算・制御回路４にお
いて波形定義式を演算し出力波形の波形データを求め、
波形メモリに格納する。その後、クロック・アドレス発
生器２よりアドレスを指定して波形メモリ１より波形デ
ータを読み出し、DA変換器３でアナログ変換する。この
データ読み出し、アナログ変換動作を間断なく繰り返す
ことにより連続したアナログ波形を得ることができる。
いて波形定義式を演算し出力波形の波形データを求め、
波形メモリに格納する。その後、クロック・アドレス発
生器２よりアドレスを指定して波形メモリ１より波形デ
ータを読み出し、DA変換器３でアナログ変換する。この
データ読み出し、アナログ変換動作を間断なく繰り返す
ことにより連続したアナログ波形を得ることができる。
〈考案が解決しようとする課題〉 ところで、通常電流切り換え型の高速DA変換器では、サ
ンプリングパルスに同期して電流源が切り変わるが、そ
のときに第２図に示すようにグリッチが生じる。
ンプリングパルスに同期して電流源が切り変わるが、そ
のときに第２図に示すようにグリッチが生じる。
低いサンプリング周波数の場合はグリッチキラー回路
［サンプリングパルスに同期したトラックアンドホール
ド回路でグリッチの発生する部分（期間）をマスクする
回路］を使用するが、高いサンプリング周波数ではこの
ような回路を作成することが非常に困難であり、通常DA
変換器出力にローパスフィルタを使用し、このグリッチ
成分を取り除いている。
［サンプリングパルスに同期したトラックアンドホール
ド回路でグリッチの発生する部分（期間）をマスクする
回路］を使用するが、高いサンプリング周波数ではこの
ような回路を作成することが非常に困難であり、通常DA
変換器出力にローパスフィルタを使用し、このグリッチ
成分を取り除いている。
しかしながら、この方式では、すなわち従来の任意波形
発生器では、グリッチの上下非対称分が残り、これが歪
となって出力波形に影響するという問題があった。
発生器では、グリッチの上下非対称分が残り、これが歪
となって出力波形に影響するという問題があった。
本考案の目的は、このような問題点を解決しようとする
もので、DA変換器のグリッチにより発生する出力の歪を
打ち消す方向にDA入力データを補正することにより出力
特性の改善された任意波形発生器を実現しようとするも
のである。
もので、DA変換器のグリッチにより発生する出力の歪を
打ち消す方向にDA入力データを補正することにより出力
特性の改善された任意波形発生器を実現しようとするも
のである。
〈課題を解決するための手段〉 このような目的を達成するために、本考案は、演算・制
御回路により波形定義式を演算し、演算結果をDA入力デ
ータとして波形メモリに記憶しておき、この波形メモリ
から順次波形データを読み出してDA変換器によりアナロ
グ変換し、更にこれをローパスフィルタを通して出力す
ることにより、任意波形を発生するように構成された任
意波形発生器において、 あるDA入力データから他のDA入力データに切り変わる際
に発生する前記DA変換器の出力のグリッチについてあら
かじめ測定した一定期間内の上下非対称分の値を記憶し
たグリッチデータメモリを備え、 前記演算・制御回路は、関数定義式より波形データを求
めてこれをDA入力データに変換する際前記グリッチデー
タメモリの値を参照し、出力波形に影響を与えるグリッ
ジが発生した場合は次のDA入力データでは当該グリッチ
の上下非対称分の値を差し引いた値を出力するように構
成したことを特徴とする。
御回路により波形定義式を演算し、演算結果をDA入力デ
ータとして波形メモリに記憶しておき、この波形メモリ
から順次波形データを読み出してDA変換器によりアナロ
グ変換し、更にこれをローパスフィルタを通して出力す
ることにより、任意波形を発生するように構成された任
意波形発生器において、 あるDA入力データから他のDA入力データに切り変わる際
に発生する前記DA変換器の出力のグリッチについてあら
かじめ測定した一定期間内の上下非対称分の値を記憶し
たグリッチデータメモリを備え、 前記演算・制御回路は、関数定義式より波形データを求
めてこれをDA入力データに変換する際前記グリッチデー
タメモリの値を参照し、出力波形に影響を与えるグリッ
ジが発生した場合は次のDA入力データでは当該グリッチ
の上下非対称分の値を差し引いた値を出力するように構
成したことを特徴とする。
〈作用〉 演算・制御回路において、任意関数の演算結果をDA入力
データに変換するとき、DA変換器のあるデータから他の
データに変化する点でのグリッチの非対称成分をテーブ
ルとして持っているグリッチデータメモリを参照し、出
力波形に影響を与えるグリッチが発生した後でその量を
打ち消すように補正した（差し引いた）DA入力データを
作成する。
データに変換するとき、DA変換器のあるデータから他の
データに変化する点でのグリッチの非対称成分をテーブ
ルとして持っているグリッチデータメモリを参照し、出
力波形に影響を与えるグリッチが発生した後でその量を
打ち消すように補正した（差し引いた）DA入力データを
作成する。
このようにして得られたDA入力データをDA変換した後ロ
ーパスフィルタを通すことにより、グリッチによる出力
波形の歪を低減することができる。
ーパスフィルタを通すことにより、グリッチによる出力
波形の歪を低減することができる。
〈実施例〉 以下図面を参照して本考案の実施例を詳細に説明する。
第１図は本考案に係る任意波形発生器の一実施例を示す
構成図である。図において、第３図と異なるところは、
演算・制御回路10とグリッチデータメモリ11の部分であ
る。
第１図は本考案に係る任意波形発生器の一実施例を示す
構成図である。図において、第３図と異なるところは、
演算・制御回路10とグリッチデータメモリ11の部分であ
る。
演算・制御回路10は、波形メモリ１にDA入力データを与
える機能およびクロック・アドレス発生回路２を適宜に
制御する機能を有する点は従来と同様であるが、関数定
義式より波形データを求めてこれをDA入力データに変換
する際にグリッチデータメモリ11の値を参照してDA入力
データを補正する機能を備えた点が従来とは異なる。
える機能およびクロック・アドレス発生回路２を適宜に
制御する機能を有する点は従来と同様であるが、関数定
義式より波形データを求めてこれをDA入力データに変換
する際にグリッチデータメモリ11の値を参照してDA入力
データを補正する機能を備えた点が従来とは異なる。
グリッチデータメモリ11は、グリッチデータをテーブル
化して記憶したメモリで、そのグリッチデータは、DA変
換器があるDA入力データ変換から他のDA入力データ変換
に切り変わる際に発生するグリッチのある一定期間内に
測定した上下非対称分の値である。このグリッチデータ
は、波形発生動作の前に予め測定し記憶される。
化して記憶したメモリで、そのグリッチデータは、DA変
換器があるDA入力データ変換から他のDA入力データ変換
に切り変わる際に発生するグリッチのある一定期間内に
測定した上下非対称分の値である。このグリッチデータ
は、波形発生動作の前に予め測定し記憶される。
このような構成における動作を次に説明する。一般的に
上位の電流源の切り換えの時に大きなグリッチが発生す
るので、下位は無視できることもある。第２図におい
て、グリッチの非対称分をＥ（V/sec）および積分時間
をｔ（sec）、サンプリング周期をＴ（sec）とすると、
出力エラー分Ｘは、 Ｘ＝E/T となる。なお、この式から、サンプリング周波数が低く
なると出力エラー分は小さくなることが分かる。
上位の電流源の切り換えの時に大きなグリッチが発生す
るので、下位は無視できることもある。第２図におい
て、グリッチの非対称分をＥ（V/sec）および積分時間
をｔ（sec）、サンプリング周期をＴ（sec）とすると、
出力エラー分Ｘは、 Ｘ＝E/T となる。なお、この式から、サンプリング周波数が低く
なると出力エラー分は小さくなることが分かる。
グリッチデータメモリ11にはあらかじめ測定されたある
DA入力データを与えた時の出力エラー分の対応関係がテ
ーブル化されて予め記憶されており、演算・制御回路10
は演算結果からDA入力データに変換する際、グリッチテ
ーブルを参照してDA入力データを補正する。例えば、８
ビットのDA変換器が使用され、演算値が第１表のような
場合について説明する。
DA入力データを与えた時の出力エラー分の対応関係がテ
ーブル化されて予め記憶されており、演算・制御回路10
は演算結果からDA入力データに変換する際、グリッチテ
ーブルを参照してDA入力データを補正する。例えば、８
ビットのDA変換器が使用され、演算値が第１表のような
場合について説明する。
グリッチのデータとサンプリング周波数より、グリッチ
によるエラー分が任意関数の演算結果をDA入力データに
変換するときに予測できる。したがって、グリッチによ
りエラーを打ち消すように補正する。
によるエラー分が任意関数の演算結果をDA入力データに
変換するときに予測できる。したがって、グリッチによ
りエラーを打ち消すように補正する。
第１表によってこのことを説明すると次の通りである。
最初の演算結果125はそのままDA入力データとして出力
される。第２番目の演算結果129のとき、グリッチ非対
称分＋５が予測でき、次の演算結果140を変換するとき
に５だけ減じてDA入力データを135として出力する。第
１表において＊印のついた値が補正されたデータであ
る。
最初の演算結果125はそのままDA入力データとして出力
される。第２番目の演算結果129のとき、グリッチ非対
称分＋５が予測でき、次の演算結果140を変換するとき
に５だけ減じてDA入力データを135として出力する。第
１表において＊印のついた値が補正されたデータであ
る。
以下同様にして、演算結果が126の時グリッチ非対称分
＋３が予測できるので、次の演算結果120を変換すると
きにはその値から３だけ減じた値117をDA入力データと
して出力する。
＋３が予測できるので、次の演算結果120を変換すると
きにはその値から３だけ減じた値117をDA入力データと
して出力する。
このように補正されたDA入力データをDA変換器３でDA変
換し、ローパスフィルタ５を通すと、グリッチ非対称分
の平均値が０となるので、出力波形に対するグリッチの
影響を除去することができる。
換し、ローパスフィルタ５を通すと、グリッチ非対称分
の平均値が０となるので、出力波形に対するグリッチの
影響を除去することができる。
〈考案の効果〉 以上詳細に説明したように、本考案によれば、DA変換器
のグリッチによる出力波形の歪が改善され、高品位な出
力を得ることができる。
のグリッチによる出力波形の歪が改善され、高品位な出
力を得ることができる。
第１図は本考案に係る任意波形発生器の一実施例を示す
構成図、第２図はグリッチについて説明するための図、
第３図は従来の任意波形発生器の一例を示す図である。 １……波形メモリ、２……クロック・アドレス発生器、
３……DA変換器、５……ローパスフィルタ、10……演算
・制御回路、11……グリッチデータメモリ。
構成図、第２図はグリッチについて説明するための図、
第３図は従来の任意波形発生器の一例を示す図である。 １……波形メモリ、２……クロック・アドレス発生器、
３……DA変換器、５……ローパスフィルタ、10……演算
・制御回路、11……グリッチデータメモリ。
Claims (1)
- 【請求項１】演算・制御回路により波形定義式を演算
し、演算結果をDA入力データとして波形メモリに記憶し
ておき、この波形メモリから順次波形データを読み出し
てDA変換器によりアナログ変換し、更にこれをローパス
フィルタを通して出力することにより、任意波形を発生
するように構成された任意波形発生器において、 あるDA入力データから他のDA入力データに切り変わる際
に発生する前記DA変換器の出力のグリッチについてあら
かじめ測定した一定期間内の上下非対称分の値を記憶し
たグリッチデータメモリを備え、 前記演算・制御回路は、関数定義式より波形データを求
めてこれをDA入力データに変換する際前記グリッチデー
タメモリの値を参照し、出力波形に影響を与えるグリッ
ジが発生した場合は次のDA入力データでは当該グリッチ
の上下非対称分の値を差し引いた値を出力するように構
成したことを特徴とする任意波形発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989102484U JPH0740219Y2 (ja) | 1989-08-31 | 1989-08-31 | 任意波形発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989102484U JPH0740219Y2 (ja) | 1989-08-31 | 1989-08-31 | 任意波形発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0342568U JPH0342568U (ja) | 1991-04-22 |
| JPH0740219Y2 true JPH0740219Y2 (ja) | 1995-09-13 |
Family
ID=31651379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989102484U Expired - Lifetime JPH0740219Y2 (ja) | 1989-08-31 | 1989-08-31 | 任意波形発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0740219Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109239423B (zh) * | 2018-10-15 | 2024-05-03 | 北京数采精仪科技有限公司 | 一种基于fpga的任意波形电流信号源 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0712147B2 (ja) * | 1986-12-29 | 1995-02-08 | 日本電気ホームエレクトロニクス株式会社 | デジタル／アナログ変換装置 |
| JPS643223U (ja) * | 1987-06-19 | 1989-01-10 |
-
1989
- 1989-08-31 JP JP1989102484U patent/JPH0740219Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0342568U (ja) | 1991-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58186223A (ja) | アナログ信号レベル合せ用デジタル回路 | |
| JPH03241916A (ja) | サンプリングレート変換装置 | |
| JPH0740219Y2 (ja) | 任意波形発生器 | |
| JP3144563B2 (ja) | 波形測定装置 | |
| JPH1155075A (ja) | 非同期信号入力装置およびサンプリング周波数変換装置 | |
| JP2932973B2 (ja) | アナログディジタル変換回路 | |
| JP2692289B2 (ja) | 任意波形発生器 | |
| JP3102024B2 (ja) | Ｄ／ａ変換方法 | |
| JPS62204617A (ja) | 高分解能ａ／ｄコンバ−タ | |
| JP2579569B2 (ja) | Ｄａコンバータ | |
| JPH0446016B2 (ja) | ||
| JPS6276930A (ja) | 帰還形パルス幅変調方式アナログデジタル変換器 | |
| JPH07231225A (ja) | 任意波形発生器 | |
| KR100305178B1 (ko) | 화상 일그러짐 없는 디스플레이 유니트의 편향보정회로 | |
| JPH04189003A (ja) | 任意波形発生器 | |
| JPH0221802Y2 (ja) | ||
| JPH0217783A (ja) | ディジタルコンバーゼンス補正装置 | |
| JPH0121381Y2 (ja) | ||
| JPH0388504A (ja) | 任意波形発生器 | |
| JPH0611662Y2 (ja) | デイジタルアナログコンバ−タ | |
| JP3070438U (ja) | 遅延発生回路 | |
| JP2501815Y2 (ja) | ビデオ信号発生器 | |
| JPS6029685Y2 (ja) | 積算器 | |
| JPH0290727A (ja) | Ａ／ｄ変換器のドリフト補償回路 | |
| JPH07107968B2 (ja) | デイジタルリミツタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |