JP2579569B2 - Ｄａコンバータ - Google Patents
ＤａコンバータInfo
- Publication number
- JP2579569B2 JP2579569B2 JP3347900A JP34790091A JP2579569B2 JP 2579569 B2 JP2579569 B2 JP 2579569B2 JP 3347900 A JP3347900 A JP 3347900A JP 34790091 A JP34790091 A JP 34790091A JP 2579569 B2 JP2579569 B2 JP 2579569B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- output
- switching
- pulse train
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明はディジタル信号をアナロ
グ信号に変換するＤＡコンバータに係り、特にＰＡＭ
（Ｐｕｌｓｅ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｉ
ｏｎ）回路とフィルタとから成るＤＡコンバータにおけ
る該フィルタのカットオフ周波数による高周波成分のリ
ンギング発生を低減するための構成に関する。
グ信号に変換するＤＡコンバータに係り、特にＰＡＭ
（Ｐｕｌｓｅ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｉ
ｏｎ）回路とフィルタとから成るＤＡコンバータにおけ
る該フィルタのカットオフ周波数による高周波成分のリ
ンギング発生を低減するための構成に関する。
【０００２】
【従来の技術】図１０はＰＡＭ回路１とローパスフィル
タ２とから成る従来のＤＡコンバータで、ＰＡＭ回路１
にはアナログ信号に変換すべきディジタル信号Ｄのビッ
ト毎のパルスが並列的に入力され、該回路により図１１
（ａ）に示すようにＰＡＭ化信号Ｐが出力され、図１１
（ｄ）に示す周波数特性のローパスフィルタ２を介して
ＰＡＭ化信号Ｐの低周波成分を抽出し図１１（ｂ）に示
すアナログ信号を得る。ローパスフィルタ２のカットオ
フ周波数ｆｃ、ＰＡＭ回路１のサンプリング周波数ｆｓ
に対しｆｃ＝ｆｓ／２（サンプリング定理による）であ
り、このローパスフィルタ２による内挿関数は図１１
（ｃ）に示すようになる。
タ２とから成る従来のＤＡコンバータで、ＰＡＭ回路１
にはアナログ信号に変換すべきディジタル信号Ｄのビッ
ト毎のパルスが並列的に入力され、該回路により図１１
（ａ）に示すようにＰＡＭ化信号Ｐが出力され、図１１
（ｄ）に示す周波数特性のローパスフィルタ２を介して
ＰＡＭ化信号Ｐの低周波成分を抽出し図１１（ｂ）に示
すアナログ信号を得る。ローパスフィルタ２のカットオ
フ周波数ｆｃ、ＰＡＭ回路１のサンプリング周波数ｆｓ
に対しｆｃ＝ｆｓ／２（サンプリング定理による）であ
り、このローパスフィルタ２による内挿関数は図１１
（ｃ）に示すようになる。
【０００３】従って、図１１（ａ）に示すＰＡＭ化信号
Ｐのｔ１，ｔ２，ｔ３…の時系列のディスクリート成分
をカットオフ周波数ｆｃ＝ｆｓ／２のローパスフィルタ
２を通すと、図１１（ｃ）から明らかなようにｔ＝ｔ１
のパルスに対してｎτ（τ＝１／ｆｓ）の時刻での出力
は０となっていて、図１１（ａ）に示すＰＡＭ信号のパ
ルス列を図１１（ｃ）の特性を有するローパスフィルタ
２を通すと、図１１（ｂ）のようにｔ＝ｔ１，ｔ２，ｔ
３…等では上記パルス列が有している原信号が再生さ
れ、ｔ＝ｔ１±ｎτ以外の部分も滑らかに補完される。
Ｐのｔ１，ｔ２，ｔ３…の時系列のディスクリート成分
をカットオフ周波数ｆｃ＝ｆｓ／２のローパスフィルタ
２を通すと、図１１（ｃ）から明らかなようにｔ＝ｔ１
のパルスに対してｎτ（τ＝１／ｆｓ）の時刻での出力
は０となっていて、図１１（ａ）に示すＰＡＭ信号のパ
ルス列を図１１（ｃ）の特性を有するローパスフィルタ
２を通すと、図１１（ｂ）のようにｔ＝ｔ１，ｔ２，ｔ
３…等では上記パルス列が有している原信号が再生さ
れ、ｔ＝ｔ１±ｎτ以外の部分も滑らかに補完される。
【０００４】
【発明が解決しようとする課題】しかしながら上述した
従来のＤＡ変換方式によると、図１１（ｂ）で明らかな
ように、ｔ＝ｔ−２−ｔ−１，ｔ−１〜ｔ０の間には、
ローパスフィルタ２のカットオフ周波数ｆｃで決まるリ
ンギングが発生する。
従来のＤＡ変換方式によると、図１１（ｂ）で明らかな
ように、ｔ＝ｔ−２−ｔ−１，ｔ−１〜ｔ０の間には、
ローパスフィルタ２のカットオフ周波数ｆｃで決まるリ
ンギングが発生する。
【０００５】一般にはＤＡコンバータで発生するリンギ
ングの部分は再生装置に表示した場合、視覚及び聴覚の
感度のない部分に設定するが、カットオフ周波数ｆｃを
ぎりぎりに設ける（ｆｃ＝１／２ｆｓ）場合には、視覚
及び聴覚上妨害となることがある。
ングの部分は再生装置に表示した場合、視覚及び聴覚の
感度のない部分に設定するが、カットオフ周波数ｆｃを
ぎりぎりに設ける（ｆｃ＝１／２ｆｓ）場合には、視覚
及び聴覚上妨害となることがある。
【０００６】そこで、ＰＡＭ信号の途中を補完して等価
的にサンプリング周波数を高くしてｍｆｓ（ｍ≧２）と
しローパスフィルタのカットオフ周波数をｍｆｓ／２以
下とするオーバーサンプリング方式が提案されている。
この方式によれば前記のようなリンギングが発生しても
高周波となるので、これを復元した信号を表示しても妨
害とはならない。しかし再生装置の非線形性と相俟って
高周波のリンギングが小レベルの信号の再現（例えば、
黒レベルや無音部）を劣化させる場合がある。
的にサンプリング周波数を高くしてｍｆｓ（ｍ≧２）と
しローパスフィルタのカットオフ周波数をｍｆｓ／２以
下とするオーバーサンプリング方式が提案されている。
この方式によれば前記のようなリンギングが発生しても
高周波となるので、これを復元した信号を表示しても妨
害とはならない。しかし再生装置の非線形性と相俟って
高周波のリンギングが小レベルの信号の再現（例えば、
黒レベルや無音部）を劣化させる場合がある。
【０００７】図１２（ａ）はステップ状の原信号（黒か
ら白へ向かうステップ）の輝度分布であり、同図（ｂ）
はこれを表示系に再現した場合である。また図１２
（ｃ）はＤＡコンバータとして図１１（ｂ）の特性を有
するものを用いた場合の信号波形であり、図１２（ｄ）
は（ｃ）の再現画面で、同図より暗部に黒い縞や白い縞
を生じていること明らかである。
ら白へ向かうステップ）の輝度分布であり、同図（ｂ）
はこれを表示系に再現した場合である。また図１２
（ｃ）はＤＡコンバータとして図１１（ｂ）の特性を有
するものを用いた場合の信号波形であり、図１２（ｄ）
は（ｃ）の再現画面で、同図より暗部に黒い縞や白い縞
を生じていること明らかである。
【０００８】本発明の目的はかかるＤＡコンバータにお
いて、ＰＡＭ信号からその低周波成分を抽出するために
用いるローパスフィルタによるリンギングを除去して高
品質なアナログ信号を得るための構成を提案することに
ある。
いて、ＰＡＭ信号からその低周波成分を抽出するために
用いるローパスフィルタによるリンギングを除去して高
品質なアナログ信号を得るための構成を提案することに
ある。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、入力ディジタル成分信号に応じて振幅が
変化する所定周期のパルス列信号を生成するパルス列生
成手段と、前記パルス列生成手段の出力から低域成分を
抽出する複数のフィルタが並列接続されるフィルタ手段
と、前記パルス列信号の周期に対応する周期で夫々タイ
ミングが異なる複数のパルス信号を発生するパルス信号
発生手段と、前記パルス列信号の所定倍の周期で、且つ
オン／オフ期間が異なる複数の切換信号を前記複数のパ
ルス信号の各タイミングに基づき出力する切換信号出力
手段と、前記パルス信号に基づき前記パルス列生成手段
からの前記パルス列信号を前記複数のフィルタ夫々に異
なるタイミングで供給する第１切換手段と、前記切換信
号に基づき前記複数のフィルタからの夫々の出力を異な
るタイミングで断続する第２切換手段と、前記複数のフ
ィルタからの第２切換手段により断続された出力を加算
してアナログ成分信号を得る加算手段と、を備えたこと
を特徴とする。
め、本発明は、入力ディジタル成分信号に応じて振幅が
変化する所定周期のパルス列信号を生成するパルス列生
成手段と、前記パルス列生成手段の出力から低域成分を
抽出する複数のフィルタが並列接続されるフィルタ手段
と、前記パルス列信号の周期に対応する周期で夫々タイ
ミングが異なる複数のパルス信号を発生するパルス信号
発生手段と、前記パルス列信号の所定倍の周期で、且つ
オン／オフ期間が異なる複数の切換信号を前記複数のパ
ルス信号の各タイミングに基づき出力する切換信号出力
手段と、前記パルス信号に基づき前記パルス列生成手段
からの前記パルス列信号を前記複数のフィルタ夫々に異
なるタイミングで供給する第１切換手段と、前記切換信
号に基づき前記複数のフィルタからの夫々の出力を異な
るタイミングで断続する第２切換手段と、前記複数のフ
ィルタからの第２切換手段により断続された出力を加算
してアナログ成分信号を得る加算手段と、を備えたこと
を特徴とする。
【００１０】
【作用】本発明のＤＡコンバータにおいて、入力ディジ
タル信号はこれに応じて振幅が変化する所定周期のパル
ス列信号（ＰＡＭ信号）に変換される。このパルス列信
号は複数のフィルタにパルス信号により夫々異なるタイ
ミングで供給され、その低域成分が抽出される。各フィ
ルタからの出力は切換信号により夫々異なるタイミング
で断続して出力され、その断続出力が加算されてアナロ
グ成分信号を得る。
タル信号はこれに応じて振幅が変化する所定周期のパル
ス列信号（ＰＡＭ信号）に変換される。このパルス列信
号は複数のフィルタにパルス信号により夫々異なるタイ
ミングで供給され、その低域成分が抽出される。各フィ
ルタからの出力は切換信号により夫々異なるタイミング
で断続して出力され、その断続出力が加算されてアナロ
グ成分信号を得る。
【００１１】上記切換信号に基づいて、サンプリング出
力から低周波成分を抽出するための複数のフィルタ手段
の入出力が断続切換され、また、これとは異なるタイミ
ングで上記フィルタ手段へのディジタル成分信号の供給
が断続される。前記各フィルタ手段からの複数の低周波
成分が加算されてアナログ成分信号を得る。
力から低周波成分を抽出するための複数のフィルタ手段
の入出力が断続切換され、また、これとは異なるタイミ
ングで上記フィルタ手段へのディジタル成分信号の供給
が断続される。前記各フィルタ手段からの複数の低周波
成分が加算されてアナログ成分信号を得る。
【００１２】
【実施例】以下図面に示す本発明の実施例を説明する。
図１は本発明によるＤＡコンバータの一実施例で、１１
はディジタル信号のビット毎のパルス信号の入力端子、
１２はＰＡＭ回路で、前記サンプリング処理手段を構成
する。１３−１〜１３−３は電子スイッチで、前記第２
切換手段を構成する。
図１は本発明によるＤＡコンバータの一実施例で、１１
はディジタル信号のビット毎のパルス信号の入力端子、
１２はＰＡＭ回路で、前記サンプリング処理手段を構成
する。１３−１〜１３−３は電子スイッチで、前記第２
切換手段を構成する。
【００１３】１４−１〜１４−３及び１６−１〜１６−
３は夫々連動電子スイッチで、前記第１切換手段を構成
する。１５−１〜１５−３は夫々カットオフ周波数ｆｃ
＝ｆｓ／２のローパスフィルタ（ＬＰＦ）で、前記フィ
ルタ手段を構成する。１７は加算回路で、前記加算手段
を構成する。１８はアナログ信号の出力端子である。
３は夫々連動電子スイッチで、前記第１切換手段を構成
する。１５−１〜１５−３は夫々カットオフ周波数ｆｃ
＝ｆｓ／２のローパスフィルタ（ＬＰＦ）で、前記フィ
ルタ手段を構成する。１７は加算回路で、前記加算手段
を構成する。１８はアナログ信号の出力端子である。
【００１４】２０はサンプリング周波数ｆｓと一致する
周波数の図２（ａ）に示すクロック信号ＣＬの入力端子
で、該クロック信号の間隔τはτ＝１／ｆｓであり、例
えば、図１１（ａ）のパルス列と時間的には一致する。
２１は１／３逓降回路で、前記サンプリングパルス発生
手段を構成しており、前記クロック信号ＣＬからｆｓ／
３の周披数の図２（ｂ）に示すパルス列Ｓ１を発生す
る。２２及び２３は遅延回路で、前記遅延手段を構成す
る。２４−１〜２４−３は２τ幅のパルス発生回路で、
前記信号出力手段を構成する。
周波数の図２（ａ）に示すクロック信号ＣＬの入力端子
で、該クロック信号の間隔τはτ＝１／ｆｓであり、例
えば、図１１（ａ）のパルス列と時間的には一致する。
２１は１／３逓降回路で、前記サンプリングパルス発生
手段を構成しており、前記クロック信号ＣＬからｆｓ／
３の周披数の図２（ｂ）に示すパルス列Ｓ１を発生す
る。２２及び２３は遅延回路で、前記遅延手段を構成す
る。２４−１〜２４−３は２τ幅のパルス発生回路で、
前記信号出力手段を構成する。
【００１５】上述した実施例において、前記パルス列Ｓ
１はパルス発生回路２４−１に加えられ、これに基づい
て図２（ｃ）に示す２τ幅のパルスＳ ４ が電子スイッチ
１４−１，１６−１に出力され、これらスイッチを図１
の実線の方、即ち、フィルタ１５−１の入出力をオンと
する。そして図２（ｃ）のτの期間では、スイッチ１４
−１，１６−１は破線の位置となり、フィルタ１５−１
の入出力をオフとする。
１はパルス発生回路２４−１に加えられ、これに基づい
て図２（ｃ）に示す２τ幅のパルスＳ ４ が電子スイッチ
１４−１，１６−１に出力され、これらスイッチを図１
の実線の方、即ち、フィルタ１５−１の入出力をオンと
する。そして図２（ｃ）のτの期間では、スイッチ１４
−１，１６−１は破線の位置となり、フィルタ１５−１
の入出力をオフとする。
【００１６】一方、前記パルス列Ｓ１は遅延回路２２，
２３で夫々τずつ遅延して、各出力Ｓ２，Ｓ３でスイッ
チ１３−２，１３−３を駆動し、更に、パルス発生回路
２４−２の出力パルスＳ ５ で、スイッチ１４−２，１６
−２を駆動し、パルス発生回路２４−３の出力パルスＳ
６ でスイッチ１４−３，１６−３を駆動する。
２３で夫々τずつ遅延して、各出力Ｓ２，Ｓ３でスイッ
チ１３−２，１３−３を駆動し、更に、パルス発生回路
２４−２の出力パルスＳ ５ で、スイッチ１４−２，１６
−２を駆動し、パルス発生回路２４−３の出力パルスＳ
６ でスイッチ１４−３，１６−３を駆動する。
【００１７】図２（ｄ），（ｅ），（ｆ）及び（ｇ）は
夫々上記パルスＳ ２ ，Ｓ ５ ，Ｓ ３ 及びＳ６を示す。ｔ＝
ｔ１の時点のＰＡＭ化信号Ｐは図３（ａ）となり、ｔ＜
ｔ０，ｔ＞ｔ２でのリンギングは発生しない。前記図１
１（ａ）のパルス列に対しては図３（ｂ）のアナログ信
号Ａが得られ、ｔ＜ｔ０でのリンギングは生じない。
夫々上記パルスＳ ２ ，Ｓ ５ ，Ｓ ３ 及びＳ６を示す。ｔ＝
ｔ１の時点のＰＡＭ化信号Ｐは図３（ａ）となり、ｔ＜
ｔ０，ｔ＞ｔ２でのリンギングは発生しない。前記図１
１（ａ）のパルス列に対しては図３（ｂ）のアナログ信
号Ａが得られ、ｔ＜ｔ０でのリンギングは生じない。
【００１８】なお、図１の構成では、図２のタイミング
で、例えば、図２（ｂ）の信号でＰＡＭ化信号Ｐをゲイ
トし、前記ローパスフィルタの入出力を図２（ｃ）のよ
うに同図（ｂ）のパルスＳ１に続く２τの間オンし、次
のτの間でオフするとしたが、これは原理的なものであ
る。
で、例えば、図２（ｂ）の信号でＰＡＭ化信号Ｐをゲイ
トし、前記ローパスフィルタの入出力を図２（ｃ）のよ
うに同図（ｂ）のパルスＳ１に続く２τの間オンし、次
のτの間でオフするとしたが、これは原理的なものであ
る。
【００１９】ローパスフィルタの配列は図４に示すよう
に１５−１，１５−２，…１５−ｎを夫々並列に配置
し、各入力は電子スイッチ１４−１によりＰＡＭ化信号
Ｐの間隔τで順次切換える。また各出力は例えば電子ス
イッチ１６−１と１６−２とを切り変えて２τずつフィ
ルタ１５−１，１５−２に接続し、各出力を加算回路１
７で加算しアナログ信号Ａとする。但し、１４−１のス
イッチをフィルタ１５−１に接続してから、スイッチ１
６−１をオンにするのは、パルス入力に対するフィルタ
１５−１の特性が図１１（ｄ）のようならば、該フィル
タ１５−１の出力側で、ｔ＝ｔ０の時にはスイッチ１６
−１をオン、ｔ＝ｔ２でオフにする。またスイッチ１６
−２はｔ＝ｔ１でオン、ｔ＝ｔ３でオフにする。
に１５−１，１５−２，…１５−ｎを夫々並列に配置
し、各入力は電子スイッチ１４−１によりＰＡＭ化信号
Ｐの間隔τで順次切換える。また各出力は例えば電子ス
イッチ１６−１と１６−２とを切り変えて２τずつフィ
ルタ１５−１，１５−２に接続し、各出力を加算回路１
７で加算しアナログ信号Ａとする。但し、１４−１のス
イッチをフィルタ１５−１に接続してから、スイッチ１
６−１をオンにするのは、パルス入力に対するフィルタ
１５−１の特性が図１１（ｄ）のようならば、該フィル
タ１５−１の出力側で、ｔ＝ｔ０の時にはスイッチ１６
−１をオン、ｔ＝ｔ２でオフにする。またスイッチ１６
−２はｔ＝ｔ１でオン、ｔ＝ｔ３でオフにする。
【００２０】図５は図４の各スイッチの動作タイミング
であり、ここでは、図２（ｃ）のｔ＝ｔ０がｔ１の後τ
経てからである。即ち、図５（ａ）のクロック信号ＣＬ
に対して同図（ｂ）のｔ＝ｔ１のＰＡＭ化信号Ｐに対し
てスイッチ１４−１はｔ＝ｔ１でオンし、１６−１は同
図（ｃ）のようにτ’後の２τ間をオンする。図５の実
線はスイッチ１６−１の系に、破線は１６−２の系に対
応する。
であり、ここでは、図２（ｃ）のｔ＝ｔ０がｔ１の後τ
経てからである。即ち、図５（ａ）のクロック信号ＣＬ
に対して同図（ｂ）のｔ＝ｔ１のＰＡＭ化信号Ｐに対し
てスイッチ１４−１はｔ＝ｔ１でオンし、１６−１は同
図（ｃ）のようにτ’後の２τ間をオンする。図５の実
線はスイッチ１６−１の系に、破線は１６−２の系に対
応する。
【００２１】またスイッチ１４−１〜１４−ｎの切換時
間であるτ’を短くするためにはフィルタ１６−１〜１
６−２のオン、オフに対する応答特性を良くする必要が
ある。そのため、例えば、図６（ａ），（ｂ）に示すよ
うにフィルタを構成する（Ｌ１，Ｃ１），（Ｌ２，
Ｃ２），（Ｌ３，Ｃ３），（Ｌ４，Ｃ４），（Ｌ５，Ｃ
５）間に電子スイッチＳＷ１，ＳＷ２，ＳＷ３，Ｓ
Ｗ４，ＳＷ５を配置し、各スイッチを制御信号により連
動して動作させ、実線の位置でフィルタをオン、破線の
位置でオフさせるようにする。
間であるτ’を短くするためにはフィルタ１６−１〜１
６−２のオン、オフに対する応答特性を良くする必要が
ある。そのため、例えば、図６（ａ），（ｂ）に示すよ
うにフィルタを構成する（Ｌ１，Ｃ１），（Ｌ２，
Ｃ２），（Ｌ３，Ｃ３），（Ｌ４，Ｃ４），（Ｌ５，Ｃ
５）間に電子スイッチＳＷ１，ＳＷ２，ＳＷ３，Ｓ
Ｗ４，ＳＷ５を配置し、各スイッチを制御信号により連
動して動作させ、実線の位置でフィルタをオン、破線の
位置でオフさせるようにする。
【００２２】図７はｎ＝４（４相）のフィルタ構成での
各スイッチのタイミングチャートを示す。同図（ａ）は
クロック信号ＣＬ、（ｂ）はｔ＝ｔ１のＰＡＭ化信号Ｐ
のゲイトパルス、（ｃ）はローパスフィルタ１６−１の
入出力のオンとオフを制御するパルスで、この場合は各
２τずつの間隔とする。図７（ｄ），（ｅ）は同様にし
てｔ＝ｔ２，（ｆ），（ｇ）はｔ＝ｔ３、（ｈ），
（ｉ）はｔ＝ｔ４に夫々対応する各パルスを示す。ｔ＝
ｔ５では（ｂ），（ｃ）に戻る。
各スイッチのタイミングチャートを示す。同図（ａ）は
クロック信号ＣＬ、（ｂ）はｔ＝ｔ１のＰＡＭ化信号Ｐ
のゲイトパルス、（ｃ）はローパスフィルタ１６−１の
入出力のオンとオフを制御するパルスで、この場合は各
２τずつの間隔とする。図７（ｄ），（ｅ）は同様にし
てｔ＝ｔ２，（ｆ），（ｇ）はｔ＝ｔ３、（ｈ），
（ｉ）はｔ＝ｔ４に夫々対応する各パルスを示す。ｔ＝
ｔ５では（ｂ），（ｃ）に戻る。
【００２３】図８（ａ）はｔ＝ｔ１でのパルス入力に対
するＤＡ変換出力波形で、同図（ｂ）はフィルタの入出
力オンオフ用のパルス波形（図７（ｃ）に相当）であ
る。図９は図１の実施例で、電子スイッチ１４−１〜１
４−３とその駆動パルス発生回路２４−１〜２４−３を
ラチェット回路２５で構成したもので、接点２６はａ，
ｂ，ｃ，ａ，ｂ，ｃ…とパルスＳ１毎に進行する。
するＤＡ変換出力波形で、同図（ｂ）はフィルタの入出
力オンオフ用のパルス波形（図７（ｃ）に相当）であ
る。図９は図１の実施例で、電子スイッチ１４−１〜１
４−３とその駆動パルス発生回路２４−１〜２４−３を
ラチェット回路２５で構成したもので、接点２６はａ，
ｂ，ｃ，ａ，ｂ，ｃ…とパルスＳ１毎に進行する。
【００２４】
【発明の効果】以上説明したように本発明によれば、Ｐ
ＡＭ回路とフィルタとを用いたＤＡコンバータにおい
て、フィルタのカットオフ周波数によるリンギングを除
去することができ、例えば、オーディオ系では音の立上
りでのリンギングによる妨害、あるいは、映像系では再
現像のリンギングによる縁どり等を無くする等の効果が
ある。
ＡＭ回路とフィルタとを用いたＤＡコンバータにおい
て、フィルタのカットオフ周波数によるリンギングを除
去することができ、例えば、オーディオ系では音の立上
りでのリンギングによる妨害、あるいは、映像系では再
現像のリンギングによる縁どり等を無くする等の効果が
ある。
【図１】本発明の一実施例を示すブロック図である。
【図２】上記実施例の動作説明用のタイムチャートであ
る。
る。
【図３】上記実施例での入出力波形図である。
【図４】前記実施例における各ローパスフィルタの入出
力のスイッチング方式を示すブロック図である。
力のスイッチング方式を示すブロック図である。
【図５】図４の方式の動作説明用のタイミングチャート
である。
である。
【図６】ローパスフィルタのオンオフ機構の一例を示す
概略図である。
概略図である。
【図７】本発明の他の実施例の動作説明用のタイムチャ
ートである。
ートである。
【図８】ＤＡコンバータの入出力波形図である。
【図９】図１の実施例の一部変形例を示すブロック図で
ある。
ある。
【図１０】従来のＤＡコンバータの一構成例を示すブロ
ック図である。
ック図である。
【図１１】上記従来例の動作説明用の波形図である。
【図１２】映像信号のＤＡコンバータの入出力波形図で
ある。
ある。
１１ 入力端子 １２ ＰＡＭ回路 １３−１〜１３−３ 電子スイッチ １４−１〜１４−３，１６−１〜１６−３ 連動電子ス
イッチ １５−１〜１５−３ ＬＰＦ １７ 加算回路 ２１ １／３逓降回路 ２２，２３ 遅延回路 ２４−１〜２４−３ ２τパルス発生回路
イッチ １５−１〜１５−３ ＬＰＦ １７ 加算回路 ２１ １／３逓降回路 ２２，２３ 遅延回路 ２４−１〜２４−３ ２τパルス発生回路
Claims (1)
- 【請求項１】 入力ディジタル成分信号に応じて振幅が
変化する所定周期のパルス列信号を生成するパルス列生
成手段と、前記パルス列生成手段の出力から低域成分を抽出する複
数のフィルタが並列接続されるフィルタ手段と、 前記パルス列信号の周期に対応する周期で夫々タイミン
グが異なる複数のパルス信号を発生するパルス信号発生
手段と、 前記パルス列信号の所定倍の周期で、且つオン／オフ期
間が異なる複数の切換信号を前記複数のパルス信号の各
タイミングに基づき出力する切換信号出力手段と、 前記パルス信号に基づき前記パルス列生成手段からの前
記パルス列信号を前記複数のフィルタ夫々に異なるタイ
ミングで供給する第１切換手段と、 前記切換信号に基づき前記複数のフィルタからの夫々の
出力を異なるタイミングで断続する第２切換手段と、 前記複数のフィルタからの第２切換手段により断続され
た出力を加算してアナログ成分信号を得る加算手段と、 を備えたことを特徴とするＤＡコンバータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3347900A JP2579569B2 (ja) | 1991-12-03 | 1991-12-03 | Ｄａコンバータ |
| US07/981,182 US5374929A (en) | 1991-12-03 | 1992-11-24 | DA converter which combines output of a plurality of low pass filters selectively enabled and disabled by respective electronic switches |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3347900A JP2579569B2 (ja) | 1991-12-03 | 1991-12-03 | Ｄａコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05160728A JPH05160728A (ja) | 1993-06-25 |
| JP2579569B2 true JP2579569B2 (ja) | 1997-02-05 |
Family
ID=18393367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3347900A Expired - Lifetime JP2579569B2 (ja) | 1991-12-03 | 1991-12-03 | Ｄａコンバータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5374929A (ja) |
| JP (1) | JP2579569B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2925006C2 (de) * | 1979-06-21 | 1983-06-30 | Akzo Gmbh, 5600 Wuppertal | Verfahren zur Herstellung schmelzgesponnener und molekularorientierend verstreckter, kristalliner Filamente |
| DE10255228A1 (de) * | 2002-11-26 | 2004-06-03 | Manfred Baier | Serieller Digital- Analog-Umsetzer |
| WO2015008558A1 (ja) * | 2013-07-16 | 2015-01-22 | 株式会社村田製作所 | フロントエンド回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8302591A (nl) * | 1983-07-20 | 1985-02-18 | Philips Nv | Vermenigvuldigschakeling met geschakelde capaciteiten circuits. |
| CA1289666C (en) * | 1983-10-25 | 1991-09-24 | Masashi Takeda | Digital-to-analog converting system |
| JPH01133197U (ja) * | 1988-03-03 | 1989-09-11 | ||
| JPH02205176A (ja) * | 1989-02-03 | 1990-08-15 | Hitachi Ltd | リンギング補償回路 |
| JPH02220537A (ja) * | 1989-02-21 | 1990-09-03 | Nippon Telegr & Teleph Corp <Ntt> | 直交変調器 |
-
1991
- 1991-12-03 JP JP3347900A patent/JP2579569B2/ja not_active Expired - Lifetime
-
1992
- 1992-11-24 US US07/981,182 patent/US5374929A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05160728A (ja) | 1993-06-25 |
| US5374929A (en) | 1994-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2579569B2 (ja) | Ｄａコンバータ | |
| JP3350982B2 (ja) | 画像縮小装置 | |
| JP3734306B2 (ja) | カラーエンコーダ | |
| JP2568055Y2 (ja) | テレビジョン信号のクランプ装置 | |
| JP3102024B2 (ja) | Ｄ／ａ変換方法 | |
| JPH042285A (ja) | デジタル信号処理撮像装置 | |
| JPH0123200Y2 (ja) | ||
| JP2702110B2 (ja) | 画像処理装置 | |
| JP4114278B2 (ja) | ノイズ低減装置 | |
| JP2896013B2 (ja) | テレビジョン方式変換システムのデータ処理回路 | |
| JP2908465B2 (ja) | 磁気記録再生装置 | |
| JPS62234491A (ja) | 子画面用映像信号生成回路 | |
| JP3067036B2 (ja) | サンプリングレート変換回路 | |
| JP2953603B2 (ja) | ビデオ信号処理装置 | |
| JPS5535531A (en) | Half tone recording device | |
| JPH06326890A (ja) | 同期信号生成回路 | |
| JPH0774641A (ja) | オーディオ信号変換方法 | |
| JPH0237818A (ja) | 信号発生回路 | |
| JPS62189894A (ja) | 搬送波信号の多重，再生回路 | |
| JPH0918343A (ja) | Ｄａ変換回路 | |
| JPH0738806A (ja) | 信号切換装置 | |
| KR920008720A (ko) | 영상재생장치에 있어서 영상데이터 감축회로 | |
| JPS58151779A (ja) | テレビジヨン信号処理装置 | |
| JPS60152191A (ja) | 画像表示装置 | |
| JPH05153508A (ja) | Ｃｃｄ駆動用集積回路 |