JPH042285A - デジタル信号処理撮像装置 - Google Patents
デジタル信号処理撮像装置Info
- Publication number
- JPH042285A JPH042285A JP2103455A JP10345590A JPH042285A JP H042285 A JPH042285 A JP H042285A JP 2103455 A JP2103455 A JP 2103455A JP 10345590 A JP10345590 A JP 10345590A JP H042285 A JPH042285 A JP H042285A
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- signal
- circuit
- period
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001934 delay Effects 0.000 claims abstract description 6
- 238000003384 imaging method Methods 0.000 claims description 28
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 8
- 230000003111 delayed effect Effects 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000002452 interceptive effect Effects 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/765—Interface circuits between an apparatus for recording and another apparatus
- H04N5/77—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
- H04N5/067—Arrangements or circuits at the transmitter end
- H04N5/0675—Arrangements or circuits at the transmitter end for mixing the synchronising signals with the picture signal or mutually
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Picture Signal Circuits (AREA)
- Synchronizing For Television (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Studio Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はデジタル信号処理撮像装置に関するものである
。
。
従来の技術
近年、デジタル信号処理撮像装置が多く開発されている
。以下図面を参照しながら、上述した従来のデジタル信
号処理撮像装置の一例について説明する。
。以下図面を参照しながら、上述した従来のデジタル信
号処理撮像装置の一例について説明する。
第７図は従来のデジタル信号処理撮像装置の構成を示す
ブロック図である。第７図において、５１は固体撮像素
子、５２は水平帰線消去期間内で水平帰線消去期間終了
時よりＴＩＩ期間（約１μ５ＥＣ）だけ早く固体撮像素
子５１の出力信号が出力できるように固体撮像素子５１
を駆動する駆動回路、５３は同期信号を発生する同期信
号発生回路、５４は固体撮像素子５１の出力信号の処理
を行うデジタル信号処理回路、５５はデジタル信号処理
回路５４の映像信号出力、５６は同期信号発生回路５３
が発生する同期信号である。
ブロック図である。第７図において、５１は固体撮像素
子、５２は水平帰線消去期間内で水平帰線消去期間終了
時よりＴＩＩ期間（約１μ５ＥＣ）だけ早く固体撮像素
子５１の出力信号が出力できるように固体撮像素子５１
を駆動する駆動回路、５３は同期信号を発生する同期信
号発生回路、５４は固体撮像素子５１の出力信号の処理
を行うデジタル信号処理回路、５５はデジタル信号処理
回路５４の映像信号出力、５６は同期信号発生回路５３
が発生する同期信号である。
第６図はデジタル信号処理回路のデジタルフィルタの構
成を示すものである。６１は遅延素子、６２は乗算器、
６３は加算器である。
成を示すものである。６１は遅延素子、６２は乗算器、
６３は加算器である。
以上のように構成された従来のデジタル信号処理撮像装
置について、以下その動作を説明する。
置について、以下その動作を説明する。
まず、同期信号発生回路５３が発生する同期信号５６に
同期して、駆動回路５２が固体撮像素子駆動パルスを発
生し固体撮像素子５１を駆動することにより、水平帰線
消去期間内で水平帰線消去期間終了時よりＴＡ１期間（
約１μ５ｅｃ）だけ早く固体撮像素子５１が出力信号を
出力する。固体撮像素子５１からの出力信号をデジタル
信号処理回路５４でローパスフィルタ、輪郭強調フィル
タ、雑音低減フィルタ等の信号処理を行い、映像信号５
５として出力する。また、映像信号と共に同期信号発生
回路５３が発生した同期信号５６も出力する。このよう
にデジタル信号処理回路５４はいくつかのデジタルフィ
ルタで構成されている。第６図に示すようにデジタルフ
ィルタは遅延素子６１と乗算器６２と加算器６３で構成
されている（例えば、 「画像のデジタル信号処理」第
７章デジタルフィルタ 吹抜敬彦著 日刊工業新聞社）
。
同期して、駆動回路５２が固体撮像素子駆動パルスを発
生し固体撮像素子５１を駆動することにより、水平帰線
消去期間内で水平帰線消去期間終了時よりＴＡ１期間（
約１μ５ｅｃ）だけ早く固体撮像素子５１が出力信号を
出力する。固体撮像素子５１からの出力信号をデジタル
信号処理回路５４でローパスフィルタ、輪郭強調フィル
タ、雑音低減フィルタ等の信号処理を行い、映像信号５
５として出力する。また、映像信号と共に同期信号発生
回路５３が発生した同期信号５６も出力する。このよう
にデジタル信号処理回路５４はいくつかのデジタルフィ
ルタで構成されている。第６図に示すようにデジタルフ
ィルタは遅延素子６１と乗算器６２と加算器６３で構成
されている（例えば、 「画像のデジタル信号処理」第
７章デジタルフィルタ 吹抜敬彦著 日刊工業新聞社）
。
このような構成にすると入力信号はＭ段の遅延素子６１
で遅延して出力信号になる。例えばデジタル信号処理回
路のデジタルフィルタの遅延素子の合計が１００段で、
１０ＭＨｚのクロックで動作させたとすると、ＴＢ期間
（１０μ５ｅｃ）遅延して映像出力信号を出力すること
になる。よって、映像出力信号は水平帰線消去期間より
（Ｔｅ−Ｔｏ）期間（約９μ５ｅｃ）遅延していること
になる。
で遅延して出力信号になる。例えばデジタル信号処理回
路のデジタルフィルタの遅延素子の合計が１００段で、
１０ＭＨｚのクロックで動作させたとすると、ＴＢ期間
（１０μ５ｅｃ）遅延して映像出力信号を出力すること
になる。よって、映像出力信号は水平帰線消去期間より
（Ｔｅ−Ｔｏ）期間（約９μ５ｅｃ）遅延していること
になる。
発明が解決しようとする課題
しかしながら上記のような構成では、従来のアナログ信
号処理では約１μｓｅｃの遅延しかなく、映像信号の遅
延が水平帰線消去期間内で問題にならなかったが、デジ
タル信号処理回路はデジタル加減乗算器と遅延素子で構
成され、１０ＭＨｚのクロックで動作したとしても、全
体が１００段の遅延素子で構成されたデジタル信号処理
では約１０μｓｅｃの遅延が発生する。第３図はデジタ
ル信号処理撮像装置の信号図であるが、第３図に示すよ
うに水平帰線消去信号Ａと映像信号りが重なってしまう
という問題点を有していた。さらに、水平同期信号Ｂと
水平帰線消去信号Ａを固体撮像素子と駆動回路でデジタ
ル信号処理回路の約１０μｓｅｃの遅延をずらし、デジ
タル信号処理後の映像信号りと水平同期信号Ｆ１ 水
平帰線消去信号Ｅのタイミングを合わせようとすると、
水平帰線消去信号Ｅは固体撮像素子の駆動に使用しない
ので妨害を与えないように固体撮像素子と駆動回路から
離しであるので問題ないが、固体撮像素子の駆動に用い
る水平同期信号Ｆが固体撮像素子の出力信号Ｃに妨害を
与え、映像信号を使用できないという問題点も有してい
た。
号処理では約１μｓｅｃの遅延しかなく、映像信号の遅
延が水平帰線消去期間内で問題にならなかったが、デジ
タル信号処理回路はデジタル加減乗算器と遅延素子で構
成され、１０ＭＨｚのクロックで動作したとしても、全
体が１００段の遅延素子で構成されたデジタル信号処理
では約１０μｓｅｃの遅延が発生する。第３図はデジタ
ル信号処理撮像装置の信号図であるが、第３図に示すよ
うに水平帰線消去信号Ａと映像信号りが重なってしまう
という問題点を有していた。さらに、水平同期信号Ｂと
水平帰線消去信号Ａを固体撮像素子と駆動回路でデジタ
ル信号処理回路の約１０μｓｅｃの遅延をずらし、デジ
タル信号処理後の映像信号りと水平同期信号Ｆ１ 水
平帰線消去信号Ｅのタイミングを合わせようとすると、
水平帰線消去信号Ｅは固体撮像素子の駆動に使用しない
ので妨害を与えないように固体撮像素子と駆動回路から
離しであるので問題ないが、固体撮像素子の駆動に用い
る水平同期信号Ｆが固体撮像素子の出力信号Ｃに妨害を
与え、映像信号を使用できないという問題点も有してい
た。
本発明は上記問題点に鑑み、映像信号に妨害を与えず、
且つ映像信号と同期信号が正規のタイミングで出力でき
るデジタル信号処理撮像装置とデジタル信号処理ＬＳＩ
を提供することを目的としている。
且つ映像信号と同期信号が正規のタイミングで出力でき
るデジタル信号処理撮像装置とデジタル信号処理ＬＳＩ
を提供することを目的としている。
課題を解決するための手段
上記目的を達成するために本発明のデジタル信号処理撮
像装置は、同期信号を発生する同期信号発生回路と、固
体撮像素子と、水平帰線消去期間内で水平帰線消去期間
終了時よりＴＡ期間だけ早く前記固体撮像素子の出力信
号が出力するように前記固体撮像素子を駆動する駆動回
路と、前記固体撮像素子からの出力信号を処理する信号
処理回路と、前記信号処理回路の遅延時間ＴＡ１から前
記Ｔｐ期期間上た期間だけ前記同期信号を遅延する遅延
回路とを備えたものである。
像装置は、同期信号を発生する同期信号発生回路と、固
体撮像素子と、水平帰線消去期間内で水平帰線消去期間
終了時よりＴＡ期間だけ早く前記固体撮像素子の出力信
号が出力するように前記固体撮像素子を駆動する駆動回
路と、前記固体撮像素子からの出力信号を処理する信号
処理回路と、前記信号処理回路の遅延時間ＴＡ１から前
記Ｔｐ期期間上た期間だけ前記同期信号を遅延する遅延
回路とを備えたものである。
作用
本発明は上記した構成によって、同期信号発生回路が発
生した同期信号に同期して駆動回路が固体撮像素子を駆
動することにより、水平帰線消去期間終了時よりＴ、期
間早く固体撮像素子が出力信号を出力する。この出力信
号を信号処理回路で処理して映像信号として出力する。
生した同期信号に同期して駆動回路が固体撮像素子を駆
動することにより、水平帰線消去期間終了時よりＴ、期
間早く固体撮像素子が出力信号を出力する。この出力信
号を信号処理回路で処理して映像信号として出力する。
このとき信号処理のため映像信号は同期信号より（Ｔ
ｅ −Ｔの期間遅延しているが、前記信号処理回路の遅
延時間ＴＢから前記Ｔ６期期間上た期間だけ遅延する遅
延回路で同期信号発生回路が発生した同期信号を遅延さ
せ、信号処理回路の映像信号出力と正規のタイミングで
出力することができる。さらに、信号処理回路を構成す
るＬＳＩ内に遅延回路を内蔵することで回路構成を小型
にすることができ、映像信号に与える同期信号の妨害を
非常に小さ（することができる。
ｅ −Ｔの期間遅延しているが、前記信号処理回路の遅
延時間ＴＢから前記Ｔ６期期間上た期間だけ遅延する遅
延回路で同期信号発生回路が発生した同期信号を遅延さ
せ、信号処理回路の映像信号出力と正規のタイミングで
出力することができる。さらに、信号処理回路を構成す
るＬＳＩ内に遅延回路を内蔵することで回路構成を小型
にすることができ、映像信号に与える同期信号の妨害を
非常に小さ（することができる。
実施例
以下、本発明の一実施例のデジタル信号処理撮像装置に
ついて、図面を参照しながら説明する。
ついて、図面を参照しながら説明する。
第１図ａと第１図すは本発明の第１の実施例におけるデ
ジタル信号処理撮像装置の構成を示すブロック図である
。第１図ａと第１図すにおいて、１１は固体撮像素子、
１２は水平帰線消去期間内で水平帰線消去期間終了時よ
りＴＡ期間（約１μ５ｅｃ）だけ早く固体撮像素子１１
の出力信号が出力できるように固体撮像素子１１を駆動
する駆動回路、１３は同期信号を発生する同期信号発生
回路、１４は固体撮像素子１１からの出力信号を処理す
るデジタル信号処理回路、１５はデジタル信号処理回路
１４の遅延時間Ｔｅ期間からＴＡ期間（約１μ５ｅｃ）
減じた期間だけ同期信号を遅延させる遅延回路、１６は
デジタル信号処理ＬＳＩである。１７はＶＴＲ処理ブロ
ックである。
ジタル信号処理撮像装置の構成を示すブロック図である
。第１図ａと第１図すにおいて、１１は固体撮像素子、
１２は水平帰線消去期間内で水平帰線消去期間終了時よ
りＴＡ期間（約１μ５ｅｃ）だけ早く固体撮像素子１１
の出力信号が出力できるように固体撮像素子１１を駆動
する駆動回路、１３は同期信号を発生する同期信号発生
回路、１４は固体撮像素子１１からの出力信号を処理す
るデジタル信号処理回路、１５はデジタル信号処理回路
１４の遅延時間Ｔｅ期間からＴＡ期間（約１μ５ｅｃ）
減じた期間だけ同期信号を遅延させる遅延回路、１６は
デジタル信号処理ＬＳＩである。１７はＶＴＲ処理ブロ
ックである。
第２図は本発明の実施例のデジタル信号処理ＬＳＩの構
成例である。第２図において、２１はデジタル信号処理
ＬＳＩ、２２はＬＰＦ （ローパスフィルタ）、２３は
輪郭強調フィルタ、２４は雑音低減フィルタ、２５はダ
イナミックレンジ拡大回路、２６は付加機能回路、２７
は遅延回路、２８はデジタル信号処理回路である。
成例である。第２図において、２１はデジタル信号処理
ＬＳＩ、２２はＬＰＦ （ローパスフィルタ）、２３は
輪郭強調フィルタ、２４は雑音低減フィルタ、２５はダ
イナミックレンジ拡大回路、２６は付加機能回路、２７
は遅延回路、２８はデジタル信号処理回路である。
Ａは水平帰線消去信号、Ｂは水平同期信号、Ｃは固体撮
像素子の出力信号、Ｄは映像信号出力、Ｅは遅延回路出
力の水平帰線消去信号、Ｆは遅延回路出力の水平同期信
号である。
像素子の出力信号、Ｄは映像信号出力、Ｅは遅延回路出
力の水平帰線消去信号、Ｆは遅延回路出力の水平同期信
号である。
第４図は本発明の実施例におけるＶＴＲ処理ブロック１
７において、映像信号と水平帰線消去倍像信号、（ｂ）
は水平帰線消去信号、（Ｃ）は帰線消去された映像信号
、（ｄ）は水平同期信号、（ｅ）はテレビ信号である。
７において、映像信号と水平帰線消去倍像信号、（ｂ）
は水平帰線消去信号、（Ｃ）は帰線消去された映像信号
、（ｄ）は水平同期信号、（ｅ）はテレビ信号である。
以上のように構成されたデジタル信号処理撮像装置につ
いて、以下第１図、第２図、第３図及び第４図を用いて
その動作を説明する。
いて、以下第１図、第２図、第３図及び第４図を用いて
その動作を説明する。
まず、第１図ａは本発明の一実施例のデジタル信号処理
撮像装置の構成例を示すものであって、同期信号発生回
路１３が発生する同期信号に同期して駆動回路１２で固
体撮像素子駆動パルスを発生し、固体撮像素子１１を動
作させる。水平帰線消去期間内で水平帰線消去期間終了
時よりＴ＾期間（約１μ５ｅｃ）だけ早く固体撮像素子
１１が出力信号を出力する。固体撮像素子１１からの出
力信号はデジタル信号処理回路１４で信号処理を行い映
像信号として出力する。このときデジタル信号処理のた
め映像信号はＴｅ期間（約１０μ５ｅｃ）遅延している
が、同期信号発生回路１３が発生した同期信号を（Ｔ
ｅ −Ｔ ｏ ）期間（約９μ５ｅｃ）の遅延時間を有
した遅延回路１５で遅延させ、映像信号と正規のタイミ
ングで出力する。
撮像装置の構成例を示すものであって、同期信号発生回
路１３が発生する同期信号に同期して駆動回路１２で固
体撮像素子駆動パルスを発生し、固体撮像素子１１を動
作させる。水平帰線消去期間内で水平帰線消去期間終了
時よりＴ＾期間（約１μ５ｅｃ）だけ早く固体撮像素子
１１が出力信号を出力する。固体撮像素子１１からの出
力信号はデジタル信号処理回路１４で信号処理を行い映
像信号として出力する。このときデジタル信号処理のた
め映像信号はＴｅ期間（約１０μ５ｅｃ）遅延している
が、同期信号発生回路１３が発生した同期信号を（Ｔ
ｅ −Ｔ ｏ ）期間（約９μ５ｅｃ）の遅延時間を有
した遅延回路１５で遅延させ、映像信号と正規のタイミ
ングで出力する。
また、第１図すに示すように、デジタル信号処理回路１
４に対する遅延回路の遅延時間はあらがしめ決めること
ができるので、遅延回路１５をデジタル信号処理回路１
４と同一のデジタル信号処理ＬＳ１１Ｂに内蔵すること
ができる。このようなＬＳＩ構成にすることによって撮
像装置の回路構成を小型化することができる。
４に対する遅延回路の遅延時間はあらがしめ決めること
ができるので、遅延回路１５をデジタル信号処理回路１
４と同一のデジタル信号処理ＬＳ１１Ｂに内蔵すること
ができる。このようなＬＳＩ構成にすることによって撮
像装置の回路構成を小型化することができる。
次に、第２図は本発明の一実施例のデジタル信号処理Ｌ
ＳＩの構成例を示すものであって、第３図は本発明の実
施例におけるデジタル信号処理撮像装置の信号図である
。ここで本実施例における同期信号を水平帰線消去信号
と水平同期信号とした。固体撮像素子の出力信号Ｃをデ
ジタル信号処理ＬＳＩ２１でローパスフィルタ２２、輪
郭強調フィルタ２３、雑音低減フィルタ２４等の信号処
理を行い、映像信号出力りとして出力する。このように
デジタル信号処理回路はいくつかのデジタルフィルタで
構成されている。第６図に示すようにデジタルフィルタ
は遅延素子６１と乗算器６２と加算器６３で構成されて
いる。このような構成にすると固体撮像素子の出力信号
ＣはＭ段の遅延素子６１で遅延して映像信号出力りにな
る。例えばデジタル信号処理回路のデジタルフィルタの
遅延素子の合計が１００段で、映像信号の標本化周波数
である１３．５ＭＨｚのクロックで動作させたとすると
、約７．４μ５ｅｃ（Ｔａ期間）遅延して映像信号出力
りを出力することになる。このとき水平帰線消去信号Ａ
と映像信号出力りは重なっているが、水平同期信号Ｂと
水平帰線消去信号Ａは（Ｔ ［Ｉ−Ｔ ｔ＝ ）期間（
約６．４μ５ｅｃ）の遅延時間（約８６段の遅延素子）
を有した遅延回路２７で遅延させて、デジタル信号処理
回路２８の映像信号出力りと正規のタイミングで出力す
る。そして、この映像信号と同期信号をＶＴＲ処理ブロ
ック１７に入力する。
ＳＩの構成例を示すものであって、第３図は本発明の実
施例におけるデジタル信号処理撮像装置の信号図である
。ここで本実施例における同期信号を水平帰線消去信号
と水平同期信号とした。固体撮像素子の出力信号Ｃをデ
ジタル信号処理ＬＳＩ２１でローパスフィルタ２２、輪
郭強調フィルタ２３、雑音低減フィルタ２４等の信号処
理を行い、映像信号出力りとして出力する。このように
デジタル信号処理回路はいくつかのデジタルフィルタで
構成されている。第６図に示すようにデジタルフィルタ
は遅延素子６１と乗算器６２と加算器６３で構成されて
いる。このような構成にすると固体撮像素子の出力信号
ＣはＭ段の遅延素子６１で遅延して映像信号出力りにな
る。例えばデジタル信号処理回路のデジタルフィルタの
遅延素子の合計が１００段で、映像信号の標本化周波数
である１３．５ＭＨｚのクロックで動作させたとすると
、約７．４μ５ｅｃ（Ｔａ期間）遅延して映像信号出力
りを出力することになる。このとき水平帰線消去信号Ａ
と映像信号出力りは重なっているが、水平同期信号Ｂと
水平帰線消去信号Ａは（Ｔ ［Ｉ−Ｔ ｔ＝ ）期間（
約６．４μ５ｅｃ）の遅延時間（約８６段の遅延素子）
を有した遅延回路２７で遅延させて、デジタル信号処理
回路２８の映像信号出力りと正規のタイミングで出力す
る。そして、この映像信号と同期信号をＶＴＲ処理ブロ
ック１７に入力する。
次に、第４図は本発明の実施例におけるＶＴＲ処理ブロ
ック１７において、映像信号と水平帰線消去信号と水平
同期信号からテレビ信号をつくる順序を示した信号図で
ある。ここで本実施例における同期信号を水平帰線消去
信号と水平同期信号とした。（ａ）はデジタル信号処理
撮像装置の映像信号出力で、被写体の明暗に応じて出力
信号の振幅も変化しているが、帰線期間中の映像信号は
画像再現には意味のないものである。したがって、水平
帰線消去信号（ｂ）によってこの部分をカットし、（Ｃ
）に示すような帰線消去された映像信号にする。次に水
平同期信号（ｄ）を水平帰線消去期間に加えると（ｅ）
に示すようなテレビ信号ができあがる。このようなテレ
ビ信号（ｅ）にした後ＶＴＲ処理を行う。もし映像信号
と帰線消去信号がずれていると、走査期間の映像信号を
消去してしまうことになる。よって、デジタル信号処理
撮像装置から映像信号と水平帰線消去信号と水平同期信
号を正規のタイミングで出力するようにしている。
ック１７において、映像信号と水平帰線消去信号と水平
同期信号からテレビ信号をつくる順序を示した信号図で
ある。ここで本実施例における同期信号を水平帰線消去
信号と水平同期信号とした。（ａ）はデジタル信号処理
撮像装置の映像信号出力で、被写体の明暗に応じて出力
信号の振幅も変化しているが、帰線期間中の映像信号は
画像再現には意味のないものである。したがって、水平
帰線消去信号（ｂ）によってこの部分をカットし、（Ｃ
）に示すような帰線消去された映像信号にする。次に水
平同期信号（ｄ）を水平帰線消去期間に加えると（ｅ）
に示すようなテレビ信号ができあがる。このようなテレ
ビ信号（ｅ）にした後ＶＴＲ処理を行う。もし映像信号
と帰線消去信号がずれていると、走査期間の映像信号を
消去してしまうことになる。よって、デジタル信号処理
撮像装置から映像信号と水平帰線消去信号と水平同期信
号を正規のタイミングで出力するようにしている。
以上のように本実施例によれば、デジタル信号処理撮像
装置を同期信号等を発生する同期信号発生回路と、固体
撮像素子と、水平帰線消去期間内で水平帰線消去期間終
了時よりＴ、期間だけ早く前記固体撮像素子の出力信号
が出力するように前記固体撮像素子を駆動する駆動回路
と、前記固体撮像素子からの出力信号を処理するデジタ
ル信号処理回路と、前記デジタル信号処理回路の遅延時
間ＴＡから前記Ｔ、１期間減じた期間だけ前記同期信号
を遅延する遅延回路という構成にすることにより、映像
信号を妨害せずに、且つデジタル信号処理回路の映像信
号出力と同期信号が正規のタイミングで出力できる。さ
らに遅延回路をデジタル信号処理回路と同一のＬＳＩに
内蔵することにより、回路構成を小型化することができ
る。
装置を同期信号等を発生する同期信号発生回路と、固体
撮像素子と、水平帰線消去期間内で水平帰線消去期間終
了時よりＴ、期間だけ早く前記固体撮像素子の出力信号
が出力するように前記固体撮像素子を駆動する駆動回路
と、前記固体撮像素子からの出力信号を処理するデジタ
ル信号処理回路と、前記デジタル信号処理回路の遅延時
間ＴＡから前記Ｔ、１期間減じた期間だけ前記同期信号
を遅延する遅延回路という構成にすることにより、映像
信号を妨害せずに、且つデジタル信号処理回路の映像信
号出力と同期信号が正規のタイミングで出力できる。さ
らに遅延回路をデジタル信号処理回路と同一のＬＳＩに
内蔵することにより、回路構成を小型化することができ
る。
以下、本発明の第２の実施例について図面を参照しなが
ら説明する。
ら説明する。
第５図は本発明の第２の実施例を示すデジタル信号処理
ＬＳＩを使用したデジタル信号処理撮像装置の構成図で
ある。第５図において、１１は固体撮像素子、１３は同
期信号発生回路、１４はデジタル信号処理回路、１６は
デジタル信号処理ＬＳＩ、１７はＶＴＲ処理ブロックで
あり、以上は第１図すの構成と同様なものである。第１
図すの構成と異なるのは、マイコン１０を設はデジタル
信号処理ＬＳ１１６の遅延回路１５の遅延時間を切り換
えられるようにした点と、駆動回路１２が固体撮像素子
１１の出力信号を同期信号に同期して出力するように駆
動するようにした点と、デジタル−アナログ変換回路１
８とローパスフィルタ１９を付加し、遅延回路１５の遅
延時間をデジタル信号処理回路１４に接続されたアナロ
グ信号処理回路（デジタル−アナログ変換回路１８とロ
ーパスフィルタ１９）の合計遅延時間とほぼ等しい遅延
時間を有するようにした点である。
ＬＳＩを使用したデジタル信号処理撮像装置の構成図で
ある。第５図において、１１は固体撮像素子、１３は同
期信号発生回路、１４はデジタル信号処理回路、１６は
デジタル信号処理ＬＳＩ、１７はＶＴＲ処理ブロックで
あり、以上は第１図すの構成と同様なものである。第１
図すの構成と異なるのは、マイコン１０を設はデジタル
信号処理ＬＳ１１６の遅延回路１５の遅延時間を切り換
えられるようにした点と、駆動回路１２が固体撮像素子
１１の出力信号を同期信号に同期して出力するように駆
動するようにした点と、デジタル−アナログ変換回路１
８とローパスフィルタ１９を付加し、遅延回路１５の遅
延時間をデジタル信号処理回路１４に接続されたアナロ
グ信号処理回路（デジタル−アナログ変換回路１８とロ
ーパスフィルタ１９）の合計遅延時間とほぼ等しい遅延
時間を有するようにした点である。
上記のように構成されたデジタル信号処理ＬＳＩを用い
たデジタル信号処理撮像装置について、以下その動作を
説明する。
たデジタル信号処理撮像装置について、以下その動作を
説明する。
まず、第５図は本発明の第２の実施例のデジタル信号処
理ＬＳＩを用いたデジタル信号処理撮像装置の構成例を
示すものであって、同期信号発生回路１３が発生する同
期信号に同期して駆動回路１２で固体撮像素子駆動パル
スを発生し、固体撮像素子１１を動作させる。同期信号
に同期して固体撮像素子１１が出力信号を出力する。よ
って、固体撮像素子１１の出力信号と同期信号は同一タ
イミングでデジタル信号処理ＬＳ１１６に入力される。
理ＬＳＩを用いたデジタル信号処理撮像装置の構成例を
示すものであって、同期信号発生回路１３が発生する同
期信号に同期して駆動回路１２で固体撮像素子駆動パル
スを発生し、固体撮像素子１１を動作させる。同期信号
に同期して固体撮像素子１１が出力信号を出力する。よ
って、固体撮像素子１１の出力信号と同期信号は同一タ
イミングでデジタル信号処理ＬＳ１１６に入力される。
固体撮像素子１１からの出力信号はデジタル信号処理回
路１４で信号処理を行い、デジタル−アナログ変換回路
１８とローパスフィルタ１９を通り映像信号として出力
する。このとき信号処理のため映像信号は同期信号より
（例えば約１０μ５ｅｃ）遅延しているが、同期信号発
生回路１３が発生した同期信号をデジタル信号処理回路
１４に接続されたアナログ信号処理回路（デジタル−ア
ナログ変換回路１８とローパスフィルタ１９）の合計遅
延時間にほぼ等しい遅延時間（約１０μ５ｅｃ）だけ遅
延回路１５で遅延させ、映像信号と正規のタイミングで
出力する。そして、この映像信号と同期信号をＶＴＲ処
理ブロック１７に入力する。
路１４で信号処理を行い、デジタル−アナログ変換回路
１８とローパスフィルタ１９を通り映像信号として出力
する。このとき信号処理のため映像信号は同期信号より
（例えば約１０μ５ｅｃ）遅延しているが、同期信号発
生回路１３が発生した同期信号をデジタル信号処理回路
１４に接続されたアナログ信号処理回路（デジタル−ア
ナログ変換回路１８とローパスフィルタ１９）の合計遅
延時間にほぼ等しい遅延時間（約１０μ５ｅｃ）だけ遅
延回路１５で遅延させ、映像信号と正規のタイミングで
出力する。そして、この映像信号と同期信号をＶＴＲ処
理ブロック１７に入力する。
また、アナログ信号処理回路の遅延時間（例えばローパ
スフィルタの遅延時間）がばらついた時には、マイコン
１０によってデジタル信号ＬＳＩＩＧ内の遅延回路１５
の遅延時間を切り換えて、映像信号と同期信号の遅延時
間を合わせることができる。
スフィルタの遅延時間）がばらついた時には、マイコン
１０によってデジタル信号ＬＳＩＩＧ内の遅延回路１５
の遅延時間を切り換えて、映像信号と同期信号の遅延時
間を合わせることができる。
以上のように、本実施例におけるデジタル信号処理撮像
装置は、デジタル信号処理回路と、前記デジタル信号処
理に接続されたアナログ信号処理回路と、前記デジタル
信号処理回路と前記アナログ信号処理回路の合計遅延時
間とほぼ等しい遅延時間だけ前記同期信号を遅延させる
遅延回路とを備え、前記遅延回路を前記デジタル信号処
理回路と同一ＬＳＩに内蔵した構成にすることにより、
同期信号の配線を短＜シ、同期信号をアナログ信号処理
回路から隔離することになり、同期信号が映像信号に与
える妨害を非常に少なくできる。且つ信号処理回路の映
像信号出力と同期信号が正規のタイミングで出力できる
。さらに回路構成を小型化することもできる。また、マ
イコンにより遅延時間の切り換え、アナログ信号処理回
路の遅延時間を吸収することもできる。
装置は、デジタル信号処理回路と、前記デジタル信号処
理に接続されたアナログ信号処理回路と、前記デジタル
信号処理回路と前記アナログ信号処理回路の合計遅延時
間とほぼ等しい遅延時間だけ前記同期信号を遅延させる
遅延回路とを備え、前記遅延回路を前記デジタル信号処
理回路と同一ＬＳＩに内蔵した構成にすることにより、
同期信号の配線を短＜シ、同期信号をアナログ信号処理
回路から隔離することになり、同期信号が映像信号に与
える妨害を非常に少なくできる。且つ信号処理回路の映
像信号出力と同期信号が正規のタイミングで出力できる
。さらに回路構成を小型化することもできる。また、マ
イコンにより遅延時間の切り換え、アナログ信号処理回
路の遅延時間を吸収することもできる。
なお、本実施例において同期信号として一括して説明し
たが、これは狭い意味での同期信号だけを指すのではな
く、水平同期信号、垂直同期信号の他に、帰線消去信号
、クランプパルス、カラーバースト等を含む広い意味で
の同期パルス信号としてもよいことは明かである。
たが、これは狭い意味での同期信号だけを指すのではな
く、水平同期信号、垂直同期信号の他に、帰線消去信号
、クランプパルス、カラーバースト等を含む広い意味で
の同期パルス信号としてもよいことは明かである。
また、第１の実施例においてＴｏ期間を設定して説明し
たが、ＴＩＩ期間をゼロにすることもできる。
たが、ＴＩＩ期間をゼロにすることもできる。
このとき遅延回路の遅延時間は信号処理回路の遅延時間
ＴＡに等しくなる。
ＴＡに等しくなる。
なお、第１の実施例において遅延回路の遅延時間を（Ｔ
ｅ −Ｔ ｏ ）期間の遅延時間としたが、システム
全体を考慮に入れて外部遅延回路（例えばデジタル−ア
ナログ変換回路やローパスフィルタ等のアナログ回路の
遅延）を吸収できる遅延時間からＴＡ１期間を減じた遅
延時間としてもよい。
ｅ −Ｔ ｏ ）期間の遅延時間としたが、システム
全体を考慮に入れて外部遅延回路（例えばデジタル−ア
ナログ変換回路やローパスフィルタ等のアナログ回路の
遅延）を吸収できる遅延時間からＴＡ１期間を減じた遅
延時間としてもよい。
また、本実施例において遅延回路を一つにして説明した
が、必要な同期信号骨だけ遅延回路を複数個設けること
もできる。
が、必要な同期信号骨だけ遅延回路を複数個設けること
もできる。
なお、本実施例においてデジタル信号処理撮像装置の後
の処理をＶＴＲ処理ブロックで説明したが、ＮＴＳＣエ
ンコーダ等の映像信号と同期信号を同一のタイミングで
入力する処理ブロックならば、どのような処理ブロック
でも構わない。
の処理をＶＴＲ処理ブロックで説明したが、ＮＴＳＣエ
ンコーダ等の映像信号と同期信号を同一のタイミングで
入力する処理ブロックならば、どのような処理ブロック
でも構わない。
なお、第２の実施例においてアナログ信号処理回路の処
理時間を入れて説明したが、アナログ信号処理回路がな
い場合は、デジタル信号処理回路の処理時間が遅延回路
の遅延時間になる。
理時間を入れて説明したが、アナログ信号処理回路がな
い場合は、デジタル信号処理回路の処理時間が遅延回路
の遅延時間になる。
発明の効果
以上のように本発明は、同期信号を発生する同期信号発
生回路と、固体撮像素子と、水平帰線消去期間内で水平
帰線消去期間終了時よりＴＱ期間だけ早く前記固体撮像
素子の出力信号が出力するように前記固体撮像素子を駆
動する駆動回路と、前記固体撮像素子からの出力信号を
処理する信号処理回路と、前記信号処理回路の遅延時間
ＴＢから前記ＴＡ１期間減じた期間だけ前記同期信号を
遅延する遅延回路という構成にすることにより、映像信
号を妨害せずに、且つ信号処理回路の映像信号出力と同
期信号が正規のタイミングで出力できるという大きな効
果がある。さらに、信号処理回路を構成するＬＳＩ内に
遅延回路を内蔵することにより、回路構成を小型化する
ことができる大きな効果がある。
生回路と、固体撮像素子と、水平帰線消去期間内で水平
帰線消去期間終了時よりＴＱ期間だけ早く前記固体撮像
素子の出力信号が出力するように前記固体撮像素子を駆
動する駆動回路と、前記固体撮像素子からの出力信号を
処理する信号処理回路と、前記信号処理回路の遅延時間
ＴＢから前記ＴＡ１期間減じた期間だけ前記同期信号を
遅延する遅延回路という構成にすることにより、映像信
号を妨害せずに、且つ信号処理回路の映像信号出力と同
期信号が正規のタイミングで出力できるという大きな効
果がある。さらに、信号処理回路を構成するＬＳＩ内に
遅延回路を内蔵することにより、回路構成を小型化する
ことができる大きな効果がある。
第１図は本発明の第１の実施例におけるデジタル信号処
理撮像装置の構成を示すブロック図、第２図は同実施例
におけるデジタル信号処理ＬＳＩり図である。 １０・・・マイコン、 １１・・・固体撮像素子、１
２・・・駆動回路、 １３・・・同期信号発生回路、
１４・・・デジタル信号処理回路、 １５・・・遅延
回路、１６・・・デジタル信号処理ＬＳＩ。 代理人の氏名 弁理士 粟野 重孝 はか１名は同実施
例におけるＶＴＲ処理ブロック１７にお第５図は本発明
の第２の実施例のデジタル信号処理ＬＳＩを用いたデジ
タル信号処理撮像装置の構成を示すブロック図、第６図
はデジタル信号処理回路のデジタルフィルタの構成図、
第７図は従来のデジタル信号処理撮像装置の構成を示す
プロブ１６−−デジタル信号（運ＬＳＩ 第 図 禾平肩Ｍ福号 第 図
理撮像装置の構成を示すブロック図、第２図は同実施例
におけるデジタル信号処理ＬＳＩり図である。 １０・・・マイコン、 １１・・・固体撮像素子、１
２・・・駆動回路、 １３・・・同期信号発生回路、
１４・・・デジタル信号処理回路、 １５・・・遅延
回路、１６・・・デジタル信号処理ＬＳＩ。 代理人の氏名 弁理士 粟野 重孝 はか１名は同実施
例におけるＶＴＲ処理ブロック１７にお第５図は本発明
の第２の実施例のデジタル信号処理ＬＳＩを用いたデジ
タル信号処理撮像装置の構成を示すブロック図、第６図
はデジタル信号処理回路のデジタルフィルタの構成図、
第７図は従来のデジタル信号処理撮像装置の構成を示す
プロブ１６−−デジタル信号（運ＬＳＩ 第 図 禾平肩Ｍ福号 第 図
Claims (3)
- （１）同期信号を発生する同期信号発生回路と、固体撮
像素子と、 水平帰線消去期間内で水平帰線消去期間終了時よりＴ＿
Ａ期間だけ早く前記固体撮像素子の出力信号が出力する
ように前記固体撮像素子を駆動する駆動回路と、 前記固体撮像素子からの出力信号を処理する信号処理回
路と、 前記信号処理回路の遅延時間Ｔ＿Ｂから前記Ｔ＿Ａ期間
減じた期間だけ前記同期信号を遅延する遅延回路とを備
えたデジタル信号処理撮像装置。 - （２）信号処理回路を構成するＬＳＩ内に遅延回路を内
蔵した請求項１記載のデジタル信号処理撮像装置。 - （３）デジタル信号処理回路と、前記デジタル信号処理
回路に接続されたアナログ信号処理回路と、前記デジタ
ル信号処理回路と前記アナログ信号処理回路の合計遅延
時間とほぼ等しい遅延時間だけ同期信号を遅延させる遅
延回路とを備え、前記遅延回路を前記デジタル信号処理
回路と同一ＬＳＩに内蔵したデジタル信号処理撮像装置
。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10345590A JPH0834569B2 (ja) | 1990-04-19 | 1990-04-19 | デジタル信号処理撮像装置 |
| DE1991622588 DE69122588T2 (de) | 1990-04-19 | 1991-04-18 | Vorrichtung zur bildaufnahme und digitalen signalverarbeitung |
| EP91907699A EP0481086B1 (en) | 1990-04-19 | 1991-04-18 | Device for picking up image and for processing digital signal |
| PCT/JP1991/000516 WO1991016789A1 (en) | 1990-04-19 | 1991-04-18 | Device for picking up image and for processing digital signal |
| US08/133,786 US5371540A (en) | 1990-04-19 | 1993-10-08 | Digital-signal-processing camera |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10345590A JPH0834569B2 (ja) | 1990-04-19 | 1990-04-19 | デジタル信号処理撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH042285A true JPH042285A (ja) | 1992-01-07 |
| JPH0834569B2 JPH0834569B2 (ja) | 1996-03-29 |
Family
ID=14354504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10345590A Expired - Lifetime JPH0834569B2 (ja) | 1990-04-19 | 1990-04-19 | デジタル信号処理撮像装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0481086B1 (ja) |
| JP (1) | JPH0834569B2 (ja) |
| DE (1) | DE69122588T2 (ja) |
| WO (1) | WO1991016789A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5237373A (en) * | 1991-07-29 | 1993-08-17 | Sharp Kabushiki Kaisha | Image forming apparatus provided with automatic toner exhausting mechanism |
| US7595824B2 (en) | 2004-07-28 | 2009-09-29 | Kabushiki Kaisha Toshiba | Signal processor, data processor, and solid state image sensor |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8629836B2 (en) | 2004-04-30 | 2014-01-14 | Hillcrest Laboratories, Inc. | 3D pointing devices with orientation compensation and improved usability |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5630369A (en) * | 1979-08-20 | 1981-03-26 | Toshiba Corp | Audio signal delay compensator |
| FR2508262B1 (fr) * | 1981-06-19 | 1986-05-09 | Radiotechnique | Systeme de numerisation et de traitement asynchrone de signaux videofrequence et recepteur de signaux de television equipe d'un tel systeme |
| JPS5838076A (ja) * | 1981-08-28 | 1983-03-05 | Toshiba Corp | 特殊効果装置用キ−信号遅延装置 |
| JPS5885673A (ja) * | 1981-11-18 | 1983-05-23 | Matsushita Electric Ind Co Ltd | デフオ−カス効果装置 |
| US4599640A (en) * | 1984-02-29 | 1986-07-08 | Rca Corporation | Television camera with multiplexed A-D converter |
| JPS62275211A (ja) * | 1986-05-22 | 1987-11-30 | Olympus Optical Co Ltd | フアイバスコ−プ用撮像カメラ |
| JPS63232579A (ja) * | 1987-03-19 | 1988-09-28 | Mitsubishi Electric Corp | 固体撮像装置 |
| JPS647772A (en) * | 1987-06-30 | 1989-01-11 | Nec Corp | Solid-state image pickup device |
| JPS6465558A (en) * | 1987-09-04 | 1989-03-10 | Mitsubishi Paper Mills Ltd | Electrophotographic sensitive body |
-
1990
- 1990-04-19 JP JP10345590A patent/JPH0834569B2/ja not_active Expired - Lifetime
-
1991
- 1991-04-18 DE DE1991622588 patent/DE69122588T2/de not_active Expired - Lifetime
- 1991-04-18 WO PCT/JP1991/000516 patent/WO1991016789A1/ja active IP Right Grant
- 1991-04-18 EP EP91907699A patent/EP0481086B1/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5237373A (en) * | 1991-07-29 | 1993-08-17 | Sharp Kabushiki Kaisha | Image forming apparatus provided with automatic toner exhausting mechanism |
| US7595824B2 (en) | 2004-07-28 | 2009-09-29 | Kabushiki Kaisha Toshiba | Signal processor, data processor, and solid state image sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0834569B2 (ja) | 1996-03-29 |
| EP0481086A4 (en) | 1993-01-20 |
| EP0481086B1 (en) | 1996-10-09 |
| WO1991016789A1 (en) | 1991-10-31 |
| EP0481086A1 (en) | 1992-04-22 |
| DE69122588T2 (de) | 1997-02-13 |
| DE69122588D1 (de) | 1996-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01295587A (ja) | 映像信号変換装置 | |
| KR960016599A (ko) | 복제 방지 신호 발생기를 갖는 ntsc 인코더 | |
| US5371540A (en) | Digital-signal-processing camera | |
| JPH042285A (ja) | デジタル信号処理撮像装置 | |
| JP3289892B2 (ja) | 信号切換出力装置 | |
| US4954894A (en) | Recursive noise-reducer | |
| JP3652009B2 (ja) | クロックジェネレータ | |
| JPH04115790A (ja) | 同期回路 | |
| US4984070A (en) | Picture quality improving apparatus capable of reducing deterioration of interpolated signal | |
| JP2551997B2 (ja) | 固体撮像装置用同期信号発生回路 | |
| JP2896013B2 (ja) | テレビジョン方式変換システムのデータ処理回路 | |
| JP3405008B2 (ja) | 垂直同期信号回路 | |
| JPH0374977A (ja) | スーパーインポーズ装置 | |
| JP3106759B2 (ja) | 撮像装置 | |
| JP3098878B2 (ja) | テレビジョン受像機 | |
| KR0138135B1 (ko) | 아날로그 방식의 화면 아트(art) 회로 | |
| JPH0225169A (ja) | 固体撮像装置用同期信号発生回路 | |
| JP3384154B2 (ja) | 水平輪郭強調信号処理回路 | |
| JP2670719B2 (ja) | 映像信号処理装置 | |
| JPH04180372A (ja) | 画像圧縮処理装置 | |
| JPH0574084U (ja) | 輝度信号処理回路 | |
| JPH077703A (ja) | 映像信号入力回路 | |
| JPS62180689A (ja) | 表示制御クロツク発生回路装置 | |
| JPH05207389A (ja) | 映像機器 | |
| JPS58151779A (ja) | テレビジヨン信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080329 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090329 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100329 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110329 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110329 Year of fee payment: 15 |