JPH1155075A - 非同期信号入力装置およびサンプリング周波数変換装置 - Google Patents
非同期信号入力装置およびサンプリング周波数変換装置Info
- Publication number
- JPH1155075A JPH1155075A JP20635297A JP20635297A JPH1155075A JP H1155075 A JPH1155075 A JP H1155075A JP 20635297 A JP20635297 A JP 20635297A JP 20635297 A JP20635297 A JP 20635297A JP H1155075 A JPH1155075 A JP H1155075A
- Authority
- JP
- Japan
- Prior art keywords
- data
- read
- data amount
- signal
- interpolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】
【課題】 自動的に入力データのサンプリング周波数に
応じて動作し、ノイズ発生を防止できるようにする。 【解決手段】 ＦＩＦＯ２０は、書き込みタイミングＣ
Ｋinに従って生成された書き込みアドレスに従ってデー
タＤinを記憶する一方、読み出しタイミングＣＯに従っ
て生成された読み出しアドレスに従ってデータを読み出
す。このとき、カウンタ２３は、上記書き込みタイミン
グＣＫinに従ってカウントアップし、上記読み出しタイ
ミングＣＯに従ってカウントダウンすることにより、Ｆ
ＩＦＯ２０の現在のデータ量を得る。現在のデータ量が
小のときには、変換部２４によって小さな値が出力され
るので、読み出しタイミングＣＯの発生が少なくなり、
一方、現在のデータ量が大のときには、変換部２４によ
って大きめの値が出力されるので、読み出しタイミング
ＣＯの発生が多くなる。
応じて動作し、ノイズ発生を防止できるようにする。 【解決手段】 ＦＩＦＯ２０は、書き込みタイミングＣ
Ｋinに従って生成された書き込みアドレスに従ってデー
タＤinを記憶する一方、読み出しタイミングＣＯに従っ
て生成された読み出しアドレスに従ってデータを読み出
す。このとき、カウンタ２３は、上記書き込みタイミン
グＣＫinに従ってカウントアップし、上記読み出しタイ
ミングＣＯに従ってカウントダウンすることにより、Ｆ
ＩＦＯ２０の現在のデータ量を得る。現在のデータ量が
小のときには、変換部２４によって小さな値が出力され
るので、読み出しタイミングＣＯの発生が少なくなり、
一方、現在のデータ量が大のときには、変換部２４によ
って大きめの値が出力されるので、読み出しタイミング
ＣＯの発生が多くなる。
Description
【０００１】
【発明の属する技術分野】この発明は、いろいろなレー
トの入力信号を確実に受け取る非同期信号入力装置およ
び入力信号を所定のサンプリング周波数に変換するサン
プリング周波数変換装置に関する。
トの入力信号を確実に受け取る非同期信号入力装置およ
び入力信号を所定のサンプリング周波数に変換するサン
プリング周波数変換装置に関する。
【０００２】
【従来の技術】従来、非同期な入力信号を受け取って所
定のサンプリング周波数の信号に変換するサンプリング
周波数変換装置として、データ書き込み命令であるＰＵ
ＳＨが供給される度に、順次、データを書き込んでいく
とともに、データ読み出し命令であるＰＯＰが供給され
る度に、先に記憶したデータから読み出していくＦＩＦ
Ｏを使用したものが知られている。図５は、従来のＦＩ
ＦＯを使用したサンプリング周波数変換装置の構成を示
すブロック図である。
定のサンプリング周波数の信号に変換するサンプリング
周波数変換装置として、データ書き込み命令であるＰＵ
ＳＨが供給される度に、順次、データを書き込んでいく
とともに、データ読み出し命令であるＰＯＰが供給され
る度に、先に記憶したデータから読み出していくＦＩＦ
Ｏを使用したものが知られている。図５は、従来のＦＩ
ＦＯを使用したサンプリング周波数変換装置の構成を示
すブロック図である。
【０００３】図５において、データを記憶する場合に
は、まず、ＦＩＦＯ１の入力Ｉｎにデータを供給すると
ともに、ＰＵＳＨを供給する。Ｗカウンタ２では、ＦＩ
ＦＯ１に対する書き込みアドレスが生成され、該書き込
みアドレスは、ＦＩＦＯ１の書き込みアドレス入力に供
給される。一方、上記ＰＵＳＨは、書き込みイネーブル
信号ＷＥとしてＦＩＦＯ１に供給される。この結果、Ｆ
ＩＦＯ１では、入力されたデータが書き込みアドレスに
記憶される。このときのＰＵＳＨは、例えば４４．１ｋ
Ｈｚのサンプリング周波数で行われる。
は、まず、ＦＩＦＯ１の入力Ｉｎにデータを供給すると
ともに、ＰＵＳＨを供給する。Ｗカウンタ２では、ＦＩ
ＦＯ１に対する書き込みアドレスが生成され、該書き込
みアドレスは、ＦＩＦＯ１の書き込みアドレス入力に供
給される。一方、上記ＰＵＳＨは、書き込みイネーブル
信号ＷＥとしてＦＩＦＯ１に供給される。この結果、Ｆ
ＩＦＯ１では、入力されたデータが書き込みアドレスに
記憶される。このときのＰＵＳＨは、例えば４４．１ｋ
Ｈｚのサンプリング周波数で行われる。
【０００４】一方、データを読み出す場合には、ＰＯＰ
を供給する。Ｒカウンタ３では、ＦＩＦＯ１に対する読
み出しアドレスが生成され、該読み出しアドレスは、Ｆ
ＩＦＯ１の読み出しアドレス入力に供給される。一方、
上記ＰＯＰは、読み出しイネーブルＲＥとしてＦＩＦＯ
１に供給される。この結果、ＦＩＦＯ１では、読み出し
アドレスに記憶されているデータが出力される。このと
きのＰＯＰは、例えば４８ｋＨｚのサンプリング周波数
で行われる。
を供給する。Ｒカウンタ３では、ＦＩＦＯ１に対する読
み出しアドレスが生成され、該読み出しアドレスは、Ｆ
ＩＦＯ１の読み出しアドレス入力に供給される。一方、
上記ＰＯＰは、読み出しイネーブルＲＥとしてＦＩＦＯ
１に供給される。この結果、ＦＩＦＯ１では、読み出し
アドレスに記憶されているデータが出力される。このと
きのＰＯＰは、例えば４８ｋＨｚのサンプリング周波数
で行われる。
【０００５】また、状態監視部４は、Ｗカウンタ２とＲ
カウンタ３のカウンタ値（アドレス）を監視し、読み出
しアドレスが書き込みアドレスを追い越さないように、
読み出しアドレスをホールドするために、ＡＮＤ回路５
に制御信号を送出し、ＰＯＰの有効、非有効を制御す
る。ＰＯＰが非有効の場合には、Ｒカウンタの値が保持
されたまま読み出しイネーブルＲＥがＦＩＦＯ１に与え
られるので、前回と同じデータが繰り返し読み出される
ことになる。なお、この図５の構成は、サンプリング周
波数を上げるために、読み出しアドレスをホールドして
同じデータを繰り返し読み出すよう構成されているが、
逆にサンプリング周波数を下げる場合には、ＦＩＦＯ１
に記憶されたデータを飛ばし読みする構成にする必要が
ある。
カウンタ３のカウンタ値（アドレス）を監視し、読み出
しアドレスが書き込みアドレスを追い越さないように、
読み出しアドレスをホールドするために、ＡＮＤ回路５
に制御信号を送出し、ＰＯＰの有効、非有効を制御す
る。ＰＯＰが非有効の場合には、Ｒカウンタの値が保持
されたまま読み出しイネーブルＲＥがＦＩＦＯ１に与え
られるので、前回と同じデータが繰り返し読み出される
ことになる。なお、この図５の構成は、サンプリング周
波数を上げるために、読み出しアドレスをホールドして
同じデータを繰り返し読み出すよう構成されているが、
逆にサンプリング周波数を下げる場合には、ＦＩＦＯ１
に記憶されたデータを飛ばし読みする構成にする必要が
ある。
【０００６】また、図６は、実開平６−５４３２３号公
報に記載されているサンプリング周波数変換回路の構成
を示すブロック図である。図示する回路は、入力される
データＤinとはサンプリング周波数が異なるデータＤou
tに変換するサンプリング周波数変換回路である。該サ
ンプリング周波数変換回路では、直線補間部８により、
外部入力されるマスタクロックＣＫMとクロックＣＫout
とに基づいて、データＤinのサンプリングポイントとデ
ータＤoutのサンプリングポイントとの時間差情報を用
いて、データＤinを直線補間するようになっている。な
お、この例は、ＦＩＦＯを使用しないで、サンプリング
周波数変換する手法として参考的に示した。
報に記載されているサンプリング周波数変換回路の構成
を示すブロック図である。図示する回路は、入力される
データＤinとはサンプリング周波数が異なるデータＤou
tに変換するサンプリング周波数変換回路である。該サ
ンプリング周波数変換回路では、直線補間部８により、
外部入力されるマスタクロックＣＫMとクロックＣＫout
とに基づいて、データＤinのサンプリングポイントとデ
ータＤoutのサンプリングポイントとの時間差情報を用
いて、データＤinを直線補間するようになっている。な
お、この例は、ＦＩＦＯを使用しないで、サンプリング
周波数変換する手法として参考的に示した。
【０００７】
【発明が解決しようとする課題】ところで、上述した従
来のＦＩＦＯを使用したサンプリング周波数変換装置
は、入出力でサンプリング周波数が多少ではあるがずれ
ているため、長時間の動作において、ＦＩＦＯ１が空に
なったり、または一杯になったりする。そこで、状態監
視部４において、読み出しアドレスを制御することによ
り、同じデータを連続して出力したり（ホールド）、デ
ータを１つ飛ばすなどしていた。ここで、図７は、従来
のサンプリング周波数変換装置による入出力信号（デー
タ）の波形を示す概念図である。図示するように、従来
のＦＩＦＯを使用したサンプリング周波数変換装置で
は、データホールドまたはデータ飛ばしの影響で、入力
信号（実線）に対し、出力信号（点線）が歪む（ノイズ
発生）という問題があった。
来のＦＩＦＯを使用したサンプリング周波数変換装置
は、入出力でサンプリング周波数が多少ではあるがずれ
ているため、長時間の動作において、ＦＩＦＯ１が空に
なったり、または一杯になったりする。そこで、状態監
視部４において、読み出しアドレスを制御することによ
り、同じデータを連続して出力したり（ホールド）、デ
ータを１つ飛ばすなどしていた。ここで、図７は、従来
のサンプリング周波数変換装置による入出力信号（デー
タ）の波形を示す概念図である。図示するように、従来
のＦＩＦＯを使用したサンプリング周波数変換装置で
は、データホールドまたはデータ飛ばしの影響で、入力
信号（実線）に対し、出力信号（点線）が歪む（ノイズ
発生）という問題があった。
【０００８】この発明は上述した事情に鑑みてなされた
もので、自動的に入力データのサンプリング周波数に応
じて動作し、非同期な入力信号を確実に受け取れる非同
期信号入力装置、およびノイズ発生を防止できるサンプ
リング周波数変換装置を提供することを目的としてい
る。
もので、自動的に入力データのサンプリング周波数に応
じて動作し、非同期な入力信号を確実に受け取れる非同
期信号入力装置、およびノイズ発生を防止できるサンプ
リング周波数変換装置を提供することを目的としてい
る。
【０００９】
【課題を解決するための手段】上述した問題点を解決す
るために、請求項１記載の発明では、所定の周期で入力
されるデータを、所定の書き込み信号で書き込むととも
に、所定の読み出し信号でデータを読み出す記憶手段
と、前記記憶手段のデータ量を計測するデータ量計測手
段と、前記データ量計測手段によって計測されたデータ
量に応じた周期で、前記読み出し信号を生成する読み出
し信号生成手段とを具備することを特徴とする。
るために、請求項１記載の発明では、所定の周期で入力
されるデータを、所定の書き込み信号で書き込むととも
に、所定の読み出し信号でデータを読み出す記憶手段
と、前記記憶手段のデータ量を計測するデータ量計測手
段と、前記データ量計測手段によって計測されたデータ
量に応じた周期で、前記読み出し信号を生成する読み出
し信号生成手段とを具備することを特徴とする。
【００１０】また、請求項２記載の発明では、請求項１
記載の非同期信号入力装置において、前記データ量計測
手段によって計測されたデータ量に非線形ゲインを与え
る変換手段を具備し、前記読み出し周期信号手段は、前
記変換手段によって非線形ゲインを与えられたデータ量
に応じた周期で前記読み出し信号を生成することを特徴
とする。
記載の非同期信号入力装置において、前記データ量計測
手段によって計測されたデータ量に非線形ゲインを与え
る変換手段を具備し、前記読み出し周期信号手段は、前
記変換手段によって非線形ゲインを与えられたデータ量
に応じた周期で前記読み出し信号を生成することを特徴
とする。
【００１１】また、請求項３記載の発明では、請求項１
または２記載の非同期信号入力装置において、前記デー
タ量計測手段は、前記前記記憶手段に対する前記所定の
書き込み信号でカウントアップし、前記所定の読み出し
信号でカウントダウンすることにより、前記記憶手段の
データ量を計測することを特徴とする。
または２記載の非同期信号入力装置において、前記デー
タ量計測手段は、前記前記記憶手段に対する前記所定の
書き込み信号でカウントアップし、前記所定の読み出し
信号でカウントダウンすることにより、前記記憶手段の
データ量を計測することを特徴とする。
【００１２】また、上述した問題点を解決するために、
請求項４記載の発明では、所定の周期で入力されるデー
タを、所定の書き込み信号で書き込むとともに、所定の
読み出し信号でデータを読み出す記憶手段と、前記記憶
手段のデータ量を計測するデータ量計測手段と、前記デ
ータ量計測手段によって計測されたデータ量に応じた周
期で、前記読み出し信号を生成する読み出し信号生成手
段と、前記変換手段によって非線形ゲインを与えられた
データ量に基づいて、前記記憶手段から出力されるデー
タに対する補間情報を生成する補間情報生成手段と、前
記読み出し信号生成手段によって生成された読み出し信
号によって前記記憶手段から読み出されるデータを、前
記補間情報生成手段によって生成された補間情報に基づ
いて補間する補間手段とを具備することを特徴とする。
請求項４記載の発明では、所定の周期で入力されるデー
タを、所定の書き込み信号で書き込むとともに、所定の
読み出し信号でデータを読み出す記憶手段と、前記記憶
手段のデータ量を計測するデータ量計測手段と、前記デ
ータ量計測手段によって計測されたデータ量に応じた周
期で、前記読み出し信号を生成する読み出し信号生成手
段と、前記変換手段によって非線形ゲインを与えられた
データ量に基づいて、前記記憶手段から出力されるデー
タに対する補間情報を生成する補間情報生成手段と、前
記読み出し信号生成手段によって生成された読み出し信
号によって前記記憶手段から読み出されるデータを、前
記補間情報生成手段によって生成された補間情報に基づ
いて補間する補間手段とを具備することを特徴とする。
【００１３】また、請求項５記載の発明では、請求項４
記載のサンプリング周波数変換装置において、前記補間
手段は、前記読み出し信号が発生したタイミングでは、
該読み出し信号によって前記記憶手段から新たに読み出
されたデータおよび前記補正情報に基づいて補間し、読
み出し信号が発生されないタイミングでは、前回のデー
タおよび前記補正情報に基づいて補間することを特徴と
する。
記載のサンプリング周波数変換装置において、前記補間
手段は、前記読み出し信号が発生したタイミングでは、
該読み出し信号によって前記記憶手段から新たに読み出
されたデータおよび前記補正情報に基づいて補間し、読
み出し信号が発生されないタイミングでは、前回のデー
タおよび前記補正情報に基づいて補間することを特徴と
する。
【００１４】この発明によれば、記憶手段に対して、所
定の書き込み周期でデータを書き込むとともに、所定の
読み出し周期でデータを読み出す際、データ量計測手段
によって、記憶手段のデータ量を計測し、該データ量に
応じた周期で、読み出し信号生成手段によって、記憶手
段に対する所定の読み出し信号を生成するようにしたの
で、自動的に入力データのサンプリング周波数に応じて
動作し、ノイズ発生を防止することが可能となる。
定の書き込み周期でデータを書き込むとともに、所定の
読み出し周期でデータを読み出す際、データ量計測手段
によって、記憶手段のデータ量を計測し、該データ量に
応じた周期で、読み出し信号生成手段によって、記憶手
段に対する所定の読み出し信号を生成するようにしたの
で、自動的に入力データのサンプリング周波数に応じて
動作し、ノイズ発生を防止することが可能となる。
【００１５】
【発明の実施の形態】次に図面を参照してこの発明の実
施形態について説明する。
施形態について説明する。
【００１６】図１は、本発明の実施形態による非同期な
入力信号を受け取って、所定のサンプリング周波数に変
換するサンプリング周波数変換装置の基本構成を示すブ
ロック図である。図において、ＦＩＦＯ２０は、デュア
ルポートＲＡＭ（ランダムアクセスメモリ）から構成さ
れており、後述する書き込み制御部２１から供給される
書き込みアドレスおよび書き込みイネーブル信号に従っ
て、入力されるデータＤinを記憶し、後述する読み出し
制御部２２から供給される読み出しアドレスおよび読み
出しイネーブル信号に従って、記憶しているデータを補
間部３０へ出力する。
入力信号を受け取って、所定のサンプリング周波数に変
換するサンプリング周波数変換装置の基本構成を示すブ
ロック図である。図において、ＦＩＦＯ２０は、デュア
ルポートＲＡＭ（ランダムアクセスメモリ）から構成さ
れており、後述する書き込み制御部２１から供給される
書き込みアドレスおよび書き込みイネーブル信号に従っ
て、入力されるデータＤinを記憶し、後述する読み出し
制御部２２から供給される読み出しアドレスおよび読み
出しイネーブル信号に従って、記憶しているデータを補
間部３０へ出力する。
【００１７】書き込み制御部２１は、ＦＩＦＯ２０への
書き込みタイミングＣＫin（４４．１ｋＨｚ）に従っ
て、書き込みアドレスおよび書き込みイネーブル信号を
生成し、ＦＩＦＯ２０へ供給する。また、読み出し制御
部２２は、後述する全加算器２８から供給される読み出
しタイミングＣＯに従って、読み出しアドレスおよび読
み出しイネーブル信号を生成し、ＦＩＦＯ２０に供給す
る。
書き込みタイミングＣＫin（４４．１ｋＨｚ）に従っ
て、書き込みアドレスおよび書き込みイネーブル信号を
生成し、ＦＩＦＯ２０へ供給する。また、読み出し制御
部２２は、後述する全加算器２８から供給される読み出
しタイミングＣＯに従って、読み出しアドレスおよび読
み出しイネーブル信号を生成し、ＦＩＦＯ２０に供給す
る。
【００１８】カウンタ２３は、ＦＩＦＯの記憶状態を監
視するものであり、上記書き込みタイミングＣＫinでカ
ウンタ値をアップし、上記読み出しタイミングＣＯでカ
ウンタ値をダウンすることで、ＦＩＦＯ２０における現
在のデータ量△Ｓを示す。変換部２４は、カウンタ２３
のカウンタ値である現在のデータ量△Ｓに対して非線形
変換を施してデータＧain（△Ｓ）を出力するものであ
り、変換したデータＧain（△Ｓ）を全加算器２６に供
給する。ここで、図３は、変換部２４の変換特性を示す
テーブルである。全加算器２６は、上記データＧain
（△Ｓ）と後述する選択回路２５の出力とを加算するも
のであり、選択回路２５から供給される値をｙ（ｎ）と
すると、ｙ（ｎ＋１）＝ｙ（ｎ）＋Ｇain（△Ｓ）の加
算を行い、ｙ（ｎ＋１）を出力する
視するものであり、上記書き込みタイミングＣＫinでカ
ウンタ値をアップし、上記読み出しタイミングＣＯでカ
ウンタ値をダウンすることで、ＦＩＦＯ２０における現
在のデータ量△Ｓを示す。変換部２４は、カウンタ２３
のカウンタ値である現在のデータ量△Ｓに対して非線形
変換を施してデータＧain（△Ｓ）を出力するものであ
り、変換したデータＧain（△Ｓ）を全加算器２６に供
給する。ここで、図３は、変換部２４の変換特性を示す
テーブルである。全加算器２６は、上記データＧain
（△Ｓ）と後述する選択回路２５の出力とを加算するも
のであり、選択回路２５から供給される値をｙ（ｎ）と
すると、ｙ（ｎ＋１）＝ｙ（ｎ）＋Ｇain（△Ｓ）の加
算を行い、ｙ（ｎ＋１）を出力する
【００１９】選択回路２５は、全加算器２６に上記ｙ
（ｎ）を与えるものであり、動作開始時には初期値ｙ
（０）を、以降はラッチ回路２７の出力ｙ（ｎ）を選択
する。ここで、初期値ｙ（０）は、４４．１ｋＨｚを４
８ｋＨｚに変換する、この実施形態では、ｙ（０）＝４
０９６×（４４．１／４８）に設定されている。なお、
この初期値を与えるのは、動作が安定するまでの時間が
短縮するためであり、必須ではない。全加算器２６は、
上述した式に従って、ｙ（ｎ＋１）をラッチ回路２７に
与える。ラッチ回路２７は、全加算器２６の加算結果を
外部入力されるクロックＣＫout（４８ｋＨｚ）に同期
してラッチし、上記選択回路２５に供給（フィードバッ
ク）するとともに、全加算器２８に供給する。
（ｎ）を与えるものであり、動作開始時には初期値ｙ
（０）を、以降はラッチ回路２７の出力ｙ（ｎ）を選択
する。ここで、初期値ｙ（０）は、４４．１ｋＨｚを４
８ｋＨｚに変換する、この実施形態では、ｙ（０）＝４
０９６×（４４．１／４８）に設定されている。なお、
この初期値を与えるのは、動作が安定するまでの時間が
短縮するためであり、必須ではない。全加算器２６は、
上述した式に従って、ｙ（ｎ＋１）をラッチ回路２７に
与える。ラッチ回路２７は、全加算器２６の加算結果を
外部入力されるクロックＣＫout（４８ｋＨｚ）に同期
してラッチし、上記選択回路２５に供給（フィードバッ
ク）するとともに、全加算器２８に供給する。
【００２０】全加算器２８は、上記ラッチ回路２７から
供給される値と後述するラッチ回路２９から供給（フィ
ードバック）される値とを加算し、加算結果をラッチ回
路２９に供給するとともに、キャリアを読み出しタイミ
ングＣＯとして上述した読み出し制御部２２とカウンタ
２３に供給する。ラッチ回路２９は、上記加算結果を外
部入力されるクロックＣＫout（４８ｋＨｚ）に同期し
てラッチし、上記全加算器２８に供給するとともに、補
間比として後述する補間部３０に供給する。
供給される値と後述するラッチ回路２９から供給（フィ
ードバック）される値とを加算し、加算結果をラッチ回
路２９に供給するとともに、キャリアを読み出しタイミ
ングＣＯとして上述した読み出し制御部２２とカウンタ
２３に供給する。ラッチ回路２９は、上記加算結果を外
部入力されるクロックＣＫout（４８ｋＨｚ）に同期し
てラッチし、上記全加算器２８に供給するとともに、補
間比として後述する補間部３０に供給する。
【００２１】ここまでで説明したＦＩＦＯ２０〜ラッチ
回路２９により、本発明の非同期信号入力装置が構成さ
れる。なお、補間部３０を含む本発明のサンプリング周
波数変換装置については後述する。
回路２９により、本発明の非同期信号入力装置が構成さ
れる。なお、補間部３０を含む本発明のサンプリング周
波数変換装置については後述する。
【００２２】ここで、上記非同期信号入力装置としての
実施形態の動作について説明する。図２は、動作を説明
するためのタイミングチャートである。全体として、こ
の非同期信号入力装置は、４４．１ｋＨｚのクロックＣ
Ｋinに基づいて、ＦＩＦＯ２０に入力されるデータＤin
に対して４８ｋＨｚのクロックＣＫoutを使用して同期
をとる構成となっている。すなわち、読み出し制御部２
２に与えられる読み出しタイミングＣＯとして図２に示
すように４８ｋＨｚのクロックＣＫoutのパルスをとこ
ろどころ抜いたようなパルスを作成する。このような入
力データに同期した読み出しタイミングＣＯを作成して
ＦＩＦＯ２０に供給することにより、入力データを確実
に取り込むことができる。
実施形態の動作について説明する。図２は、動作を説明
するためのタイミングチャートである。全体として、こ
の非同期信号入力装置は、４４．１ｋＨｚのクロックＣ
Ｋinに基づいて、ＦＩＦＯ２０に入力されるデータＤin
に対して４８ｋＨｚのクロックＣＫoutを使用して同期
をとる構成となっている。すなわち、読み出し制御部２
２に与えられる読み出しタイミングＣＯとして図２に示
すように４８ｋＨｚのクロックＣＫoutのパルスをとこ
ろどころ抜いたようなパルスを作成する。このような入
力データに同期した読み出しタイミングＣＯを作成して
ＦＩＦＯ２０に供給することにより、入力データを確実
に取り込むことができる。
【００２３】この読み出しタイミングＣＯをキャリーア
ウトとして発生する全加算器２８およびラッチ回路２９
からなる累算部は、１２ビットで構成されており、例え
ば２＾１２（←２の１２乗の意味）＝４０９６なる値が
与えられているとすると、４８ｋＨｚの毎タイミングで
キャリーアウトＣＯを発生する。すなわち、４０９６な
る値が前段のラッチ回路２７から与えられているときに
は４８ｋＨｚのクロックＣＫoutをそのまま読み出し制
御部２２に供給するように動作する。一方、４０９６よ
り小さいな値、例えば、上記初期値４０９６×（４４．
１／４８）が与えられているとすると、４８ｋＨｚの毎
タイミングではキャリーアウトＣＯを発生しない。すな
わち、４８ｋＨｚのクロックＣＫoutのところどころで
パルスを抜いた図２に示すようなＣＯを発生する。
ウトとして発生する全加算器２８およびラッチ回路２９
からなる累算部は、１２ビットで構成されており、例え
ば２＾１２（←２の１２乗の意味）＝４０９６なる値が
与えられているとすると、４８ｋＨｚの毎タイミングで
キャリーアウトＣＯを発生する。すなわち、４０９６な
る値が前段のラッチ回路２７から与えられているときに
は４８ｋＨｚのクロックＣＫoutをそのまま読み出し制
御部２２に供給するように動作する。一方、４０９６よ
り小さいな値、例えば、上記初期値４０９６×（４４．
１／４８）が与えられているとすると、４８ｋＨｚの毎
タイミングではキャリーアウトＣＯを発生しない。すな
わち、４８ｋＨｚのクロックＣＫoutのところどころで
パルスを抜いた図２に示すようなＣＯを発生する。
【００２４】この全加算器２８のキャリーアウト発生タ
イミングを決定する数値を作成するのがカウンタ２３〜
ラッチ回路２７で構成される部分である。変換部２４
は、カウンタ２３が示すＦＩＦＯ２０のデータ量△Ｓに
基づいて、このデータ量△Ｓが常に適正な量（この実施
形態では２個）を維持するようなデータＧain（△Ｓ）
を発生する。すなわち、△Ｓが小のときには、変換部２
４によって小さいな値（負の値）が出力されるので、読
み出しタイミングＣＯの発生が少なくなるように動作
し、逆に、△Ｓが大のときには、変換部２４によって大
きめの値（正の値）が出力されるので、読み出しタイミ
ングＣＯの発生が多くなるように動作する。また、△Ｓ
が適正な量（２個）のときには、変換部２４から出力さ
れる値は「０」である。この△ＳとＧain（△Ｓ）の関
係については前述したとおり、図３のテーブルに従う
が、非線形の関係になっているのは、目標値を外れれば
外れるほど、修正量を大きくして目標値に早く収束する
よう、また、目標値にロックしていれば修正量を小さく
して安定動作させるためである。この変換部２４の出力
あＨ，全加算器２６において、選択回路２５の出力と加
算される。すなわち、この全加算器２６の出力は、選択
回路２５から出力される初期値４０９６×（４４．１／
４８）をスタートとして、カウンタ２３が示すＦＩＦＯ
２０のデータ量△Ｓに応じて増減していくこととなる。
この全加算器２６の出力は、クロックＣＫout（４８ｋ
Ｈｚ）に基づいてラッチ回路２７でラッチされる。
イミングを決定する数値を作成するのがカウンタ２３〜
ラッチ回路２７で構成される部分である。変換部２４
は、カウンタ２３が示すＦＩＦＯ２０のデータ量△Ｓに
基づいて、このデータ量△Ｓが常に適正な量（この実施
形態では２個）を維持するようなデータＧain（△Ｓ）
を発生する。すなわち、△Ｓが小のときには、変換部２
４によって小さいな値（負の値）が出力されるので、読
み出しタイミングＣＯの発生が少なくなるように動作
し、逆に、△Ｓが大のときには、変換部２４によって大
きめの値（正の値）が出力されるので、読み出しタイミ
ングＣＯの発生が多くなるように動作する。また、△Ｓ
が適正な量（２個）のときには、変換部２４から出力さ
れる値は「０」である。この△ＳとＧain（△Ｓ）の関
係については前述したとおり、図３のテーブルに従う
が、非線形の関係になっているのは、目標値を外れれば
外れるほど、修正量を大きくして目標値に早く収束する
よう、また、目標値にロックしていれば修正量を小さく
して安定動作させるためである。この変換部２４の出力
あＨ，全加算器２６において、選択回路２５の出力と加
算される。すなわち、この全加算器２６の出力は、選択
回路２５から出力される初期値４０９６×（４４．１／
４８）をスタートとして、カウンタ２３が示すＦＩＦＯ
２０のデータ量△Ｓに応じて増減していくこととなる。
この全加算器２６の出力は、クロックＣＫout（４８ｋ
Ｈｚ）に基づいてラッチ回路２７でラッチされる。
【００２５】以上の動作により、前述したように、全体
として、この非同期信号入力装置は、４４．１ｋＨｚの
クロックＣＫinに基づいて、ＦＩＦＯ２０に入力される
データＤinに対して４８ｋＨｚのクロックＣＫoutを使
用して同期をとるよう動作する。
として、この非同期信号入力装置は、４４．１ｋＨｚの
クロックＣＫinに基づいて、ＦＩＦＯ２０に入力される
データＤinに対して４８ｋＨｚのクロックＣＫoutを使
用して同期をとるよう動作する。
【００２６】次に、上記ＦＩＦＯ２０〜ラッチ回路２９
で構成される非同期信号入力装置と補間部３０とを組み
合わせたサンプリング周波数変換装置について説明す
る。上述した通り、ＦＩＦＯ２０から供給されるデータ
は、クロックＣＫout（４８ｋＨｚ）のパルスをところ
どころ抜いたようなパルスに従って出力されるが、その
出力を正確な４８ｋＨｚのサンプリング周波数の信号に
変換してＤoutとして出力するのが補間部３０である。
で構成される非同期信号入力装置と補間部３０とを組み
合わせたサンプリング周波数変換装置について説明す
る。上述した通り、ＦＩＦＯ２０から供給されるデータ
は、クロックＣＫout（４８ｋＨｚ）のパルスをところ
どころ抜いたようなパルスに従って出力されるが、その
出力を正確な４８ｋＨｚのサンプリング周波数の信号に
変換してＤoutとして出力するのが補間部３０である。
【００２７】補間部３０の詳細を説明する前に、補間の
原理について図４を参照して説明する。○印で示す入力
サンプル地から×印で示す補間ポイントの値を算出する
に当たっては、直線補間、高次補間のいずれにおいて
も、△ｔ、Ｔ、入力サンプル値Ｄが分かれば算出でき
る。例えば、直線補間にあっては、｛Ｄ（ｔ＋１）−Ｄ
（ｔ）｝×（△ｔ／Ｔ）＋Ｄ（ｔ）を演算することで求
められる。
原理について図４を参照して説明する。○印で示す入力
サンプル地から×印で示す補間ポイントの値を算出する
に当たっては、直線補間、高次補間のいずれにおいて
も、△ｔ、Ｔ、入力サンプル値Ｄが分かれば算出でき
る。例えば、直線補間にあっては、｛Ｄ（ｔ＋１）−Ｄ
（ｔ）｝×（△ｔ／Ｔ）＋Ｄ（ｔ）を演算することで求
められる。
【００２８】図１に戻って、上記入力サンプル値Ｄにつ
いてはＦＩＦＯ２０より供給され、上記△ｔに相当する
情報はラッチ回路２９より与えられる。Ｔについては４
０９６の固定値であり、補間部３０はこれらの情報をも
とに、上記直線補間の式または高次補間の式に従ってＤ
outを算出する。
いてはＦＩＦＯ２０より供給され、上記△ｔに相当する
情報はラッチ回路２９より与えられる。Ｔについては４
０９６の固定値であり、補間部３０はこれらの情報をも
とに、上記直線補間の式または高次補間の式に従ってＤ
outを算出する。
【００２９】ところで、前述した通り、全加算器２８か
ら発生される読み出しタイミングＣＯはクロックＣＫou
t（４８ｋＨｚ）に対してパルスをところどころ抜いた
ような形態になっているため、ＦＩＦＯ２０から出力さ
れるデータも４８ｋＨｚの全てのタイミングでは発生さ
れない。一方、補間に関する情報△ｔはＣＫout（４８
ｋＨｚ）の全てのタイミングで更新される。このことが
補間を良好に行う上で重要な作用をする。そのことを図
２を参照して説明する。
ら発生される読み出しタイミングＣＯはクロックＣＫou
t（４８ｋＨｚ）に対してパルスをところどころ抜いた
ような形態になっているため、ＦＩＦＯ２０から出力さ
れるデータも４８ｋＨｚの全てのタイミングでは発生さ
れない。一方、補間に関する情報△ｔはＣＫout（４８
ｋＨｚ）の全てのタイミングで更新される。このことが
補間を良好に行う上で重要な作用をする。そのことを図
２を参照して説明する。
【００３０】図中、Ｄ（Ａ１）、Ｄ（Ａ２）、…は４
４．１ｋＨｚのクロックＣＫinに従って、ＦＩＦＯ２０
のアドレスＡ１、Ａ２、…に書き込まれる入力データを
示している。ＦＩＦＯ２０に記憶されたデータの読み出
しは、読み出しタイミングＣＯを読み出し制御部２２で
カウントした値（図２中、Ｒアドレスポインタで示され
る）に従って行われる。また、補間に関する情報△ｔ
は、クロックＣＫout（４８ｋＨｚ）のタイミングでラ
ッチ２９から出力される（図２中、Ｌ２出力で示され
る）。すなわち、ＣＯが発生したタイミングにおいて
は、更新されたデータＤおよび更新された補間情報△ｔ
に基づいて補間演算が行われ、ＣＯが発生されないクロ
ックＣＫoutの発生タイミングにおいては、前回のデー
タＤおよび更新された補間情報△ｔに基づいて補間演算
が行われることにより、図示の通り、理にかなった補間
処理が行われる。
４．１ｋＨｚのクロックＣＫinに従って、ＦＩＦＯ２０
のアドレスＡ１、Ａ２、…に書き込まれる入力データを
示している。ＦＩＦＯ２０に記憶されたデータの読み出
しは、読み出しタイミングＣＯを読み出し制御部２２で
カウントした値（図２中、Ｒアドレスポインタで示され
る）に従って行われる。また、補間に関する情報△ｔ
は、クロックＣＫout（４８ｋＨｚ）のタイミングでラ
ッチ２９から出力される（図２中、Ｌ２出力で示され
る）。すなわち、ＣＯが発生したタイミングにおいて
は、更新されたデータＤおよび更新された補間情報△ｔ
に基づいて補間演算が行われ、ＣＯが発生されないクロ
ックＣＫoutの発生タイミングにおいては、前回のデー
タＤおよび更新された補間情報△ｔに基づいて補間演算
が行われることにより、図示の通り、理にかなった補間
処理が行われる。
【００３１】なお、このような補間を行うために必要な
ＦＩＦＯ２０のアドレス制御および補間情報△ｔの作成
は、補間処理だけのために特別に必要になるものではな
く、ＦＩＦＯ２０からラッチ回路２９で構成される非同
期信号入力装置として自ずと必要な構成である。よっ
て、本願発明の非同期信号入力装置は特にサンプリング
周波数変換装置に適用して好適なものと言える。
ＦＩＦＯ２０のアドレス制御および補間情報△ｔの作成
は、補間処理だけのために特別に必要になるものではな
く、ＦＩＦＯ２０からラッチ回路２９で構成される非同
期信号入力装置として自ずと必要な構成である。よっ
て、本願発明の非同期信号入力装置は特にサンプリング
周波数変換装置に適用して好適なものと言える。
【００３２】
【発明の効果】以上、説明したように、この発明によれ
ば、記憶手段に対して、所定の書き込み周期でデータを
書き込むとともに、所定の読み出し周期でデータを読み
出す際、データ量計測手段によって、記憶手段のデータ
量を計測し、該データ量に応じた周期で、読み出し信号
生成手段によって、記憶手段に対する所定の読み出し信
号を生成するようにしたので、自動的に入力データのサ
ンプリング周波数に応じて動作させることができ、ノイ
ズ発生を防止することができるという利点が得られる。
ば、記憶手段に対して、所定の書き込み周期でデータを
書き込むとともに、所定の読み出し周期でデータを読み
出す際、データ量計測手段によって、記憶手段のデータ
量を計測し、該データ量に応じた周期で、読み出し信号
生成手段によって、記憶手段に対する所定の読み出し信
号を生成するようにしたので、自動的に入力データのサ
ンプリング周波数に応じて動作させることができ、ノイ
ズ発生を防止することができるという利点が得られる。
【図１】 本発明の実施形態の構成を示すブロック図で
ある。
ある。
【図２】 本実施形態の動作を説明するためのタイミン
グチャートである。
グチャートである。
【図３】 ＦＩＦＯのデータ量△ＳとゲインＧain（△
Ｓ）との対応関係を示す概念図である。
Ｓ）との対応関係を示す概念図である。
【図４】 補間部における動作を説明するための概念図
である。
である。
【図５】 従来のＦＩＦＯを使用したサンプリング周波
数変換装置の構成を示すブロック図である。
数変換装置の構成を示すブロック図である。
【図６】 従来のＦＩＦＯを使用しないサンプリング周
波数変換装置の構成を示すブロック図である。
波数変換装置の構成を示すブロック図である。
【図７】 従来のＦＩＦＯを使用したサンプリング周波
数変換装置の入出力信号（データ）の波形を示す概念図
である。
数変換装置の入出力信号（データ）の波形を示す概念図
である。
２０ ＦＩＦＯ（記憶手段） ２１ 書き込み制御部 ２２ 読み出し制御部 ２３ カウンタ（データ量計測手段） ２４ 変換部（変換手段） ２５ 選択回路 ２６ 全加算器（読み出し信号生成手段） ２７ ラッチ回路（読み出し信号生成手段） ２８ 全加算器（読み出し信号生成手段、補間比生成手
段） ２９ ラッチ回路（補間比生成手段） ３０ 補間部（補間手段）
段） ２９ ラッチ回路（補間比生成手段） ３０ 補間部（補間手段）
Claims (5)
- 【請求項１】 所定の周期で入力されるデータを、所定
の書き込み信号で書き込むとともに、所定の読み出し信
号でデータを読み出す記憶手段と、 前記記憶手段のデータ量を計測するデータ量計測手段
と、 前記データ量計測手段によって計測されたデータ量に応
じた周期で、前記読み出し信号を生成する読み出し信号
生成手段とを具備することを特徴とする非同期信号入力
装置。 - 【請求項２】 前記データ量計測手段によって計測され
たデータ量に非線形ゲインを与える変換手段を具備し、 前記読み出し周期信号手段は、前記変換手段によって非
線形ゲインを与えられたデータ量に応じた周期で前記読
み出し信号を生成することを特徴とする請求項１記載の
非同期信号入力装置。 - 【請求項３】 前記データ量計測手段は、前記前記記憶
手段に対する前記所定の書き込み信号でカウントアップ
し、前記所定の読み出し信号でカウントダウンすること
により、前記記憶手段のデータ量を計測することを特徴
とする請求項１または２記載の非同期信号入力装置。 - 【請求項４】 所定の周期で入力されるデータを、所定
の書き込み信号で書き込むとともに、所定の読み出し信
号でデータを読み出す記憶手段と、 前記記憶手段のデータ量を計測するデータ量計測手段
と、 前記データ量計測手段によって計測されたデータ量に応
じた周期で、前記読み出し信号を生成する読み出し信号
生成手段と、前記変換手段によって非線形ゲインを与え
られたデータ量に基づいて、前記記憶手段から出力され
るデータに対する補間情報を生成する補間情報生成手段
と、 前記読み出し信号生成手段によって生成された読み出し
信号によって前記記憶手段から読み出されるデータを、
前記補間情報生成手段によって生成された補間情報に基
づいて補間する補間手段とを具備することを特徴とする
サンプリング周波数変換装置。 - 【請求項５】 前記補間手段は、前記読み出し信号が発
生したタイミングでは、該読み出し信号によって前記記
憶手段から新たに読み出されたデータおよび前記補正情
報に基づいて補間し、 読み出し信号が発生されないタイミングでは、前回のデ
ータおよび前記補正情報に基づいて補間することを特徴
とする請求項４記載のサンプリング周波数変換装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20635297A JP3470561B2 (ja) | 1997-07-31 | 1997-07-31 | 非同期信号入力装置およびサンプリング周波数変換装置 |
| US09/124,752 US6263036B1 (en) | 1997-07-30 | 1998-07-29 | Asynchronous signal input apparatus and sampling frequency conversion apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20635297A JP3470561B2 (ja) | 1997-07-31 | 1997-07-31 | 非同期信号入力装置およびサンプリング周波数変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1155075A true JPH1155075A (ja) | 1999-02-26 |
| JP3470561B2 JP3470561B2 (ja) | 2003-11-25 |
Family
ID=16521900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20635297A Expired - Lifetime JP3470561B2 (ja) | 1997-07-30 | 1997-07-31 | 非同期信号入力装置およびサンプリング周波数変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3470561B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005217664A (ja) * | 2004-01-28 | 2005-08-11 | Nec Electronics Corp | サンプリングレート変換装置及びサンプリングレート変換方法 |
| JP2006238044A (ja) * | 2005-02-24 | 2006-09-07 | Yamaha Corp | 伝送制御装置およびサンプリング周波数変換装置 |
| JP2006261812A (ja) * | 2005-03-15 | 2006-09-28 | Yamaha Corp | 伝送制御装置およびサンプリング周波数変換装置 |
| JP2006279106A (ja) * | 2005-03-25 | 2006-10-12 | Yamaha Corp | サンプリング周波数変換装置 |
| JP2008085964A (ja) * | 2006-09-29 | 2008-04-10 | Yamaha Corp | サンプリング周波数変換装置 |
| US7450678B2 (en) | 2003-12-04 | 2008-11-11 | Yamaha Corporation | Asynchronous signal input apparatus and sampling frequency conversion apparatus |
| US7570727B2 (en) | 2005-02-24 | 2009-08-04 | Yamaha Corporation | Data transmission controller and sampling frequency converter |
-
1997
- 1997-07-31 JP JP20635297A patent/JP3470561B2/ja not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7450678B2 (en) | 2003-12-04 | 2008-11-11 | Yamaha Corporation | Asynchronous signal input apparatus and sampling frequency conversion apparatus |
| JP2005217664A (ja) * | 2004-01-28 | 2005-08-11 | Nec Electronics Corp | サンプリングレート変換装置及びサンプリングレート変換方法 |
| JP2006238044A (ja) * | 2005-02-24 | 2006-09-07 | Yamaha Corp | 伝送制御装置およびサンプリング周波数変換装置 |
| US7570727B2 (en) | 2005-02-24 | 2009-08-04 | Yamaha Corporation | Data transmission controller and sampling frequency converter |
| JP2006261812A (ja) * | 2005-03-15 | 2006-09-28 | Yamaha Corp | 伝送制御装置およびサンプリング周波数変換装置 |
| JP4661284B2 (ja) * | 2005-03-15 | 2011-03-30 | ヤマハ株式会社 | 伝送制御装置 |
| JP2006279106A (ja) * | 2005-03-25 | 2006-10-12 | Yamaha Corp | サンプリング周波数変換装置 |
| JP2008085964A (ja) * | 2006-09-29 | 2008-04-10 | Yamaha Corp | サンプリング周波数変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3470561B2 (ja) | 2003-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7408485B1 (en) | Asynchronous sampling rate converter and method for audio DAC | |
| US7602875B2 (en) | Sampling rate conversion method and apparatus | |
| KR0185594B1 (ko) | 샘플링 레이트 변환 장치 | |
| US6263036B1 (en) | Asynchronous signal input apparatus and sampling frequency conversion apparatus | |
| JPH1155075A (ja) | 非同期信号入力装置およびサンプリング周波数変換装置 | |
| KR100684245B1 (ko) | 데이터 전송 제어기 및 샘플링 주파수 변환기 | |
| US4612838A (en) | Electronic musical instrument | |
| JPH0845181A (ja) | デジタル・オーディオ・サンプル・クロックの直接合成回路及び方法 | |
| JP2536493B2 (ja) | 波形読出装置 | |
| JP2657372B2 (ja) | 音程制御装置 | |
| JP3252296B2 (ja) | 波形データ出力装置 | |
| JP2669073B2 (ja) | Ｐｃｍ音源装置 | |
| JP2769690B2 (ja) | 遅延装置 | |
| JP4095206B2 (ja) | 波形発生方法および装置 | |
| JP2558245B2 (ja) | 音程制御装置 | |
| JP4164160B2 (ja) | レベルメータ表示装置 | |
| JPH09330070A (ja) | １ビット方式制御波形生成回路 | |
| JP3107354B2 (ja) | 効果装置 | |
| JP2991436B2 (ja) | 楽音信号発生装置 | |
| JP3223555B2 (ja) | 波形読出装置 | |
| JPS58119022A (ja) | 遅延制御装置 | |
| GB2124817A (en) | Electronic musical instrument | |
| JPS5831643A (ja) | 標準信号発生装置 | |
| JPS6156515A (ja) | アナログ−デジタル変換装置 | |
| JPS5954321A (ja) | アナログ・デイジタル変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070912 Year of fee payment: 4 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070912 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |