JP2536493B2 - 波形読出装置 - Google Patents

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は記憶されている波形を読み出す波形読出装置
に関するものである。

［従来技術とその問題点］ 電子楽器の従来例として、外部音を所定の周期でサン
プリングして、Ａ−Ｄ（アナログ−デジタル）変換し、
これを波形メモリに書き込んでおいて、楽音の放音のた
びごとに記憶容量の問題からこの波形メモリ内の一部の
波形情報を繰り返し読み出すループ機能を備えたものが
実現されている。

この場合、繰り返し読み出す波形情報が、第５図に示
すように最終アドレスで波形レベルが「０」となるゼロ
クロスポイントとなっていれば、繰り返し読み出しを行
っても、第６図に示すように比較的なめらかな再生を行
うことができる。しかし、第７図に示すように最終アド
レスで波形のゼロクロスポイントがない場合には、波形
のつなぎ目が連続しないため、クリック音が発生したり
又、もとの波形の周波数と異なる周波数にて再生されて
しまうという問題点があった。

［発明の目的］ この発明は上述した事情に鑑みてなされたもので、そ
の目的とするところは、ループ機能を実行させたときク
リック音が発生せず、又周波数が変動しないで再生を行
うことのできる波形読出装置を提供することにある。

［発明の要点］ この発明は上述した目的を達成するために、記憶波形
を繰り返し読み出す際、読み出し波形が連続するよう
に、読み出しアドレスの先頭アドレスの補正を行うよう
にしたことを要点とするものである。

［実施例の構成］ 以下、本発明の一実施例につき図面を参照して詳述す
る。

本実施例では、波形メモリ３が記憶手段に、整数アド
レスレジスタ14及び少数アドレスレジスタ15がアドレス
発生手段に、リピートアドレスレジスタ17がスタートア
ドレス発生手段に、エンドアドレスレジスタ13がエンド
アドレス発生手段に、比較器22が検出手段に、アドレス
補正レジスタ16がアドレス補正データ発生手段に、少数
補正全加算器21がスタートアドレス補正手段に、データ
セレクタ23が復帰手段に夫々対応する。

本実施例は、時分割処理による８音ポリフォニック構
成の電子楽器で、これに応じ本実施例の各レジスタは８
段構成となっている。そして、読み出しアドレスは整数
部分と小数部分とからなっている。

第１図は電子楽器の全体回路を示すもので、図中１は
電子楽器の全ての動作を制御するCPUである。図中２は
マイクロフォンであって、外部の音を収音するのに用
い、このマイク２にて収音された音は、CPU1にてサンプ
リング処理を施され波形メモリ３に記憶される。この波
形メモリ３に記憶された波形は、スイッチ部４の操作に
より、ドライバ５を介しLCD6に表示される。一方、上記
スイッチ部４にて、LCD6に表示された波形を見ながら、
波形データをくり返し読み出すための波形の読み出し開
始のアドレス、読み出しアドレスの最終アドレス、読み
出し先頭アドレスの補正を行うためのデータ等の設定を
行い、上記データは波形制御部７に設定される。ここで
鍵盤８の鍵を押すと、上記波形制御部７にて波形メモリ
３に記憶された波形データが読み出され、波形作成部９
にて補間波形値を作成し、サウンドシステム10にて放音
させる。

第２図は波形制御部７の詳細を示すもので、図中11及
び12は８段構成の整数ピッチデータレジスタ及び小数ピ
ッチデータレジスタであって、この整数ピッチデータレ
ジスタ11、小数ピッチデータレジスタ12には、波形情報
の読み出しアドレスの歩進間隔を示す歩進間隔（ピッ
チ）データが整数部分と小数部分とに分けて記憶されて
いる。この整数ピッチデータレジスタ11、小数ピッチデ
ータレジスタ12内の歩進間隔データは、チャンネルタイ
ミングクロック信号φによって順次シフトされて、最終
段の歩進間隔データが、そのチャンネルタイミングのデ
ータとして夫々整数部加算器18、小数部加算器19に与え
られるとともに、整数ピッチデータレジスタ11、小数ピ
ッチデータレジスタ12に帰還入力されて、循環保持され
る。本実施例では、各チャンネルの歩進間隔データはす
べて［1.0」である。

一方、８段構成の整数アドレスレジスタ14、小数アド
レスレジスタ15には、波形情報の記憶されている波形メ
モリ３の読み出しアドレスデータがやはり整数部分と小
数部分とに分けて記憶されている。この整数アドレスレ
ジスタ14、小数アドレスレジスタ15内の読み出しアドレ
スデータはチャンネルタイミングクロック信号φによっ
て順次シフトされて、最終段の読み出しアドレスデータ
が、そのチャンネルタイミングのデータとして波形メモ
リ３に与えられる。また整数アドレスレジスタ14、小数
アドレスレジスタ15からの読み出しアドレスデータは、
整数部分がデータセレクタ23、整数補正半加算器20を介
して、整数部加算器18で上記整数ピッチデータレジスタ
11からの歩進間隔データの整数部分が加算されてアドレ
スの歩進がなされた後、整数アドレスレジスタ14に帰還
入力され、小数部分が小数補正全加算器21を介して、小
数部加算器19で上記小数ピッチデータレジスタ12からの
歩進間隔データの小数部分が加算されてアドレスの歩進
がなされた後、小数アドレスレジスタ15に帰還入力され
る。小数部加算器19での加算で生じるキャリ信号は整数
部加算器18に与えられて整数値への桁上げが行われる。

また、エンドアドレスレジスタ13には、波形メモリ３
の読み出しアドレスの最終アドレスが記憶されている。
このエンドアドレスレジスタ13内の最終アドレスデータ
は、チャンネルタイミングクロック信号φによって順次
シフトされて、最終段アドレスデータが、そのチャンネ
ルタイミングの最終アドレスデータとして比較器22に与
えられるとともに、エンドアドレスレジスタ13に帰還入
力されて循環保持される。

比較器22では、エンドアドレスレジスタ13から与えら
れる最終アドレスレジスタデータと、整数ピッチデータ
レジスタ１から与えられる読み出しアドレスデータの整
数値とが比較され、読み出しアドレスの整数値が最終ア
ドレスの値以上になると、最終アドレスに達したことを
示す検出信号が、ゲート24に開成信号として与えられる
とともに、データセレクタ23にセレクト切換信号として
与えられ、データセレクタ23の入力セレクタ先が整数ピ
ッチデータレジスタ11からリピートアドレスレジスタ17
に切り換えられる。

さらに、リピートアドレスレジスタ17には、波形メモ
リ３の繰り返し（リピート）読み出しを行うための先頭
アドレス（リピートアドレス）が記憶されている。この
リピートアドレスレジスタ17内の先頭アドレスデータ
は、チャンネルタイミングクロック信号φによって順次
シフトされて、最終段の先頭アドレスデータが、そのチ
ャンネルタイミングのデータとして出力されるととも
に、リピートアドレスレジスタ17に帰還入力されて循環
保持される。このリピートアドレスレジスタ17より出力
される先頭アドレスは、波形メモリ３の読み出しアドレ
スが最終アドレスに達した時に、上記データセレクタ2
3、整数補正半加算器20、整数部加算器18を介して整数
アドレスレジスタ14に入力され、読み出しアドレスが先
頭アドレスに戻される。

アドレス補正レジスタ16には、上記読み出しアドレス
が先頭アドレスに戻される際、波形メモリ３の読み出し
波形が連続するように、実際の読み出し先頭アドレスを
ずらして補正する補正アドレスが記憶されている。この
アドレス補正レジスタ16内の補正アドレスデータは、チ
ャンネルタイミングクロック信号φによって順次シフト
されて、最終段の補正アドレスデータが、そのチャンネ
ルタイミングのデータとして出力されるとともに、アド
レス補正レジスタ16に帰還入力されて循環保持される。
このアドレス補正レジスタ16より出力される補正アドレ
スは、上記リピートアドレスレジスタ17の先頭アドレス
の整数ピッチデータレジスタ11への入力と同時に、上記
ゲート24を介して小数補正全加算器21で小数ピッチデー
タレジスタ12からの読み出しアドレスの小数値と加算さ
れ、小数部加算器19を介して小数ピッチデータレジスタ
12に入力され、読み出し先頭アドレスの補正が行われ
る。小数補正全加算器21での加算で生じるキャリ信号は
整数補正半加算器20に与えられて整数値への桁上げが行
われる。

［実施例の動作］ 次に本実施例の動作について述べる。

まずマイクロフォン２を用いて外部の音を収音し、CP
U1にてサンプリング処理を施し、波形メモリ３に波形情
報を記憶させる。第３図に上記波形情報の一例を示す。

次にスイッチ部４にて、波形を表示させるための操作
を行い、LCD6に波形メモリ３に記憶している波形情報に
基づく波形を表示させる。更に、スイッチ部４の操作に
て画面をスクロールさせ、波形値が「０」となるサンプ
リングポイントを捜す。今、便宜上このサンプリングポ
イントをアドレス「０」とする。そして、スイッチ部４
の操作にてリピートアドレスレジスタ17にこの時のアド
レス「０」をセットする。次に、アドレス「０」以外の
箇所にて波形値がマイナスからプラスへ移るゼロクロス
ポイントの次のアドレスに対応する値「８」をエンドア
ドレスレジスタ13にセットする。その後、鍵盤８の鍵を
押しながら、スイッチ部４を操作して補正データをアド
レス補正レジスタ16にセットする。ここにおいて、聴感
上異和感のなくなったとき、上記スイッチ部４の操作を
停止させる。今、補正データは「0.4」になったとす
る。このとき、アドレス「0.4」の波形値と、アドレス
「８」の波形値とは一致することになる。

次に、演奏モードにし鍵盤８の鍵を押すと、整数アド
レスレジスタ14、小数アドレスレジスタ15の読み出しア
ドレスが「0.0」となっているチャンネル例えば第１チ
ャンネルが指定されたものとする。第１チャンネルのタ
イミングになると、整数アドレスレジスタ14より「０」
が出力されるから、比較器22より検出信号は出力され
ず、このためゲート24は閉成されて小数補正全加算器21
に補正データは与えられず、データセレクタ23の入力セ
レクト先は整数アドレスレジスタ14に切り換えられてい
る状態となる。

整数アドレスレジスタ14、小数アドレスレジスタ15よ
り出力された「0.0」の読み出しアドレスは、波形メモ
リ３に与えられて、アドレス「0.0」の波形情報が読み
出されて送出され、同時にデータセレクタ23、整数補正
半加算器20と小数補正全加算器21とを介して整数部加算
器18、小数部加算器19に与えられる。この整数部加算器
18と小数部加算器19には、整数ピッチデータレジスタ11
と小数ピッチデータレジスタ12より「1.0」の歩進間隔
データが与えられているので、上記「0.0」の読み出し
アドレスデータは「1.0」に歩進されて整数アドレスレ
ジスタ14と小数アドレスレジスタ15に帰還入力されてい
く。この処理が繰り返されていくことにより、波形メモ
リ３の読み出しアドレスデータは「1.0」「2.0」「3.
0」「4.0」……「8.0」と歩進されて、波形メモリ３よ
り波形情報が読み出されて送出されていくことになる。
波形メモリ３から読み出された波形値は、波形作成部９
にて補間処理が施され、サウンドシステム10にて放音さ
れる。

整数アドレスレジスタ14と小数アドレスレジスタ15と
からの読み出しアドレスデータが「8.0」になると、比
較器22より検出信号が出力されるので、整数補正半加算
器20には、整数アドレスレジスタ14からの「８」ではな
くリピートアドレスレジスタ17からの「０」がデータセ
レクタ23を介して与えられ、小数補正全加算器21には検
出信号によって開成されるアドレス補正レジスタ16から
の「0.4」が与えられる。これにより、小数補正全加算
器21では小数アドレスレジスタ15からの「0.0」の
「０」とアドレス補正レジスタ16からの「0.4」の
「４」が加算されて小数部加算器19に出力され、整数補
正半加算器20を通じリピートアドレスレジスタ17からの
「０」がそのまま整数部加算器18に出力される。この整
数部加算器18と小数部加算器19で、「1.0」の歩進間隔
データが整数補正半加算器20と小数補正全加算器21から
の「0.4」に加算されて「1.4」に歩進され、整数アドレ
スレジスタ14と小数アドレスレジスタ15に入力される。

こうして、「8.0」の読み出しアドレスの次のリピー
ト先頭アドレスは「1.0」ではなく「1.4」に補正され、
波形のリピート読み出しにあたっての波形の継ぎ目が連
続したなめらかなものとなる。この時、波形作成部９で
は波形メモリ３から読み出されたアドレス「１」の波形
値と、アドレス「２」の波形値とからアドレス「1.4」
に対応する波形値を補間処理にて求め、サウンドシステ
ム10に出力する。

続いて、波形メモリ３の読み出しアドレスデータが
「2.4」「3.4」「4.4」……「7.4」「8.4」と歩進され
ると、同様にしてアドレス補正レジスタ16とリピートア
ドレスレジスタ17より「0.4」が与えられるが、今度は
小数アドレスレジスタ15からの小数部は「０」ではなく
「8.4」の「４」であるから、小数補正全加算器21から
の出力は「0.8」の「８」となり、次の読み出しアドレ
スデータは「1.8」「2.8」「3.8」……「7.8」「8.8」
となる。同様にして、さらに次の読み出しアドレスデー
タは「2.2」「3.2」「4.2」……「7.2」「8.2」とな
り、以後「1.6」「2.6」「3.6」……「7.6」「8.6」、
「2.0」「3.0」……「7.0」「8.0」と続いていくことに
なる。第４図にこのようなループ機能による読み出し波
形を示す。

なお、エンドアドレスデータは上述の「８」に限ら
ず、更に次のゼロクロス点以降のアドレスの値でもよ
い。又各チャンネルごとに異なる波形を読み出すように
してもよい。更に補正手段の補正データは加算するもの
以外に減算等でもよく、上記実施例に何ら限定されるも
のではなく、このようなことは他の手段、各称について
も同様である。

［発明の効果］ この発明は以上詳細に説明したように、記憶波形の繰
り返し読み出す際、読み出し波形が連続するように、読
み出しアドレスの先頭アドレスの補正を行うようにした
から、波形を繰り返して読み出す際、波形の継ぎ目が連
続したものとなって、クリック音が発生せず、又もとの
波形の周波数と同じ周波数の楽音を放音出力させること
ができる等の効果を奏する。

【図面の簡単な説明】

図面は本発明の一実施例を示すもので、第１図は電子楽
器の全体回路図、第２図は波形制御部７の詳細図、第３
図は波形メモリ３の記憶波形情報を示す図、第４図は波
形メモリ３からのリピート読み出し波形を示す図、第５
図〜第８図は従来の記憶波形とリピート読み出し波形と
の対応関係を示す図である。 １……CPU、３……波形メモリ、７……波形制御部、10
……サウンドシステム、11……整数ピッチデータレジス
タ、12……小数ピッチデータレジスタ、16……アドレス
補正レジスタ、17……リピートアドレスレジスタ、18…
…整数部加算器、19……小数部加算器、22……比較器、
23……データセレクタ、24……ゲート、25……波形メモ
リ。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】周期性を有する波形の少なくとも一周期分
   を記憶する記憶手段と、 この記憶手段から上記波形の一周期分を繰り返し読み出
   すために、上記波形の所定のループ区間における読出ア
   ドレスを発生するアドレス発生手段と、 上記所定のループ区間のスタートアドレスを発生するス
   タートアドレス発生手段と、 上記所定のループ区間のエンドアドレスを発生するエン
   ドアドレス発生手段と、 上記アドレス発生手段の発生する読出アドレスが上記エ
   ンドアドレスに到達したことを検出する検出手段と、 上記波形の一周期の最終アドレスと上記エンドアドレス
   との差分を補正するアドレス補正データを発生するアド
   レス補正データ発生手段と、 このアドレス補正データ発生手段の発生するアドレス補
   正データに基づいて上記スタートアドレスを補正して、
   新たなスタートアドレスを発生するスタートアドレス補
   正手段と、 上記検出手段により上記アドレス発生手段の発生する読
   出アドレスが上記エンドアドレスに到達したことが検出
   されると、上記アドレス発生手段の発生する読出アドレ
   スを上記スタートアドレス補正手段の発生する上記新た
   なスタートアドレスに復帰させる復帰手段と、 を有することを特徴とする波形読出装置。