JP2530695Y2 - 電子楽器のアドレス制御装置 - Google Patents
電子楽器のアドレス制御装置Info
- Publication number
- JP2530695Y2 JP2530695Y2 JP1987153682U JP15368287U JP2530695Y2 JP 2530695 Y2 JP2530695 Y2 JP 2530695Y2 JP 1987153682 U JP1987153682 U JP 1987153682U JP 15368287 U JP15368287 U JP 15368287U JP 2530695 Y2 JP2530695 Y2 JP 2530695Y2
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- loop
- point
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は入力する波形の所定区間の振幅データを繰り
返し再生することのできる電子楽器のアドレス制御装置
に関する。
返し再生することのできる電子楽器のアドレス制御装置
に関する。
従来、電子ピアノなどにおいて、楽音の振幅データを
記憶するメモリのデータ量を減らす為、ある一定区間の
振幅データの繰り返しにより表わせる波形については、
メモリの所定区間の振幅データを繰り返し読出すことに
より楽音を出力するいわゆるループ再生が行われてい
る。また入力した波形をサンプリングして、その波形の
所定区間をユーザが指定すると、その所定区間の振幅デ
ータを繰り返し読出して出力するループ再生が可能なも
のもある。
記憶するメモリのデータ量を減らす為、ある一定区間の
振幅データの繰り返しにより表わせる波形については、
メモリの所定区間の振幅データを繰り返し読出すことに
より楽音を出力するいわゆるループ再生が行われてい
る。また入力した波形をサンプリングして、その波形の
所定区間をユーザが指定すると、その所定区間の振幅デ
ータを繰り返し読出して出力するループ再生が可能なも
のもある。
このような電子楽器では、例えば入力した波形を表示
部に表示させ、表示部において、始点と終点を指定し、
特定のループ区間を指定すると、アドレス制御装置は入
力した波形の振幅データを記憶しているメモリ上の対応
するアドレスをそれぞれループスタートアドレス、ルー
プエンドアドレスとして設定し、それらのアドレス間の
振幅データを繰り返し読出するようになっている。
部に表示させ、表示部において、始点と終点を指定し、
特定のループ区間を指定すると、アドレス制御装置は入
力した波形の振幅データを記憶しているメモリ上の対応
するアドレスをそれぞれループスタートアドレス、ルー
プエンドアドレスとして設定し、それらのアドレス間の
振幅データを繰り返し読出するようになっている。
このようにして出力される従来のループ再生波形につ
いて第4図(a)〜(d)を参照して説明する。
いて第4図(a)〜(d)を参照して説明する。
同図において横軸の「0〜8」の各点は各サンプリン
グ点の振幅データのアドレスを示す。
グ点の振幅データのアドレスを示す。
ユーザが表示部に表示された波形の振幅がほぼ「0」
となる2つの点を指定し、第4図(a)に示すループ区
間を指定した場合、振幅値「0」の始点および終点に対
応するアドレスが存在するので、それぞれスタートアド
レスとして「0番地」が、エンドアドレスとして「8番
地」が設定される。またこのループ区間には「0〜8番
地」の9個のアドレスが存在する。このように設定され
たスタートアドレスの振幅データから順次読出し、さら
に各アドレス間の振幅データを補間により求める。そし
て読出しアドレスがエンドアドレスの「8番地」に達し
たときには、スタートアドレスの「0番地」を新たな読
出しアドレスとしてセットすることにより、ユーザによ
り指定された所定のループ区間の振幅データを繰り返し
読出すことができる。また、この場合スタートアドレス
とエンドアドレスの振幅データが一致しているので、ル
ープ再生による出力波形は第4図(b)に示すように連
続した波形となる。
となる2つの点を指定し、第4図(a)に示すループ区
間を指定した場合、振幅値「0」の始点および終点に対
応するアドレスが存在するので、それぞれスタートアド
レスとして「0番地」が、エンドアドレスとして「8番
地」が設定される。またこのループ区間には「0〜8番
地」の9個のアドレスが存在する。このように設定され
たスタートアドレスの振幅データから順次読出し、さら
に各アドレス間の振幅データを補間により求める。そし
て読出しアドレスがエンドアドレスの「8番地」に達し
たときには、スタートアドレスの「0番地」を新たな読
出しアドレスとしてセットすることにより、ユーザによ
り指定された所定のループ区間の振幅データを繰り返し
読出すことができる。また、この場合スタートアドレス
とエンドアドレスの振幅データが一致しているので、ル
ープ再生による出力波形は第4図(b)に示すように連
続した波形となる。
一方、第4図(c)に示すようなループ区間が指定さ
れた場合、すなわちループ区間の始点と終点の振幅デー
タが一致しておらず、さらに終点の近傍に始点と一致す
る振幅、傾きの点がメモリにアドレスに存在しない場合
には、振幅値「0」の始点に対応する「0番地」がスタ
ートアドレスとして設定され、一周期を越え、終点の近
傍で始点に振幅、傾きがより近い点のアドレス、「8番
地」がエンドアドレスとして設定される。そして「0番
地」の振幅データから順次読出し、さらに各アドレス間
の振幅データを補間により求める。その後読出しアドレ
スがエンドアドレスの「8番地」に達すると、新たな読
出しアドレスとして「0番地」がセットされ、指定され
たループ区間の振幅データが繰り返し読出され、第4図
(d)に示すような再生波形が出力される。
れた場合、すなわちループ区間の始点と終点の振幅デー
タが一致しておらず、さらに終点の近傍に始点と一致す
る振幅、傾きの点がメモリにアドレスに存在しない場合
には、振幅値「0」の始点に対応する「0番地」がスタ
ートアドレスとして設定され、一周期を越え、終点の近
傍で始点に振幅、傾きがより近い点のアドレス、「8番
地」がエンドアドレスとして設定される。そして「0番
地」の振幅データから順次読出し、さらに各アドレス間
の振幅データを補間により求める。その後読出しアドレ
スがエンドアドレスの「8番地」に達すると、新たな読
出しアドレスとして「0番地」がセットされ、指定され
たループ区間の振幅データが繰り返し読出され、第4図
(d)に示すような再生波形が出力される。
しかしながら、この場合スタートアドレス(0番地)
とエンドアドレス(8番地)の振幅データが一致してい
ないので、ループ再生の出力波形はループの繰り返し点
において不連続となり、再生音にクリック音が生じると
いう問題があった。
とエンドアドレス(8番地)の振幅データが一致してい
ないので、ループ再生の出力波形はループの繰り返し点
において不連続となり、再生音にクリック音が生じると
いう問題があった。
以上説明したように、従来のアドレス制御装置では、
ループの始点と終点が指定された場合、波形のサンプリ
ング点に対応して指定されているメモリのアドレスし
か、ループのスタートアドレス、エンドアドレスとして
設定できないので、終点の近傍で始点と振幅および傾き
の一致するような点がメモリに存在しない場合には、振
幅および傾きが一致しなくとも、終点の近傍の点のアド
レスがエンドアドレスとして設定されていた。そのた
め、ループ区間のスタートアドレスとエンドアドレスの
振幅データが一致せず、再生波形に不連続点が生じ、再
生音にクリック音が生じるという問題点があった。
ループの始点と終点が指定された場合、波形のサンプリ
ング点に対応して指定されているメモリのアドレスし
か、ループのスタートアドレス、エンドアドレスとして
設定できないので、終点の近傍で始点と振幅および傾き
の一致するような点がメモリに存在しない場合には、振
幅および傾きが一致しなくとも、終点の近傍の点のアド
レスがエンドアドレスとして設定されていた。そのた
め、ループ区間のスタートアドレスとエンドアドレスの
振幅データが一致せず、再生波形に不連続点が生じ、再
生音にクリック音が生じるという問題点があった。
本考案の課題は読出しアドレスから所定のループ幅を
減算し、次の読出しアドレスを指定することにより、付
連続点のない再生波形を出力できるようにすることであ
る。
減算し、次の読出しアドレスを指定することにより、付
連続点のない再生波形を出力できるようにすることであ
る。
本考案は、繰り返し読出す振幅データの所定のアドレ
ス区間のアドレス幅をループ幅データにより指示するル
ープ幅指示手段と、振幅データの読出しアドレスを演算
する演算手段と、演算手段から出力される読出しアドレ
スが前記所定のアドレス区間の最終アドレスに達する
と、その読出しアドレスからループ幅指示手段から出力
されるループ幅データを減算し、その減算結果を新たな
読み出しアドレスとして出力することにより、所定のア
ドレス区間の先頭部分に読み出しアドレスを復帰させ
て、所定のアドレス区間の振幅データを繰り返し読み出
すようにアドレス制御を行うアドレス制御手段とを備え
るものである。
ス区間のアドレス幅をループ幅データにより指示するル
ープ幅指示手段と、振幅データの読出しアドレスを演算
する演算手段と、演算手段から出力される読出しアドレ
スが前記所定のアドレス区間の最終アドレスに達する
と、その読出しアドレスからループ幅指示手段から出力
されるループ幅データを減算し、その減算結果を新たな
読み出しアドレスとして出力することにより、所定のア
ドレス区間の先頭部分に読み出しアドレスを復帰させ
て、所定のアドレス区間の振幅データを繰り返し読み出
すようにアドレス制御を行うアドレス制御手段とを備え
るものである。
本考案の作用は次の通りである。
繰り返し読出す所定のアドレス区間が指定されると、
ループ幅指定手段は指定された始点と終点の近傍で始点
に振幅、傾きの一致する点が、例えば振幅データを記憶
しているメモリに存在すればそれらの点のアドレスから
アドレス幅を求めループ幅データとして出力する。
ループ幅指定手段は指定された始点と終点の近傍で始点
に振幅、傾きの一致する点が、例えば振幅データを記憶
しているメモリに存在すればそれらの点のアドレスから
アドレス幅を求めループ幅データとして出力する。
一方、終点の近傍で始点と振幅、傾きの一致する点が
メモリに存在しない場合には、例えばその点に対応する
仮想的なアドレスを求め、始点のアドレスからその仮想
的なアドレスまでのアドレス幅を整数部データと小数部
データにより表わし、ループ幅データとして出力する。
メモリに存在しない場合には、例えばその点に対応する
仮想的なアドレスを求め、始点のアドレスからその仮想
的なアドレスまでのアドレス幅を整数部データと小数部
データにより表わし、ループ幅データとして出力する。
アドレス制御手段は演算手段から出力される読出しア
ドレスが所定のアドレス区間の最終アドレスに達する
と、その読出しアドレスからループ幅データを減算す
る。そしてその減算結果を新たな読出しアドレスとして
出力し、所定のアドレス区間の振幅データを繰り返し読
出すようにアドレス制御を行う。
ドレスが所定のアドレス区間の最終アドレスに達する
と、その読出しアドレスからループ幅データを減算す
る。そしてその減算結果を新たな読出しアドレスとして
出力し、所定のアドレス区間の振幅データを繰り返し読
出すようにアドレス制御を行う。
従って、ループ再生の繰り返し点の振幅データを一致
させることができ、不連続のない再生波形を出力できる
ようにアドレスを制御することができる。
させることができ、不連続のない再生波形を出力できる
ようにアドレスを制御することができる。
以下、本考案の一実施例を第1図〜第3図を参照しな
がら説明する。
がら説明する。
第1図は本考案の一実施例に係るアドレス制御装置を
有する電子楽器の回路ブロック図である。同図におい
て、キーボード1は発音可能な音程に対応する多数のキ
ーを有し、それらのキー信号を制御部4に出力する。ま
たスイッチ部2は楽音に付加する種々の効果の選択や、
後述するループ区間の指定などを行うためのものであ
り、それらの信号を制御部4に出力する。表示部3はス
イッチ部2の操作により設定する設定内容や、ループ区
間を指定する波形などを表示するものである。
有する電子楽器の回路ブロック図である。同図におい
て、キーボード1は発音可能な音程に対応する多数のキ
ーを有し、それらのキー信号を制御部4に出力する。ま
たスイッチ部2は楽音に付加する種々の効果の選択や、
後述するループ区間の指定などを行うためのものであ
り、それらの信号を制御部4に出力する。表示部3はス
イッチ部2の操作により設定する設定内容や、ループ区
間を指定する波形などを表示するものである。
制御部4は楽音の振幅データを記憶している読出し専
用メモリや各種制御プログラムを記憶している読出し専
用メモリを有し、それらの制御プログラムに従って、各
ブロックの制御を行う。
用メモリや各種制御プログラムを記憶している読出し専
用メモリを有し、それらの制御プログラムに従って、各
ブロックの制御を行う。
アドレスジェネレータ5は波形メモリ6の書込み、読
出しアドレスを出力するとともに、制御部4から指示さ
れるループ区間に対応する読出しアドレスを波形メモリ
6および補間回路7に出力する。波形メモリ6はアドレ
スジェネレータ5により指示されたアドレスに従って、
振幅データの書込み、読出しを行うメモリである。
出しアドレスを出力するとともに、制御部4から指示さ
れるループ区間に対応する読出しアドレスを波形メモリ
6および補間回路7に出力する。波形メモリ6はアドレ
スジェネレータ5により指示されたアドレスに従って、
振幅データの書込み、読出しを行うメモリである。
補間回路7はアドレスジェネレータ5から出力される
アドレスと、そのアドレス指定により波形メモリ6から
読出される振幅データから、各アドレス間の振幅データ
を演算により求め、その結果を演算回路8に出力する。
演算回路8はエンベロープジェネレータ9から供給され
るエンベロープ信号に従って、補間回路7から出力され
る振幅データのエンベロープを制御し、処理後のデータ
をD/A変換回路10に出力する。
アドレスと、そのアドレス指定により波形メモリ6から
読出される振幅データから、各アドレス間の振幅データ
を演算により求め、その結果を演算回路8に出力する。
演算回路8はエンベロープジェネレータ9から供給され
るエンベロープ信号に従って、補間回路7から出力され
る振幅データのエンベロープを制御し、処理後のデータ
をD/A変換回路10に出力する。
D/A変換回路10は演算回路8からのデジタル振幅デー
タをアナログの楽音信号に変換し、増幅回路11に出力す
る。そして増幅回路11において楽音信号はスピーカ12の
駆動レベルまで増幅され、スピーカ12から出力される。
タをアナログの楽音信号に変換し、増幅回路11に出力す
る。そして増幅回路11において楽音信号はスピーカ12の
駆動レベルまで増幅され、スピーカ12から出力される。
また制御部4、アドレスジェネレータ5、波形メモリ
6などは内部バス13を介しデータの転送を行うことがで
きる。
6などは内部バス13を介しデータの転送を行うことがで
きる。
次に第2図はアドレスジェネレータ5の詳細な回路ブ
ロック図である。
ロック図である。
以下、ユーザが表示部3に所望の波形を表示させ、特
定のループ区間を指定し、ループ再生を行う場合を例に
とり、各ブロックの構成および動作を説明する。
定のループ区間を指定し、ループ再生を行う場合を例に
とり、各ブロックの構成および動作を説明する。
ループ区間の始点と終点が指定されると、制御部4は
終点に対応する波形メモリ6上に存在する点のアドレス
をループエンドアドレスとして求め、さらに始点のアド
レスと終点の近傍で始点と振幅値及び傾きが一致する点
のアドレスとのアドレス幅をループ幅として求める。こ
のとき始点と振幅値及び傾きの一致する点が波形メモリ
6の終点の近傍のアドレスに存在しない場合には、それ
らのアドレス間に存在する始点と振幅値及び傾きの一致
する点の仮想的なアドレスを求め、その仮想的アドレス
と始点のアドレスからループ幅を求める。すなわちこの
場合ループ幅は波形メモリ6上のアドレスに対応する整
数部データと波形メモリ6のアドレス間の仮想的なアド
レスを示す小数部データとから構成される。
終点に対応する波形メモリ6上に存在する点のアドレス
をループエンドアドレスとして求め、さらに始点のアド
レスと終点の近傍で始点と振幅値及び傾きが一致する点
のアドレスとのアドレス幅をループ幅として求める。こ
のとき始点と振幅値及び傾きの一致する点が波形メモリ
6の終点の近傍のアドレスに存在しない場合には、それ
らのアドレス間に存在する始点と振幅値及び傾きの一致
する点の仮想的なアドレスを求め、その仮想的アドレス
と始点のアドレスからループ幅を求める。すなわちこの
場合ループ幅は波形メモリ6上のアドレスに対応する整
数部データと波形メモリ6のアドレス間の仮想的なアド
レスを示す小数部データとから構成される。
このようにして求めたループ幅データは制御部4から
セレクタ21,22に供給され、さらにS入力端子に供給さ
れる制御信号Kに同期して、ループ幅データの整数部デ
ータはループ幅データ整数部レジスタ23に書込まれ、ル
ープ幅データの小数部データはループ幅データ小数部レ
ジスタ24に書込まれる。ループ幅データ整数部レジスタ
23およびループ幅データ小数部レジスタ24は例えば8音
ポリホニックに対応し、8段のシフトレジスタで構成さ
れており、さらにそれぞれのレジスタは各チャンネルの
データすなわち1バイトのデータを記憶できるようにな
っている。従ってループ幅データ整数部レジスタ23及び
小数部レジスタ24には8チャンネル分のループ幅データ
が設定可能であり、制御部4からのタイミングクロック
CLKに同期して各シフトレジスタのデータがシフトし、
各チャンネルのタイミングに同期して、設定されたデー
タは、8個のアンドゲートからなるアンドゲート群25,2
6にそれぞれ出力される。
セレクタ21,22に供給され、さらにS入力端子に供給さ
れる制御信号Kに同期して、ループ幅データの整数部デ
ータはループ幅データ整数部レジスタ23に書込まれ、ル
ープ幅データの小数部データはループ幅データ小数部レ
ジスタ24に書込まれる。ループ幅データ整数部レジスタ
23およびループ幅データ小数部レジスタ24は例えば8音
ポリホニックに対応し、8段のシフトレジスタで構成さ
れており、さらにそれぞれのレジスタは各チャンネルの
データすなわち1バイトのデータを記憶できるようにな
っている。従ってループ幅データ整数部レジスタ23及び
小数部レジスタ24には8チャンネル分のループ幅データ
が設定可能であり、制御部4からのタイミングクロック
CLKに同期して各シフトレジスタのデータがシフトし、
各チャンネルのタイミングに同期して、設定されたデー
タは、8個のアンドゲートからなるアンドゲート群25,2
6にそれぞれ出力される。
以下、同様に後述するピッチデータ整数部レジスタ、
カレントアドレス整数部レジスタなどの各レジスタも各
チャンネルのデータを記憶する8段のシフトレジスタに
より構成されており、それぞれのチャンネルのピッチデ
ータ、ループエンドアドレスなどが対応するチャンネル
のシフトレジスタに書込まれる。
カレントアドレス整数部レジスタなどの各レジスタも各
チャンネルのデータを記憶する8段のシフトレジスタに
より構成されており、それぞれのチャンネルのピッチデ
ータ、ループエンドアドレスなどが対応するチャンネル
のシフトレジスタに書込まれる。
ピッチデータ整数部レジスタ29およびピッチデータ小
数部レジスタ30はキーコードに対応する読出しアドレス
ピッチの整数部データおよび小数部データを記憶するレ
ジスタであり、整数部データにより波形メモリ6に存在
するアドレスを指定でき、小数部データにより波形メモ
リ6に存在するアドレスより細かいアドレスピッチを指
定することができる。制御部4からのピッチデータがセ
レクタ31,32によりそれぞれのチャンネルに書込まれ、
そしてその書込まれたピッチデータがタイミングクロッ
クCLKに同期してシフトされ、各チャンネルのタイミン
グに同期してアンドゲート群33,34に出力される。
数部レジスタ30はキーコードに対応する読出しアドレス
ピッチの整数部データおよび小数部データを記憶するレ
ジスタであり、整数部データにより波形メモリ6に存在
するアドレスを指定でき、小数部データにより波形メモ
リ6に存在するアドレスより細かいアドレスピッチを指
定することができる。制御部4からのピッチデータがセ
レクタ31,32によりそれぞれのチャンネルに書込まれ、
そしてその書込まれたピッチデータがタイミングクロッ
クCLKに同期してシフトされ、各チャンネルのタイミン
グに同期してアンドゲート群33,34に出力される。
アドレス歩進許可フラグレジスタ35はアドレスを歩進
させるピッチデータを出力するか否かを決めるフラグを
記憶するレジスタであり、アドレス歩進を行うときには
セレクタ36により対応するチャンネルに「1」が書込ま
れる。そして書込まれた許可フラグの内容が各チャンネ
ルのタイミングに同期してアンドゲート群33,34に出力
される。
させるピッチデータを出力するか否かを決めるフラグを
記憶するレジスタであり、アドレス歩進を行うときには
セレクタ36により対応するチャンネルに「1」が書込ま
れる。そして書込まれた許可フラグの内容が各チャンネ
ルのタイミングに同期してアンドゲート群33,34に出力
される。
加算器35および36はアンドゲート群33および34から出
力されるピッチデータと、カレントアドレス整数部レジ
スタ40および小数部レジスタ41から帰還されるカレント
アドレスとを加算し、その加算結果を減算器38および39
に出力する。また加算器35のカレントアドレスの整数部
データは比較器37のA入力端子に出力される。
力されるピッチデータと、カレントアドレス整数部レジ
スタ40および小数部レジスタ41から帰還されるカレント
アドレスとを加算し、その加算結果を減算器38および39
に出力する。また加算器35のカレントアドレスの整数部
データは比較器37のA入力端子に出力される。
すなわち、対応するチャンネルのアドレス歩進許可フ
ラグレジスタ35の内容が「1」のときには、アンドゲー
ト群33,34が開き、カレントアドレス整数部レジスタ40
および小数部レジスタ41から帰還されるカレントアドレ
スの整数部データおよび小数部データにピッチデータの
整数部データおよび小数部データが加算され、その加算
結果が次のカレントアドレスとして減算器38および39に
出力される。
ラグレジスタ35の内容が「1」のときには、アンドゲー
ト群33,34が開き、カレントアドレス整数部レジスタ40
および小数部レジスタ41から帰還されるカレントアドレ
スの整数部データおよび小数部データにピッチデータの
整数部データおよび小数部データが加算され、その加算
結果が次のカレントアドレスとして減算器38および39に
出力される。
比較器37はA入力端子に供給される加算器35からのカ
レントアドレスの整数部データすなわち次の読出しアド
レスと、B入力端子に供給されているループエンドアド
レスレジスタ28からのループ区間のエンドアドレスとを
比較し、カレントアドレスがエンドアドレスに達したと
き「1」を出力し、アンドゲート群25,26を開く。
レントアドレスの整数部データすなわち次の読出しアド
レスと、B入力端子に供給されているループエンドアド
レスレジスタ28からのループ区間のエンドアドレスとを
比較し、カレントアドレスがエンドアドレスに達したと
き「1」を出力し、アンドゲート群25,26を開く。
減算器38および39は加算器35および36から出力される
カレントアドレスからアンドゲート群25および26の出力
を減算し、その結果を次のカレントアドレスとして、カ
レントアドレス整数部レジスタ40およびカレントアドレ
ス小数部レジスタ41に出力する。このときカレントアド
レスがエンドアドレスに達していないときには、比較器
37の出力は「0」となりアンドゲート群25,26は閉じて
いるので、加算器35および36の出力はそのまま減算器38
および39から出力される。
カレントアドレスからアンドゲート群25および26の出力
を減算し、その結果を次のカレントアドレスとして、カ
レントアドレス整数部レジスタ40およびカレントアドレ
ス小数部レジスタ41に出力する。このときカレントアド
レスがエンドアドレスに達していないときには、比較器
37の出力は「0」となりアンドゲート群25,26は閉じて
いるので、加算器35および36の出力はそのまま減算器38
および39から出力される。
カレントアドレス整数部レジスタ40およびカレントア
ドレス小数部レジスタ41は加算器35および36、減算器38
および39などで演算されたカレントアドレスの整数部デ
ータおよび小数部データを記憶するレジスタであり、タ
イミングクロックCLKに同期し、各チャンネルのタイミ
ングに同期して、そのカレントアドレスが波形メモリ
6、補間回路7などに出力される。
ドレス小数部レジスタ41は加算器35および36、減算器38
および39などで演算されたカレントアドレスの整数部デ
ータおよび小数部データを記憶するレジスタであり、タ
イミングクロックCLKに同期し、各チャンネルのタイミ
ングに同期して、そのカレントアドレスが波形メモリ
6、補間回路7などに出力される。
すなわち、加算器35から出力されるカレントアドレス
の整数部データ、つまり演算により求めた次の読出しア
ドレスがループ区間のエンドアドレスに達していない場
合には、現在のカレントアドレスにピッチデータを加算
した結果が、次のカレントアドレスとしてカレントアド
レス整数部レジスタ40および小数部レジスタ41に書込ま
れる。
の整数部データ、つまり演算により求めた次の読出しア
ドレスがループ区間のエンドアドレスに達していない場
合には、現在のカレントアドレスにピッチデータを加算
した結果が、次のカレントアドレスとしてカレントアド
レス整数部レジスタ40および小数部レジスタ41に書込ま
れる。
一方、演算により求めた、カレントアドレスの整数部
データがエンドアドレスに達した場合には、加算器35お
よび36から出力されるカレントアドレスの整数部データ
および小数部データから、ループ幅データ整数部レジス
タ23および小数部レジスタ24から出力される始点と振幅
値および傾きの一致する点までのアドレス幅である所定
のループ幅データを減算し、その減算結果がつぎのカレ
ントアドレスとしてカレントアドレス整数部レジスタ40
および小数部レジスタ41に書込まれる。そしてそれらの
レジスタから、その書込まれたカレントアドレスが次の
読出しアドレスとして波形メモリ6、補間回路7などに
出力される。
データがエンドアドレスに達した場合には、加算器35お
よび36から出力されるカレントアドレスの整数部データ
および小数部データから、ループ幅データ整数部レジス
タ23および小数部レジスタ24から出力される始点と振幅
値および傾きの一致する点までのアドレス幅である所定
のループ幅データを減算し、その減算結果がつぎのカレ
ントアドレスとしてカレントアドレス整数部レジスタ40
および小数部レジスタ41に書込まれる。そしてそれらの
レジスタから、その書込まれたカレントアドレスが次の
読出しアドレスとして波形メモリ6、補間回路7などに
出力される。
従って円滑なループ再生に必要な波形メモリ6に存在
しない点のアドレスも、カレントアドレスの小数部デー
タにより指定できるので、ループ再生の最終点と開始点
の振幅データが一致するようなアドレスを指定すること
ができる。
しない点のアドレスも、カレントアドレスの小数部デー
タにより指定できるので、ループ再生の最終点と開始点
の振幅データが一致するようなアドレスを指定すること
ができる。
以上のようにユーザにより特定のループ区間が指定さ
れると、指定された始点と振幅値および傾きの近似でき
る点が、サンプリング点に対応した波形メモリ6の終点
の近傍のアドレスとして存在しない場合には、近似でき
る仮想的なアドレス点を求め、その仮想的なアドレス点
までのアドレス幅、すなわちループ幅データを整数部お
よび小数部データにより指定する。そして演算により求
めた次の読出しアドレスを指定するカレントアドレスが
ループエンドアドレスに達すると、そのループ幅データ
を減算し、その減算結果、すなわちアドレスの小数部デ
ータを含むカレントアドレスを新たな読出しアドレスと
して出力する。従って、補間などにより得られるループ
の最終点の直前の波形と、次に指定されたループの開始
点の波形が連続したものとなり、従来のような波形の不
連続点が生じることがない。
れると、指定された始点と振幅値および傾きの近似でき
る点が、サンプリング点に対応した波形メモリ6の終点
の近傍のアドレスとして存在しない場合には、近似でき
る仮想的なアドレス点を求め、その仮想的なアドレス点
までのアドレス幅、すなわちループ幅データを整数部お
よび小数部データにより指定する。そして演算により求
めた次の読出しアドレスを指定するカレントアドレスが
ループエンドアドレスに達すると、そのループ幅データ
を減算し、その減算結果、すなわちアドレスの小数部デ
ータを含むカレントアドレスを新たな読出しアドレスと
して出力する。従って、補間などにより得られるループ
の最終点の直前の波形と、次に指定されたループの開始
点の波形が連続したものとなり、従来のような波形の不
連続点が生じることがない。
尚、本実施例においては表示した波形の特定のループ
区間をユーザが指定する場合について説明したが、楽音
の振幅データを記憶しているメモリのデータ量を減らす
為、所定のアドレス間の振幅データをループ再生し、楽
音として出力する場合にも適用できる。
区間をユーザが指定する場合について説明したが、楽音
の振幅データを記憶しているメモリのデータ量を減らす
為、所定のアドレス間の振幅データをループ再生し、楽
音として出力する場合にも適用できる。
次に第3図(a),(b)の波形図をもとにしてルー
プ再生の動作を説明する。
プ再生の動作を説明する。
第3図(a)に示すループ区間が指定されると、この
とき波形メモリ6にはサンプリング点に対応した「0〜
8番地」の各アドレスに波形の振幅データが記憶されて
いる。説明を簡単にするため1チャンネル分について説
明する。
とき波形メモリ6にはサンプリング点に対応した「0〜
8番地」の各アドレスに波形の振幅データが記憶されて
いる。説明を簡単にするため1チャンネル分について説
明する。
指定されたループ区間の始点と終点に対応する「0番
地」および「8番地」をスタートアドレスおよびエンド
アドレスとして設定する。そして終点の近傍で振幅値
「0」の始点と振幅値および傾きの近似できる点の仮想
的なアドレス「7.6」を求め、ループ幅を「7.6」とし、
ループ幅データ整数部レジスタ23に「7」を、ループ幅
データ小数部レジスタ24に「0.6」を書込む。そして任
意の鍵をオンしてピッチデータが「1.0」であったとす
ると整数部「1」をピッチデータ整数部レジスタ29に、
小数部「0.0」をピッチデータ小数部レジスタ30に書込
み、アドレス歩進許可フラグを「1」にセットする。す
ると「0番地」の振幅データを読出した後には、加算器
35,36にはそれぞれ「1」と「0.0」が入力し、減算器3
8,39をそのまま通過し、カレントアドレス整数部レジス
タ40に「1」が、小数部レジスタ41に「0.0」が書込ま
れる。その後加算器35および36からカレントアドレス整
数部レジスタ40、小数部レジスタ41のループを一巡する
ごとにカレントアドレスにはピッチデータの「1.0」が
加算され、その加算結果がカレントアドレス整数部レジ
スタ40および小数部レジスタ41に順次書込まれる。そし
てそのカレントアドレスが波形メモリ6に読出しアドレ
スとして出力され、補間回路7により各読出しアドレス
間の振幅データが補間される。
地」および「8番地」をスタートアドレスおよびエンド
アドレスとして設定する。そして終点の近傍で振幅値
「0」の始点と振幅値および傾きの近似できる点の仮想
的なアドレス「7.6」を求め、ループ幅を「7.6」とし、
ループ幅データ整数部レジスタ23に「7」を、ループ幅
データ小数部レジスタ24に「0.6」を書込む。そして任
意の鍵をオンしてピッチデータが「1.0」であったとす
ると整数部「1」をピッチデータ整数部レジスタ29に、
小数部「0.0」をピッチデータ小数部レジスタ30に書込
み、アドレス歩進許可フラグを「1」にセットする。す
ると「0番地」の振幅データを読出した後には、加算器
35,36にはそれぞれ「1」と「0.0」が入力し、減算器3
8,39をそのまま通過し、カレントアドレス整数部レジス
タ40に「1」が、小数部レジスタ41に「0.0」が書込ま
れる。その後加算器35および36からカレントアドレス整
数部レジスタ40、小数部レジスタ41のループを一巡する
ごとにカレントアドレスにはピッチデータの「1.0」が
加算され、その加算結果がカレントアドレス整数部レジ
スタ40および小数部レジスタ41に順次書込まれる。そし
てそのカレントアドレスが波形メモリ6に読出しアドレ
スとして出力され、補間回路7により各読出しアドレス
間の振幅データが補間される。
その後、加算器35から出力されるアドレスの整数部デ
ータがエンドアドレスの8番地に達すると、加算器35お
よび36の出力からループ幅データの整数部「7」と小数
部「0.6」がそれぞれ減算され、その減算結果「0.4」か
らカレントアドレス整数部レジスタ39に「0」が、カレ
ントアドレス小数部レジスタ40に「0.4」が書込まれ
る。すなわちカレントアドレス「7.0」の次には「8番
地」の振幅データにほぼ等しい「0.4番地」がカレント
アドレスとして波形メモリ6に出力され、波形メモリ6
からは仮想的なアドレス「0.4番地」に対応する振幅デ
ータが出力される。そして補間回路7において補間され
た後の再生出力は、第3図(b)に示すようにループの
繰り返し点において不連続点のない、滑らかな波形とな
る。
ータがエンドアドレスの8番地に達すると、加算器35お
よび36の出力からループ幅データの整数部「7」と小数
部「0.6」がそれぞれ減算され、その減算結果「0.4」か
らカレントアドレス整数部レジスタ39に「0」が、カレ
ントアドレス小数部レジスタ40に「0.4」が書込まれ
る。すなわちカレントアドレス「7.0」の次には「8番
地」の振幅データにほぼ等しい「0.4番地」がカレント
アドレスとして波形メモリ6に出力され、波形メモリ6
からは仮想的なアドレス「0.4番地」に対応する振幅デ
ータが出力される。そして補間回路7において補間され
た後の再生出力は、第3図(b)に示すようにループの
繰り返し点において不連続点のない、滑らかな波形とな
る。
以上述べた如く、本考案によれば所定のループを区間
が指定されたとき、従来サンプリング点に対応するアド
レスから求めていたループ再生のスタートアドレス、ル
ープ幅などを整数データと小数部データとから成るルー
プ幅データにより指定し、読出しアドレスからそのルー
プ幅データを減算した結果を新たな読出しアドレスとし
て出力することにより、最終点と開始点の振幅データを
一致させることができる。従って、ループの繰り返し点
において再生波形に不連続が生じず、波形の不連続によ
るクリック音などを無くすることができる。
が指定されたとき、従来サンプリング点に対応するアド
レスから求めていたループ再生のスタートアドレス、ル
ープ幅などを整数データと小数部データとから成るルー
プ幅データにより指定し、読出しアドレスからそのルー
プ幅データを減算した結果を新たな読出しアドレスとし
て出力することにより、最終点と開始点の振幅データを
一致させることができる。従って、ループの繰り返し点
において再生波形に不連続が生じず、波形の不連続によ
るクリック音などを無くすることができる。
第1図は本考案の一実施例に係る電子楽器の回路ブロッ
ク図、 第2図はアドレスジェネレータの詳細な回路ブロック
図、 第3図(a),(b)は本実施例のループ再生波形の一
例を示す図、 第4図(a)〜(d)は従来のループ再生波形を示す図
である。 3……表示部、4……制御部、5……アドレスジェネレ
ータ、6……波形メモリ、7……補間回路.
ク図、 第2図はアドレスジェネレータの詳細な回路ブロック
図、 第3図(a),(b)は本実施例のループ再生波形の一
例を示す図、 第4図(a)〜(d)は従来のループ再生波形を示す図
である。 3……表示部、4……制御部、5……アドレスジェネレ
ータ、6……波形メモリ、7……補間回路.
Claims (1)
- 【請求項1】繰り返し読出す振幅データの所定のアドレ
ス区間のアドレス幅をループ幅データにより指示するル
ープ幅指示手段と、 前記振幅データの読出しアドレスを演算する演算手段
と、 該演算手段から出力される読出しアドレスが前記所定の
アドレス区間の最終アドレスに達すると、該読出しアド
レスから前記ループ幅指示手段から出力されるループ幅
データを減算し、該減算結果を新たな読出しアドレスと
して出力することにより、前記所定のアドレス区間の先
頭部分に前記読み出しアドレスを復帰させて、前記所定
のアドレス区間の振幅データを繰り返し読出すようにア
ドレス制御を行うアドレス制御手段と、 を有することを特徴とする電子楽器のアドレス制御装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1987153682U JP2530695Y2 (ja) | 1987-10-07 | 1987-10-07 | 電子楽器のアドレス制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1987153682U JP2530695Y2 (ja) | 1987-10-07 | 1987-10-07 | 電子楽器のアドレス制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0157799U JPH0157799U (ja) | 1989-04-11 |
JP2530695Y2 true JP2530695Y2 (ja) | 1997-03-26 |
Family
ID=31429742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1987153682U Expired - Lifetime JP2530695Y2 (ja) | 1987-10-07 | 1987-10-07 | 電子楽器のアドレス制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2530695Y2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2605887B2 (ja) * | 1989-10-04 | 1997-04-30 | ヤマハ株式会社 | 音源波形の収録再生方法 |
JP2669073B2 (ja) * | 1989-09-22 | 1997-10-27 | ヤマハ株式会社 | Pcm音源装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61218211A (ja) * | 1985-03-22 | 1986-09-27 | Murata Mfg Co Ltd | 電子部品およびその製造方法 |
-
1987
- 1987-10-07 JP JP1987153682U patent/JP2530695Y2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61218211A (ja) * | 1985-03-22 | 1986-09-27 | Murata Mfg Co Ltd | 電子部品およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0157799U (ja) | 1989-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4667556A (en) | Electronic musical instrument with waveform memory for storing waveform data based on external sound | |
US4924745A (en) | Automatic performance recording apparatus | |
JP2567717B2 (ja) | 楽音発生装置 | |
JP3163984B2 (ja) | 楽音発生装置 | |
JP2530695Y2 (ja) | 電子楽器のアドレス制御装置 | |
US20030171933A1 (en) | Method and device for recording in cyclic loops several sound sequences | |
JP2536493B2 (ja) | 波形読出装置 | |
JPS59137997A (ja) | 波形メモリ読出し方式 | |
JP2950461B2 (ja) | 楽音発生装置 | |
JP3252296B2 (ja) | 波形データ出力装置 | |
JP2576614B2 (ja) | 処理装置 | |
JP3651675B2 (ja) | 電子楽器 | |
JP2861007B2 (ja) | 電子楽器 | |
JP2576616B2 (ja) | 処理装置 | |
JP3527396B2 (ja) | 波形記録装置および波形再生装置 | |
JP3543203B2 (ja) | 電子楽器 | |
JPS5842478B2 (ja) | 電子楽器におけるノイズ除去装置 | |
JP2545053Y2 (ja) | アドレス設定装置 | |
JP2684820B2 (ja) | サラウンド回路 | |
JP2768241B2 (ja) | 信号処理装置 | |
JP3504387B2 (ja) | 電子楽器 | |
JP2640560B2 (ja) | エンベロープ信号発生装置 | |
JP2722463B2 (ja) | アドレス制御装置 | |
JP2769690B2 (ja) | 遅延装置 | |
JP2950893B2 (ja) | 楽音信号発生装置 |