JP3651675B2 - 電子楽器 - Google Patents

電子楽器 Download PDF

Info

Publication number
JP3651675B2
JP3651675B2 JP2002153767A JP2002153767A JP3651675B2 JP 3651675 B2 JP3651675 B2 JP 3651675B2 JP 2002153767 A JP2002153767 A JP 2002153767A JP 2002153767 A JP2002153767 A JP 2002153767A JP 3651675 B2 JP3651675 B2 JP 3651675B2
Authority
JP
Japan
Prior art keywords
waveform
information
phase information
address
storage means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002153767A
Other languages
English (en)
Other versions
JP2002358084A (ja
Inventor
太一 小杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kawai Musical Instrument Manufacturing Co Ltd
Original Assignee
Kawai Musical Instrument Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawai Musical Instrument Manufacturing Co Ltd filed Critical Kawai Musical Instrument Manufacturing Co Ltd
Priority to JP2002153767A priority Critical patent/JP3651675B2/ja
Publication of JP2002358084A publication Critical patent/JP2002358084A/ja
Application granted granted Critical
Publication of JP3651675B2 publication Critical patent/JP3651675B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は電子楽器に関し、特に波形メモリの同じ番地に波形データを複数個記憶し、波形データの読み飛ばしを可能にした電子楽器に関するものである。
【0002】
【従来の技術】
従来のシンセサイザー、電子ピアノ、電子オルガン、シングルキーボード等の電子楽器においては、楽音波形のサンプル値を波形メモリの1つの番地に1つづつ記憶しておき、これを音高に対応した読み出し間隔で読み出すことにより、楽音を発生させていた。そして、ノイズを低減させるために、サンプル値の補間演算を行っていた。
【0003】
サンプル値の補間演算を行うためには、位相情報(読み出し位置)の近傍の複数サンプル値を必要とする。しかし、近年では楽音発生回路において発生する楽音発生チャネル数が多くなっているため、各チャネルの時分割演算期間内に、必要とする全ての波形サンプル値を波形メモリから読み出すことは経済的でない。なぜならば、アクセス速度の非常に速いメモリを必要とするからである。
【0004】
そこで、過去に読み出された位相情報近傍の複数波形サンプル値を一時的に記憶する記憶手段をチャネル毎に設け、該記憶手段の内容およびチャネル毎の時分割演算期間内に読み出された波形サンプル値を用いて補間演算を行う構成が提案されている。このような構成によって、波形メモリとしてアクセス速度のそれほど速くない低価格のメモリを利用可能となる。
【0005】
【発明が解決しようとする課題】
上記したような、従来の電子楽器における楽音発生方式においては、一時的な記憶手段に蓄えられる複数の波形サンプル値は補間演算に使用するために連続したものでなければならない。従って、波形メモリの読み飛ばし、即ち読み出しアドレスを一度に2以上変化させて波形を読み出すことが不可能となる。よって、波形メモリから楽音波形を読み出して再生する際に、記憶されている楽音波形の原音の音高およびサンプリング周波数によって決まる固有の音高(周波数)より高い周波数では再生することができないという問題点があった。
【0006】
本発明の目的は、前記のような従来技術の問題点を解決し、波形サンプル値の読み飛ばしが可能であり、前記楽音波形に固有の音高より高い周波数で再生が可能な電子楽器を提供することにある。
【0007】
【課題を解決するための手段】
本発明は、波形情報記憶手段に記憶された波形サンプル値情報を読み出すことによって楽音信号を生成する電子楽器において、前記波形情報記憶手段は、1つのアドレスに複数個の波形サンプル値情報を記憶しており、更に、指示された音高に対応する周波数情報を累算することによって整数部と小数部とからなる位相情報を発生する位相情報発生手段と、前記位相情報発生手段での前記周波数情報の累算開始時に、前記位相情報の整数部の下位に予め初期値を設定する設定手段と、前記位相情報の整数部の上位に応じて前記波形情報記憶手段から複数個の波形サンプル値情報を一度に読み出す読み出し手段と、前記波形情報記憶手段から過去に読み出された波形サンプル値情報の少なくとも一部を一時的に保存する一時記憶手段と、前記位相情報の整数部の下位に応じて、前記累算開始時は前記読み出し手段の出力である波形サンプル値情報および位相情報に基づき、それ以後は前記読み出し手段および一時記憶手段の双方から出力される波形サンプル値情報および位相情報に基づき、補間演算を行う補間手段とを備え、前記累算された位相情報は、1つのアドレスに対する波形のサンプル数の値で桁上げされるものであり、前記読み出し手段では、読み出しアドレスの初期値が設定され、前記桁上げ毎に読み出しアドレスが歩進される点に特徴がある。
【0008】
上記の特徴により、例えば1つの読み出しアドレスに4つの波形サンプル値データを格納しておくことによって、3つの波形サンプル値を読み飛ばしても、波形メモリからは全ての波形サンプル値が連続して読み出され、一時的な記憶手段に記憶されて補間演算が可能となる。従って、従来の方式に比べて4倍の周波数で再生が可能となる。また、発音開始時には、位相情報の整数部の下位に設定された初期値に従って波形情報記憶手段から読み出された波形サンプル値情報のみで補間演算が可能になるので、波形サンプル値情報のプリセットが不要である。
【0009】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳細に説明する。図1は、本発明を適用した電子ピアノの構成を示すブロック図である。CPU1は、ROM2に格納されている制御プログラムに基づき、電子ピアノ全体の制御を行う中央処理装置である。ROM2には制御プログラム、音色パラメータ、周波数情報テーブル等が記憶されている。音色パラメータには波形メモリに記憶されている楽音波形のアドレス情報、楽音の波形サンプル初期値、楽音波形のサンプリングレート、エンベロープ制御情報等がある。周波数情報テーブルは、鍵盤で指示された音高(キーナンバ)情報と楽音波形のサンプリングレート(固有音高)情報から楽音波形の読み出し間隔を決定する際に使用される変換テーブルデータである。
【0010】
RAM3はワークエリアおよびバッファとして使用される。また、バッテリ等によりバックアップされていてもよい。キーボード4は、例えばそれぞれ2つのスイッチを有する複数の鍵からなる鍵盤、およびキーボードの各鍵のスイッチをスキャンし、状態変化情報やタッチ情報を検出してCPU1に通知するキーボードスキャン回路からなる。パネル回路5は、音色選択、自動演奏曲選択などのための各種スイッチ、液晶やLEDにより文字等を表示する表示装置およびそれらのインターフェース回路からなる。
【0011】
楽音発生回路6は、波形読み出し方式により所望の楽音信号を発生する回路であり、デジタル楽音波形サンプル値が記憶されている波形メモリ12から、発音すべき音高に比例したアドレス間隔で順次データを読み出し、補間演算を行って楽音波形信号を発生させる。また、エンベロープ発生回路15を有し、設定されたエンベロープパラメータに基づいて発生したエンベロープ信号を楽音波形信号に乗算してエンベロープを付与し、楽音信号を出力する。楽音発生回路6は、複数(例えば128)の楽音発生チャネルを有しているが、実際には、1つの楽音発生回路を時分割多重動作させることにより、同時に複数の楽音信号を独立して発生可能に構成されている。
【0012】
楽音発生回路6内のインターフェース回路10は、バス9を介してCPU1から送出される書き込み指令CIDを各回路に転送する。波形アドレス発生回路11は、詳細は後述するが、CPU1からの指示に基づき、波形メモリ12の読み出しアドレスIA、サンプル補間回路13へ出力する補間に必要な情報FR、IS、CYを発生する。波形メモリ12は、1つのアドレスに4つの連続した波形サンプル値MDを記憶している。
【0013】
サンプル補間回路13は、波形メモリ12からの波形サンプル値データMDおよび波形アドレス発生回路11からの情報に基づき補間演算を行って、波形値WIPを出力する。乗算器14は、波形信号とエンベロープ発生回路15から出力されるエンベロープ信号とを乗算し、楽音波形信号を出力する。累算回路16は、サンプリング(演算)周期ごとに複数の楽音発生チャネルでそれぞれ発生された楽音信号を累算することによって、各チャネルの信号を合成した楽音信号を出力する。
【0014】
D/A変換器7はデジタル楽音信号をアナログ信号に変換し、アンプによって増幅された楽音信号は例えばスピーカユニットからなるサウンドシステム8によって発音される。バス9は電子ピアノ内の各回路を接続している。なお、必要に応じて、メモリカードインターフェース回路、フロッピィディスク装置、MIDIインターフェース回路等を備えていてもよい。
【0015】
図2は、波形アドレス発生回路11の構成例を示すブロック図である。FN−RAM20は、楽音波形の読み出し間隔情報である周波数情報をチャネル毎に記憶する128語のRAMであり、図示しないタイミング制御回路のチャネルカウンタ(128進カウンタ)によってアドレスを指定される(他のRAMも同じ)。このRAM20の内容である周波数情報はキーオン時にCPU1からセットされ、この実施例の場合には4未満の値を取る。なお、この場合には書き込みアドレスもCPUから指示される。FN−RAM20から読み出されたデータは、一旦レジスタ21に保持され、加算器22に入力される。
【0016】
加算器22は、該データおよびΣF−RAM24から読み出され、レジスタ25に保持されている情報IS(位相情報の整数部の下位2ビット)およびFR(位相情報の小数部)とを加算する。加算器22の出力は、新たなIS、FRとして、セレクタ23を介して再びΣF−RAM24に書き込まれる。この処理によって周波数情報が累算される。なおセレクタ23はCPU1からΣF−RAM24にデータが書き込まれる場合にはCID側に切り替わる。
【0017】
ΣI−RAM26は、波形メモリ12の読み出しアドレス信号IAを保持する128語のRAMであり、キーオン時にはCPU1から初期値が設定される。そして、該RAM26から読み出されたIAはレジスタ27に保持され、外部に出力されると共に+1加算器28にも出力される。一方、加算器22の加算結果が4以上になった場合には、加算器22から整数部の下から3ビット目への桁上がり信号CYが出力される。+1加算器28は、CYが1である場合には入力信号IAに1を加算して出力し、CYが0である場合には入力値をそのまま出力する。
【0018】
+1加算器28の出力信号は比較器33およびセレクタ34に入力される。比較器33は+1加算器28の出力信号と、LE−RAM31から読み出され、レジスタ32に保持されている波形メモリ読み出しアドレスのループエンド(LE:繰り返し読み出し範囲の最後)値とを比較する。そして比較結果が一致した場合にのみ1を出力する。セレクタ34は、比較器33の出力値が0の場合には+1加算器28の出力信号を出力し、1の場合にはLT−RAM29から読み出され、レジスタ30に保持されている波形メモリ読み出しアドレスのループトップ(LT:繰り返し読み出し範囲の先頭)値を出力する。なお、LE−RAM31、LT−RAM29にはキーオン時にCPU1からループエンド値、ループトップ値がそれぞれセットされる。
【0019】
以上のような構成により、波形メモリ読み出しアドレスIAおよび補間演算に必要な信号IS、FR、CYが生成される。そして、IA、IS、FR全体で楽音波形の読み出し位相情報を表し、FRはその小数部、ISは整数部の下位2ビット、IAは整数部のISより上位のビットを表している。
【0020】
図3、4は、サンプル補間回路13の構成を示すブロック図である。波形メモリ12は例えば1ワードが48ビットで構成され、1つの番地に4つの連続した12ビットの波形サンプル値データMDが記憶されている。補間用サンプル値記憶回路を示す図3において、波形メモリ12から読み出された4つのサンプル値データは4つの12ビットレジスタ40〜43にそれぞれ保持され、サンプル値W(2) 〜W(5) として出力される。また、レジスタ40〜42の出力値はそれぞれセレクタ50〜52にも入力されている。
【0021】
W(1) RAM44、W(0) RAM45、W(-1)RAM46は、それぞれ波形メモリ読み出しアドレス更新信号であるCY信号が1の時にレジスタ40〜42の出力値が書き込まれ、該値を記憶する128語のRAMである。また発音開始時等にCPU1から値を設定することも出来る構成になっている。各RAM44〜46から読み出されたサンプル値はそれぞれレジスタ47〜49によって保持され、W(1) 〜W(-1)として出力されると共に、CYが0である場合には再度各RAM44〜46に書き込まれる。
【0022】
補間演算回路を示す図4において、各セレクタ60〜63はIS値(0〜3)に基づき、図3の補間用サンプル値記憶回路から出力されるW(5) 〜W(-1)の内のいずれかのサンプル値を出力する。補間係数発生用のC(2) ROM68〜C(-1)ROM71は、位相情報の小数部FRの値をアドレスとして、それぞれ対応する補間係数を読み出す。各乗算器64〜67は、各セレクタ60〜63から出力されるサンプル値と、補間係数発生用ROM68〜71の出力係数とを乗算する。そして、各乗算器64〜67の出力値は加算器72によって加算され、補間された波形信号WIPが出力される。
【0023】
図5は、波形メモリ読み出しアドレスIAの変化を示すタイミング図である。Tscはサンプリング周期を表しており、例えば50kHzであってもよい。Tacは波形メモリ12のアクセス周期を表しており、例えば156nsとなる。この例では1つのチャネルにおいては、1サンプリング周期に1回波形メモリにアクセスすればよいので、Tacは各楽音発生チャネルの処理時間と等しくなっている。従って、波形メモリとしてアクセスタイム120〜150ns程度の比較的安価なマスクROMを使用可能である。なお、図中の[n]はn番目のチャネルの読み出しアドレスIA(n)を表している。
【0024】
図6は、本発明を適用した楽音発生回路6の動作を示す説明図である。補間回路の出力値WIPは次式で表される。
Figure 0003651675
【0025】
但し、C(-1)〜C(2) は、位相情報の小数値FRにより決まる補間係数であり補間係数発生用ROM68〜71から出力される。またW(IS-1)〜W(IS+2)はIS値によって選択された位相情報現在値の前後2点づつのサンプル値である。図6において、直前の位相情報位置がPであり、これが例えばQの位置に移動したものとする。この場合、P点においてISがすでに3であるので、図2の加算器22による加算の結果、桁上げ信号CYが発生する。このCY信号によって、波形メモリの読み出しアドレスIAがN−1からNに更新され、また図3の補間回路において、レジスタ40〜42にはN−1番地のサンプル値データS4 〜S2 が記憶されているが、このサンプル値がW(1) RAM44、W(0) RAM45、W(-1)RAM46にそれぞれ転送され、W(1) 、W(0) 、W(-1)として出力される。
【0026】
更に、波形メモリ12からはN番地のデータS8 〜S5 が読み出され、レジスタ40〜43に保持されて、W(5) 〜W(2) として出力される。図6は、この状態における各サンプル値Sと補間回路内の記憶状態Wとの関係を示している。図示されているように、位相情報(読み出しアドレスIA)と波形メモリ内のサンプル値とは2サンプル分ずれている。これは、補間演算として位相情報の現在値よりも2サンプル先のサンプル値まで必要なためである。
【0027】
図6において、位相情報が点Pから点Rに移動した場合も、前記説明と同様の動作により、正しい補間演算が可能となる。図示されているように、この実施例であれば、周波数情報が4未満の場合に波形サンプル値の読み飛ばし(飛び越し)が可能であり、この波形メモリを使用することによって、通常の場合(周波数情報が1未満)に比べて4倍の周波数まで再生が可能となる。
【0028】
従来の1サンプル値づつ読み出す方式においては、発音開始時に補間回路に補間用のサンプル値をCPUがプリセットする必要があった。しかし、本発明の構成によれば、発音開始時に、ISとして、特定の値を予め設定することにより、サンプル値のプリセットが不要となる。すなわち、ISの初期値を「3」にすることにより、波形メモリから読み出された4サンプル値のみから補間演算が可能となり、サンプル値のプリセットが不要となる。
【0029】
波形メモリにサンプル値を例えばADPCM方式により圧縮して記憶するような電子楽器に本発明を適用する場合には、図3のレジスタ40〜43の直後にADPCMデコーダを追加すればよい。
【0030】
実施例においては、位相情報の前後2サンプルづつの4サンプル値を用いて補間演算を行う例を開示したが、補間演算に使用するサンプル数と波形メモリの1アドレスに記憶されるサンプル数とは一致している必要はなく、例えば前記実施例において、補間回路では前後1サンプルづつの2サンプルを用いて補間演算を行うようにしてもよい。
【0031】
【発明の効果】
以上述べたように、本発明においては、波形情報記憶手段の1つのアドレスに連続した複数個の波形サンプル値情報を記憶しているので、例えば1つの読み出しアドレスに4つの波形サンプル値データを格納しておくことによって、3つの波形サンプル値を読み飛ばしても、波形メモリからは全ての波形サンプル値が連続して読み出され、一時的な記憶手段に記憶されて補間演算が可能となる。従って、波形メモリの1つのアドレスに記憶されているサンプル値の数をNとすれば、該波形メモリを使用して、従来の方式に比べてN倍高い周波数まで再生が可能となるという効果がある。
【0032】
また、発音開始時に、位相情報の整数部の下位に特定の値を予め設定することにより、波形情報記憶手段から複数の波形サンプル情報が読み出され、この波形サンプル値情報のみを使用して補間演算が可能である。したがって、サンプル値のプリセットが不要になるという効果がある。
【図面の簡単な説明】
【図1】本発明を適用した電子ピアノの構成を示すブロック図である。
【図2】波形アドレス発生回路11の構成例を示すブロック図である。
【図3】サンプル補間回路13の構成を示すブロック図1である。
【図4】サンプル補間回路13の構成を示すブロック図2である。
【図5】波形メモリ読み出しアドレスの変化を示すタイミング図である。
【図6】本発明を適用した楽音発生回路6の動作を示す説明図である。
【符号の説明】
1…CPU、2…ROM、3…RAM、4…キーボード回路、5…パネル回路、6…楽音発生回路、7…D/A変換器、8…サウンドシステム、9…バス、10…インターフェース回路、11…波形アドレス発生回路、12…波形メモリ、13…サンプル補間回路、14…乗算器、15…エンベロープ発生回路、16…累算回路

Claims (1)

  1. 波形情報記憶手段に記憶された波形サンプル値情報を読み出すことによって楽音信号を生成する電子楽器において、
    前記波形情報記憶手段は、1つのアドレスに複数個の波形サンプル値情報を記憶しており、更に、
    指示された音高に対応する周波数情報を累算することによって整数部と小数部とからなる位相情報を発生する位相情報発生手段と、
    前記位相情報発生手段での前記周波数情報の累算開始時に、前記位相情報の整数部の下位に予め初期値を設定する設定手段と、
    前記位相情報の整数部の上位に応じて前記波形情報記憶手段から複数個の波形サンプル値情報を一度に読み出す読み出し手段と、
    前記波形情報記憶手段から過去に読み出された波形サンプル値情報の少なくとも一部を一時的に保存する一時記憶手段と、
    前記位相情報の整数部の下位に応じて、前記累算開始時は前記読み出し手段の出力である波形サンプル値情報および位相情報に基づき、それ以後は前記読み出し手段および一時記憶手段の双方から出力される波形サンプル値情報および位相情報に基づき、補間演算を行う補間手段とを備え
    前記累算された位相情報は、1つのアドレスに対する波形のサンプル数の値で桁上げされるものであり、
    前記読み出し手段では、読み出しアドレスの初期値が設定され、前記桁上げ毎に読み出しアドレスが歩進されるものであることを特徴とする電子楽器。
JP2002153767A 2002-05-28 2002-05-28 電子楽器 Expired - Lifetime JP3651675B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002153767A JP3651675B2 (ja) 2002-05-28 2002-05-28 電子楽器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002153767A JP3651675B2 (ja) 2002-05-28 2002-05-28 電子楽器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP11438496A Division JP3543203B2 (ja) 1996-04-12 1996-04-12 電子楽器

Publications (2)

Publication Number Publication Date
JP2002358084A JP2002358084A (ja) 2002-12-13
JP3651675B2 true JP3651675B2 (ja) 2005-05-25

Family

ID=19194823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002153767A Expired - Lifetime JP3651675B2 (ja) 2002-05-28 2002-05-28 電子楽器

Country Status (1)

Country Link
JP (1) JP3651675B2 (ja)

Also Published As

Publication number Publication date
JP2002358084A (ja) 2002-12-13

Similar Documents

Publication Publication Date Title
JP2567717B2 (ja) 楽音発生装置
US9040800B2 (en) Musical tone signal generating apparatus
JP2785531B2 (ja) 電子楽器
JP3651675B2 (ja) 電子楽器
JP3543203B2 (ja) 電子楽器
JP2559209B2 (ja) 楽音信号発生装置
JP2536493B2 (ja) 波形読出装置
JP2576616B2 (ja) 処理装置
JP2576614B2 (ja) 処理装置
JP2530695Y2 (ja) 電子楽器のアドレス制御装置
JP2571559B2 (ja) 波形信号処理方法
JP3504387B2 (ja) 電子楽器
JP2970438B2 (ja) 波形メモリ型楽音発生装置
JP3112743B2 (ja) 音源装置
JP2582789B2 (ja) 電子楽器の波形合成装置
JP2943536B2 (ja) 電子楽器
JP2678970B2 (ja) 楽音発生装置
JP3674154B2 (ja) 楽音合成装置
JP3095323B2 (ja) 電子楽器
JP2833485B2 (ja) 楽音発生装置
JPH02179698A (ja) 処理装置
JPH0644191B2 (ja) 楽音信号発生装置
JPH02179692A (ja) 処理装置
JPH0997063A (ja) 電子楽器
JPH052999B2 (ja)

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050216

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080304

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090304

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100304

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100304

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110304

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120304

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120304

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130304

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130304

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 9

EXPY Cancellation because of completion of term