JP2769690B2

JP2769690B2 - 遅延装置

Info

Publication number: JP2769690B2
Application number: JP8244265A
Authority: JP
Inventors: 和哉三枝
Original assignee: Roland Corp
Current assignee: Roland Corp
Priority date: 1996-08-27
Filing date: 1996-08-27
Publication date: 1998-06-25
Anticipated expiration: 2013-06-25
Also published as: JPH09146549A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、遅延装置に関し、
さらに詳細には、電子楽器において入力された楽音信号
を所定の遅延時間だけ遅延させて出力する遅延装置であ
って、特に、遅延時間を変化することのできる遅延装置
に関する。

【０００２】

【発明の背景および発明が解決しようとする課題】従来
より、電子楽器の分野においては、入力された楽音信号
を予め設定した所定の遅延時間だけ遅延させて出力する
遅延装置が知られており、こうした遅延装置は、一般に
遅延時間を変化することができるようになされている。

【０００３】上記したような遅延時間を変化することの
できる遅延装置としては、例えば、特開昭６３−３２５
９５号公報あるいは特公昭６３−３２３９３号公報に開
示された構成を備えた遅延装置が知られている。

【０００４】特開昭６３−３２５９５号公報に開示され
た構成の遅延装置は、遅延時間を変化させた際の楽音信
号の不連続点の発生に伴うノイズの発生を防止するため
に、遅延時間を変更する際に当該楽音信号をミューティ
ングして、楽音信号の不連続点の発生に伴うノイズの発
生を防止している。

【０００５】しかしながら、楽音信号の不連続点の発生
に伴うノイズの発生を防止するために、楽音信号をミュ
ーティングしてしまう場合には、外部の操作子のリアル
タイム操作によって遅延時間を変化させると、発音中の
楽音がミューティングにより消えてしまうことになって
しまい、リアルタイム操作で遅延時間を変更するには適
当でないという問題点があった。

【０００６】また、特公昭６３−３２３９３号公報に開
示された構成を備えた遅延装置は、読み出しアドレスを
変調信号で変調して、遅延時間を変化させるものである
が、デイジタルメモリ４の出力側に補間手段を有してい
ないものである。つまり、デイジタルメモリ４に供給す
るアドレスは整数アドレスであり、例えば、変調信号Ｍ
Ｄ’が非常に低い周波数の場合（小数点の領域での変化
が長く、ときどき整数の領域が変化するような変調デー
タの場合である。）には、整数の部分が変化したときに
だけ変調されるという、極めて不自然な変調が発生する
ことになる。こうしたことを防止するためには、不自然
な変調がかからないような波形の変調信号のみを予め記
憶しておく必要があり、外部の操作子のリアルタイム操
作により任意の変調信号で変調を行い、それに基づき遅
延時間を変更することは考慮されていないという問題点
があった。

【０００７】即ち、上記したような従来の遅延装置にお
いては、遅延時間をリアルタイムで任意にデジタル的に
制御することは、全く考慮されていないという問題点が
あった。

【０００８】本発明は、従来の技術の有するこのような
問題点に鑑みてなされたものであり、その目的とすると
ころは、リアルタイムで操作できる操作子を配設し、当
該操作子をリアルタイムで操作することにより遅延時間
を連続的に任意に変化可能とし、しかもその際にミュー
ティングを行わずに連続的に遅延時間を変化させても、
楽音信号の不連続点の発生に伴うノイズを発生する恐れ
のない遅延装置を提供しようとするものである。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本発明のうち請求項１記載の発明は、リアルタイム
で操作制御するリアルタイム操作子と、リアルタイム操
作子の操作に応じて、入力端子より所定のサンプリング
周期で入力される楽音信号の遅延時間を設定する遅延時
間設定手段と、遅延時間設定手段により設定された遅延
時間分だけ、楽音信号を遅延させて出力端子へ出力する
遅延手段とを有し、遅延時間設定手段は、所定のサンプ
リング周期より長い第一の周期で、リアルタイム操作子
の操作状態である第一の制御信号を検出し、第一の制御
信号に対して補間演算を行い、第一の周期よりも短く、
かつ所定のサンプリング周期より長いか等しい第二の周
期の第二の制御信号を生成し、遅延手段に供給するもの
であって、遅延手段は、所定のサンプリング周期で入力
された楽音信号を、記憶データとして読み書き可能に記
憶する記憶手段と、記憶手段の読み出しアドレスとして
遅延時間設定手段より供給される第二の制御信号に対応
した小数点表現のアドレスを使用し、記憶手段の複数の
記憶データにより補間演算を行い、第二の制御信号に対
応した遅延データを生成して出力端子へ出力する遅延デ
ータ補間手段とを有するようにしたものである。

【００１０】従って、リアルタイム操作子を操作する
と、遅延時間設定手段によって、所定のサンプリング周
期より長い第一の周期でその操作状態である第一の制御
信号が検出され、さらに当該第一の制御信号に対して補
間演算が行われて、第一の周期よりも短く、かつ所定の
サンプリング周期より長いか等しい第二の周期の第二の
制御信号が生成されて遅延手段に供給される。遅延手段
は、記憶手段によって、所定のサンプリング周期で入力
された楽音信号を記憶データとして読み書き可能に記憶
し、遅延データ補間手段によって、記憶手段の読み出し
アドレスとして第二の制御信号に対応した小数点表現の
アドレスを使用して複数の記憶データにより補間演算を
行い、第二の制御信号に対応した遅延データを生成して
出力端子へ出力する。

【００１１】ここで、請求項２記載の発明のように、遅
延データ補間手段は、書き込みアドレスから、遅延時間
設定手段より供給される第二の制御信号に対応したアド
レスだけ離れた小数点表現のアドレスに対応する記憶デ
ータの補間演算を行い出力する手段であって、補間演算
に必要な複数の記憶データを読み出すとともに、その複
数の記憶データを使用して小数点表現のアドレスに対応
する記憶データを算出する補間演算を行うものであって
もよい。

【００１２】

【発明の実施の形態】以下、添付の図面を参照しなが
ら、本発明による遅延装置の発明の実施の形態を詳細に
説明する。

【００１３】図１は、本発明による遅延装置の第一の実
施の形態を示すブロック構成図であり、この遅延装置
は、例えば、電子楽器の構成の一部として実施されるも
のである。

【００１４】そして、この遅延装置は、中央処理装置
（ＣＰＵ）により全体の制御を行うようになされてお
り、リアルタイム操作子１０と、リアルタイム操作子１
０の操作に応じて、入力端子ＩＮより所定のサンプリン
グ周期で入力された楽音信号の遅延時間を設定する遅延
時間設定手段１２と、遅延時間設定手段１２により設定
された遅延時間分だけ、入力端子ＩＮより入力された楽
音信号を遅延させて出力端子ＯＵＴへ出力する遅延手段
１４とから構成されている。

【００１５】リアルタイム操作子１０は、リアルタイム
で操作可能な操作子であって、例えば、電子楽器の制御
に使用するためのエクスプレッション・ペダルなどのペ
ダル操作子や、ピッチ・ベンドの制御に使用するベンダ
ーなどのレバー操作子であって、リアルタイムで操作可
能な操作子のことである。

【００１６】また、遅延時間設定手段１２は、サンプリ
ング周期より長い所定の周期（以下、第一の周期と称
す。）でリアルタイム操作子１０の操作状態を検出する
操作検出手段１６と、操作検出手段１６の検出結果（第
一の制御信号）を入力され、それに応じて補間を行い、
その結果を遅延時間情報（第二の制御信号）として遅延
手段１４へ出力する制御信号補間手段１８とから構成さ
れている。

【００１７】この制御信号補間手段１８は、第一の周期
より短く、かつサンプリング周期より長いか同等の周期
（以下、第二の周期と称す。）で所定の補間を行い、そ
の結果を遅延時間情報として遅延手段１４へ供給するも
のである。

【００１８】即ち、制御信号補間手段１８においては、
以下のような処理が行われている。なお、操作検出手段
１６において第一の周期によって検出した検出値ａ〜検
出値ｂを、直線補間によって補間するものとし、第一の
周期を第二の周期の「０」〜「ｎ−１」のｎステップに
補間する場合に関して説明する。

【００１９】まず、１ステップ分の変化量ｄを、ｄ＝（ｂ−ａ）（１／ｎ）より算出する。

【００２０】以下、第二の周期で１ステップ毎にｄを累
算して、補間値Ｄ_nを遅延手段１４へ出力する。

【００２１】即ち、Ｄ_n＝ａ＋（ｄ×ｎ）の演算を実行することとなる。各ステップ毎に詳細に示
すと、０ステップＤ₀＝ａ＋０＝ａ１ステップＤ₁＝ａ＋ｄ２ステップＤ₂＝ａ＋２ｄ３ステップＤ₃＝ａ＋３ｄ・・・（ｎ−１）ステップＤ_n-1＝ａ＋（ｎ−１）ｄとなる。

【００２２】さらに、遅延手段１４は、入力端子ＩＮか
ら入力された楽音信号を読み書き可能に記憶する記憶手
段２０と、小数点表現のアドレスの記憶手段２０に記憶
された記憶データを算出して遅延データを得る遅延デー
タ補間手段２２と、記憶手段２０および遅延データ補間
手段２２とを制御する制御手段２４とから構成されてい
る。

【００２３】ここにおいて制御手段２４は、制御信号補
間手段１８から入力された遅延時間情報が示す遅延時間
に対応した値の制御信号を記憶手段２０に入力すること
により、書き込みアドレスから当該遅延時間に対応した
アドレスだけ離れた小数点表現のアドレスの記憶データ
の補間に必要な複数の記憶データを、記憶手段２０から
読み出す制御を行う。

【００２４】さらに、制御手段２４は、記憶手段２０か
ら読み出した小数点表現のアドレスを遅延データ補間手
段２２に供給し、遅延データ補間手段２２における補間
演算の制御を行う。

【００２５】また、遅延データ補間手段２２において
は、以下のような処理が行われている。まず、制御信号
補間手段１８から供給された遅延時間情報により、記憶
手段２０から読み出す小数点表現のアドレスが（Ｉ＋
Ｄ）とし（Ｉ：整数アドレス、Ｄ：小数点アドレス）、
整数アドレスＩの記憶データがＷ_I、整数アドレスＩ＋
１の記憶データがＷ_I+1とすると、小数点表現のアドレ
ス（Ｉ＋Ｄ）のデータ（遅延データ）Ｗ_I+Dは、Ｗ_I+D＝Ｗ_I+1×Ｄ＋Ｗ_I×（１−Ｄ）という補間演算によって算出できる。

【００２６】以上の構成において、リアルタイム操作子
１０を操作すると、この操作状態が第一の周期で操作検
出手段１６によって検出され、その検出結果（第一の制
御信号）が制御信号補間手段１８に与えられる。制御信
号補間手段１８は、第一の周期より短く、かつサンプリ
ング周期より長いか同等の第二の周期で補間を行い、そ
の結果を遅延時間情報（第二の制御信号）として制御手
段２４に供給する。そして、制御手段２４は、記憶手段
２０より遅延信号算出に必要な遅延データを読み出し、
遅延データ補間手段２２により補間演算を行い、当該補
間演算結果に基づき入力された楽音信号を遅延させて出
力する。

【００２７】このため、遅延時間を変更したときにも楽
音信号の不連続点が発生しないように補間が行われるの
で、ノイズの発生を確実に防止することができる。

【００２８】なお、上記した第一の実施の形態において
は、制御信号補間手段１８に関しては、直線補間を行う
処理に関して説明したが、これに限られるものではな
く、積分回路やフィルタをシミュレートしたものや、ｎ
次関数によるｎ次補間などのように、他の補間方法によ
る処理をしてもよいことは勿論である。

【００２９】また、積分回路やフィルタをシミュレート
したものについては、時定数に相当するパラメータの値
によって、補間の変化する速度を任意に制御することが
できる。

【００３０】さらに、操作検出手段１６がリアルタイム
操作子１０の操作状態を読み出す周期たる第一の周期
は、第一の実施の形態においては定期的なものである
が、リアルタイム操作子１０の操作量が所定量以上にな
ったときだけ、その値を検出し出力するような非周期的
なものとしてもよい。

【００３１】また、遅延データ補間手段の補間方法も、
電子楽器の記憶波形読み出し方式の音源装置などで使用
される補間方法を用いてもよい。

【００３２】図２は、本発明による遅延装置の第二の実
施の形態を示すブロック構成図であり、各構成要素の処
理をＣＰＵとＤＳＰとにより実現している点で第一の実
施の形態と異なるものである。

【００３３】即ち、第ニの実施の形態においては、遅延
時間設定手段１２の操作検出手段１６はＣＰＵで構成さ
れ、遅延時間設定手段１２の制御信号補間手段１８およ
び遅延手段１４（記憶手段２０、遅延データ補間手段２
２および制御手段２４）はＤＳＰで構成されている。

【００３４】図３は、第二の実施の形態における操作検
出手段１６の処理を示すフローチャートであるが、この
操作検出手段１６は、サンプリング周期より長い周期で
動作するものであり、例えば、サンプリング周期Ｔ_sの
ｎ倍の周期で動作するものとすると、時間ｎＴ_s毎に図
３に示すフローチャートの処理が実行されることにな
る。

【００３５】即ち、まず、ステップＳ３０２において、
リアルタイム操作子１０の現在値Ｐを、時間ｎＴ_s毎に
入力する。

【００３６】ステップＳ３０２の処理を終了すると、ス
テップＳ３０４へ進み、ステップＳ３０２において入力
された現在値Ｐと、先に制御信号補間手段１８に出力し
た出力値Ｐ_cとを比較する。

【００３７】ステップＳ３０４の判断結果により、現在
値Ｐと出力値Ｐ_cとが同一であると判断された場合に
は、リアルタイム操作子１０は何等の操作もなされては
ないため、以降の処理は何も行わずに、このフローチャ
ートの処理を終了する。

【００３８】一方、ステップＳ３０４の判断結果によ
り、現在値Ｐと出力値Ｐ_cとが同一でない（異なってい
る）と判断された場合には、リアルタイム操作子１０は
操作されたものであり、ステップＳ３０６へ進む。

【００３９】ステップＳ３０６においては、出力値Ｐ_c
を現在値Ｐに書き換える。そして、ステップＳ３０６の
処理を終了すると、ステップＳ３０８へ進む。

【００４０】ステップＳ３０８では、ステップＳ３０６
において書き換えられた出力値Ｐ_cを、制御信号補間手
段１８へ出力し、このフローチャートの処理を終了す
る。

【００４１】以上の操作検出手段１６の処理は、第一の
実施の形態の場合とは異なり、リアルタイム操作子１０
が操作されたときにのみ、当該操作に基づく操作データ
を制御信号補間手段１８へ出力するようになっている。

【００４２】図４は、第二の実施の形態における制御信
号補間手段１８の処理を示すフローチャートであるが、
この制御信号補間手段１８の動作は、後述するステップ
Ｓ４０８で実行される演算により充放電特性をシミュレ
ートするものであり、操作検出手段１６から入力される
出力値Ｐ_cが、制御信号補間手段１８に入力される毎
に、その充放電の目標値が変更されるようになってい
る。

【００４３】また、制御信号補間手段１８はサンプリン
グ周期Ｔ_sで動作するようになされているので、時間Ｔ_s
毎に図４に示すフローチャートの処理が実行されること
になる。

【００４４】なお、「Ｔ_s＜ｌＴ_s＜ｎＴ_s」（ｌ、ｎは
正の整数）の場合における「ｌＴ_s」の周期で動作して
もよい。

【００４５】まず、ステップＳ４０２においては、リア
ルタイム操作子１０が操作されて、出力値Ｐ_cが入力さ
れたか否かを判断する。

【００４６】ステップＳ４０２の判断結果が肯定
（Ｙ）、即ち、リアルタイム操作子１０が操作されて出
力値Ｐ_cが入力された場合にはステップＳ４０４へ進
み、ステップＳ４０２の判断結果が否定（Ｎ）、即ち、
リアルタイム操作子１０が操作されておらず出力値Ｐ_c
が入力されなかった場合には、ステップＳ４０６へ進
む。

【００４７】ステップＳ４０４においては、出力値Ｐ_c
が入力されたため、充放電の目標値Ｍを出力値Ｐ_cに変
更する。

【００４８】ステップＳ４０４の処理を終了すると、ス
テップＳ４０６へ進み、図示しない操作子によって指定
された値Ｋを設定する。この値Ｋは、充放電回路の時定
数に対応するもので、適宜図示しない操作子の操作によ
って設定可能である。

【００４９】ステップＳ４０６の処理を終了すると、ス
テップＳ４０８へ進み、Ｄ_n＋（Ｍ−Ｄ_n）／Ｋの演算を実行して充放電特性をシミュレートし、Ｄ_nを
変更する。

【００５０】ステップＳ４０８の処理を終了すると、ス
テップＳ４１０へ進み、ステップＳ４０８で得たＤ_nを
遅延データとして遅延手段１４へ出力し、このフローチ
ャートの処理を終了する。

【００５１】従って、上記した第二の実施の形態によれ
ば、操作子データの補間処理はＤＳＰで行うようにし
て、処理をＣＰＵとＤＳＰとに分割しており、さらにＣ
ＰＵから制御信号補間手段１８へ転送するデータが、リ
アルタイム操作子１０を操作したときだけでよいように
構成されているため、定期的にリアルタイム操作子デー
タを転送するものに比べて、ＣＰＵ処理の負担が軽減さ
れ、他の処理を行うことができるようになる。

【００５２】なお、上記した第二の実施の形態に関して
も、第一の実施の形態と同様な種々の変形を行ってよい
ことは勿論である。

【００５３】以上説明したように、上記した本発明によ
る第一の実施の形態あるいは第二の実施の形態のいずれ
においても、リアルタイム操作子１０を操作することに
より、遅延時間の変化をリアルタイムで行うことができ
るようになるので、演奏会場の雰囲気や演奏状態に合わ
せて遅延時間を制御することが可能となり、演奏表現が
極めて豊かになる。

【００５４】即ち、具体的には、次のような場合に本発
明を利用することができる。

【００５５】１．ビブラート遅延信号が発生中に遅延時間をリアルタイムで変化する
と周波数変調が発生し、その制御を周期的にするとビブ
ラート効果を付加することができる。

【００５６】発振器によって発生された周期信号による
変調とは異なって、演奏者の制御に応じたビブラート効
果を付加することができる。

【００５７】２．ピッチベンド上記した周波数変調を一方にして制御すると、ピッチベ
ンド効果を付加することができる。例えば、遅延時間を
短くする方に制御すると、ピッチが上昇する。その反対
に、遅延時間を長くする方に制御すると、ピッチが下降
する。

【００５８】従って、演奏者の制御に応じたピッチベン
ド効果を、リアルタイムで付加することができる。

【００５９】なお、音源を備えた電子楽器においては、
音源を直接制御して自由にピッチベンドの制御をできる
ものがあるが、本発明は外部から入力された楽音信号に
ピッチベンド効果を付加している点でその構成が異なる
ものである。

【００６０】３．遅延時間のリアルタイム設定演奏テンポに合った遅延時間を設定するすることができ
るので、演奏テンポに合った繰り返し周期の遅延信号を
得る場合に有利である。即ち、遅延信号を聴取しながら
リアルタイム操作子を操作することができるため、演奏
テンポが変化しても、確実に対応することができる。

【００６１】なお、演奏テンポの周期で操作子のスイッ
チを操作することによって、遅延時間を設定することが
できる遅延装置はあるが、このようなものでは、操作し
た次の周期から遅延時間が変化するようになっており、
不連続な変化をするもので、本発明のように連続的に遅
延時間が変化するものではない。

【００６２】

【発明の効果】本発明は、以上説明したように構成され
ているので、リアルタイム操作子を操作することにより
遅延時間を連続的に任意に変化することが可能であり、
しかもその際にミューティングを行わずに連続的に遅延
時間を変化させても、楽音信号の不連続点の発生に伴う
ノイズを発生する恐れを確実に防止することができると
いう優れた効果を奏する。

【図面の簡単な説明】

【図１】本発明による遅延装置の第一の実施の形態を示
すブロック構成図である。

【図２】本発明による遅延装置の第二の実施の形態を示
すブロック構成図である。

【図３】第二の実施の形態における操作検出手段の処理
を示すフローチャートである。

【図４】第二の実施の形態における制御信号補間手段の
処理を示すフローチャートである。

【符号の説明】

１０リアルタイム操作子１２遅延時間設定手段１４遅延手段１６操作検出手段１８制御信号補間手段２０読み書き可能記憶手段２２遅延データ補間手段２４制御手段

Claims

(57)【特許請求の範囲】

【請求項１】リアルタイムで操作制御するリアルタイ
ム操作子と、前記リアルタイム操作子の操作に応じて、入力端子より
所定のサンプリング周期で入力される楽音信号の遅延時
間を設定する遅延時間設定手段と、前記遅延時間設定手段により設定された遅延時間分だ
け、前記楽音信号を遅延させて出力端子へ出力する遅延
手段とを有し、前記遅延時間設定手段は、前記所定のサンプリング周期より長い第一の周期で、前
記リアルタイム操作子の操作状態である第一の制御信号
を検出し、前記第一の制御信号に対して補間演算を行
い、前記第一の周期よりも短く、かつ前記所定のサンプ
リング周期より長いか等しい第二の周期の第二の制御信
号を生成し、前記遅延手段に供給するものであって、前記遅延手段は、前記所定のサンプリング周期で入力された楽音信号を、
記憶データとして読み書き可能に記憶する記憶手段と、前記記憶手段の読み出しアドレスとして前記遅延時間設
定手段より供給される前記第二の制御信号に対応した小
数点表現のアドレスを使用し、前記記憶手段の複数の記
憶データにより補間演算を行い、前記第二の制御信号に
対応した遅延データを生成して出力端子へ出力する遅延
データ補間手段とを有することを特徴とする遅延装置。
【請求項２】前記遅延データ補間手段は、書き込みアドレスから、前記遅延時間設定手段より供給
される前記第二の制御信号に対応したアドレスだけ離れ
た小数点表現のアドレスに対応する記憶データの補間演
算を行い出力する手段であって、補間演算に必要な複数の記憶データを読み出すととも
に、その複数の記憶データを使用して前記小数点表現の
アドレスに対応する記憶データを算出する補間演算を行
うものである請求項１記載の遅延装置。