JP2904576B2 - 波形発生装置 - Google Patents
波形発生装置Info
- Publication number
- JP2904576B2 JP2904576B2 JP2340463A JP34046390A JP2904576B2 JP 2904576 B2 JP2904576 B2 JP 2904576B2 JP 2340463 A JP2340463 A JP 2340463A JP 34046390 A JP34046390 A JP 34046390A JP 2904576 B2 JP2904576 B2 JP 2904576B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- address
- output
- waveform memory
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、楽音の音高に関係なく一定の周期で波形デ
ータを発生する波形発生装置に関するものである。
ータを発生する波形発生装置に関するものである。
従来の技術 近年、楽音をアナログ／ディジタル変換して得たデー
タを波形メモリに記憶させ、このデータを読み出すこと
により楽音を発生する、いわゆるPCM（Pulse Code Modu
lation）方式による楽音発生が行われるようになってき
ている。PCM方式は、波形データの発生する周期が楽音
の音高に依存する方式と依存しない方式との２つに大別
される。最近では、時分割演算が行いやすく、ディジタ
ル信号のままの楽音信号の混合が可能である後者の方式
が主流になってきている。波形データの発生する周期が
楽音の音高に依存しない方式は、たとえば特開平２−10
8099号公報や特開昭51−9348号公報に示されている。
タを波形メモリに記憶させ、このデータを読み出すこと
により楽音を発生する、いわゆるPCM（Pulse Code Modu
lation）方式による楽音発生が行われるようになってき
ている。PCM方式は、波形データの発生する周期が楽音
の音高に依存する方式と依存しない方式との２つに大別
される。最近では、時分割演算が行いやすく、ディジタ
ル信号のままの楽音信号の混合が可能である後者の方式
が主流になってきている。波形データの発生する周期が
楽音の音高に依存しない方式は、たとえば特開平２−10
8099号公報や特開昭51−9348号公報に示されている。
以下に、楽音の音高に関係なく一定の周期で波形デー
タを発生する従来の波形発生装置について説明する。
タを発生する従来の波形発生装置について説明する。
第５図は、第１の従来の波形発生装置のブロック図で
ある。第５図において300はアドレス発生部、301,308は
加算器、307は減算器、302,303,304,305,310はＤフリッ
プフロップ（以下DFFと略す。）、309は乗算器、30は波
形演算部、31は波形メモリ、32はアドレス供給部であ
る。
ある。第５図において300はアドレス発生部、301,308は
加算器、307は減算器、302,303,304,305,310はＤフリッ
プフロップ（以下DFFと略す。）、309は乗算器、30は波
形演算部、31は波形メモリ、32はアドレス供給部であ
る。
以上のように構成された第１の従来の波形発生装置に
ついて、第６図の動作タイミング図にしたがい、以下そ
の動作について説明する。
ついて、第６図の動作タイミング図にしたがい、以下そ
の動作について説明する。
まず、アドレス発生部300は、楽音の音色や音高に応
じて波形メモリ31を読み出すためのアドレスを発生す
る。楽音の音高に応じたアドレス増加分を累積加算する
ことによりアドレスは演算される。アドレス増加分は、
音高が１オクターブ上がるごとに２倍になり、また整数
部と小数部から構成される数である。よってアドレスも
整数部と小数部から構成される。アドレスの整数部を波
形メモリ31に出力して波形データを読みだし、このアド
レスの整数部だけに対応した波形データをそのまま出力
したのでは、いわゆるジッタと呼ばれるノイズが発生す
る。
じて波形メモリ31を読み出すためのアドレスを発生す
る。楽音の音高に応じたアドレス増加分を累積加算する
ことによりアドレスは演算される。アドレス増加分は、
音高が１オクターブ上がるごとに２倍になり、また整数
部と小数部から構成される数である。よってアドレスも
整数部と小数部から構成される。アドレスの整数部を波
形メモリ31に出力して波形データを読みだし、このアド
レスの整数部だけに対応した波形データをそのまま出力
したのでは、いわゆるジッタと呼ばれるノイズが発生す
る。
これを軽減するためには、整数部だけでなく小数部も
含めたアドレスに対応する波形データを、複数の波形デ
ータの値から補間演算して算出すればよい。補間演算の
最も簡単な方法は、２つの波形データ間を直線（つまり
１次関数で）補間する方法である。２つの隣合った波形
データをWA,WB、補間係数（つまりアドレス小数部）を
Ｈとすると、小数部も含めたアドレスに対応する波形デ
ータＷは（１）式のように表される。
含めたアドレスに対応する波形データを、複数の波形デ
ータの値から補間演算して算出すればよい。補間演算の
最も簡単な方法は、２つの波形データ間を直線（つまり
１次関数で）補間する方法である。２つの隣合った波形
データをWA,WB、補間係数（つまりアドレス小数部）を
Ｈとすると、小数部も含めたアドレスに対応する波形デ
ータＷは（１）式のように表される。
Ｗ＝（WB−WA）・Ｈ＋WA （１） アドレス発生部300から発生したアドレスADRのうち、
整数部ADRUは加算器301に入力され、小数部ADRLはDFF30
3にラッチされる。加算器301のもう一方の入力であるタ
イミング信号t33は最初は０なので、ADRUがそのままDFF
302にラッチされ、波形メモリ31のアドレスAD1として出
力される。波形メモリ31から、アドレス値ADRUに対応し
た波形データDT1が出力され、DFF304にラッチされ、波
形データWAとして出力される。
整数部ADRUは加算器301に入力され、小数部ADRLはDFF30
3にラッチされる。加算器301のもう一方の入力であるタ
イミング信号t33は最初は０なので、ADRUがそのままDFF
302にラッチされ、波形メモリ31のアドレスAD1として出
力される。波形メモリ31から、アドレス値ADRUに対応し
た波形データDT1が出力され、DFF304にラッチされ、波
形データWAとして出力される。
次に、タイミング信号t33は１となり、（ADRU＋１）
の値がDFF302にラッチされる。波形メモリ31から、アド
レス値（ADRU＋１）に対応した波形データDT1が出力さ
れ、DFF305にラッチされ、波形データWBとして出力され
る。
の値がDFF302にラッチされる。波形メモリ31から、アド
レス値（ADRU＋１）に対応した波形データDT1が出力さ
れ、DFF305にラッチされ、波形データWBとして出力され
る。
減算器307は、２つの波形データWAとWBが入力され、
（WB−WA）の値を出力する。乗算器309は、減算器307の
出力である（WB−WA）と、DFF303の出力である補間係数
Ｈ（補間係数Ｈはアドレス小数部ADRLに等しい）とが入
力され、（WB−WA）・Ｈの値を出力する。加算器308はD
FF304の出力であるWAと乗算器309の出力である（WB−W
A）・Ｈが入力され、（WB−WA）・Ｈ＋WAの値を出力す
る。DFF310はこの値をラッチして、波形データＷとして
出力する。
（WB−WA）の値を出力する。乗算器309は、減算器307の
出力である（WB−WA）と、DFF303の出力である補間係数
Ｈ（補間係数Ｈはアドレス小数部ADRLに等しい）とが入
力され、（WB−WA）・Ｈの値を出力する。加算器308はD
FF304の出力であるWAと乗算器309の出力である（WB−W
A）・Ｈが入力され、（WB−WA）・Ｈ＋WAの値を出力す
る。DFF310はこの値をラッチして、波形データＷとして
出力する。
こうして、整数部と小数部をもったアドレスADRに対
応する波形データＷが算出される。
応する波形データＷが算出される。
これらの演算は、第６図に示すように時分割で行わ
れ、複数の楽音を発生することができる。第６図におい
て、（ｎ）は複数の楽音のうちｎ番目の楽音のデータを
表す。また、波形メモリのアクセス時間（アドレスを与
えてからデータが確定するまでの時間）は、通常電子楽
器に用いられるROM（読みだし専用メモリ）のアクセス
時間である250［ｎ秒］に動作余裕50［ｎ秒］を加えた3
00［ｎ秒］に設定してある。
れ、複数の楽音を発生することができる。第６図におい
て、（ｎ）は複数の楽音のうちｎ番目の楽音のデータを
表す。また、波形メモリのアクセス時間（アドレスを与
えてからデータが確定するまでの時間）は、通常電子楽
器に用いられるROM（読みだし専用メモリ）のアクセス
時間である250［ｎ秒］に動作余裕50［ｎ秒］を加えた3
00［ｎ秒］に設定してある。
第７図は、第２の従来の波形発生装置のブロック図で
ある。第７図において、400はアドレス発生部、401,410
は加算器、409は減算器、402,403,404,405,406,407,412
はDFF、411は乗算器、40は波形演算部、41,42は同一の
波形メモリ、43はアドレス供給部である。
ある。第７図において、400はアドレス発生部、401,410
は加算器、409は減算器、402,403,404,405,406,407,412
はDFF、411は乗算器、40は波形演算部、41,42は同一の
波形メモリ、43はアドレス供給部である。
以上のように構成された第２の従来の波形発生装置に
ついて、第８図の動作タイミング図にしたがい、以下そ
の動作について説明する。
ついて、第８図の動作タイミング図にしたがい、以下そ
の動作について説明する。
アドレス発生部400は、第１の従来例と同様に、整数
部と小数部から構成されるアドレスを発生する。アドレ
スADRのうち、整数部ADRUはDFF402と加算器401に入力さ
れ、小数部ADRLはDFF404に入力される。DFF402は、アド
レス整数部ADRUをラッチして、波形メモリ41へのアドレ
スAD1として出力する。加算器401は、アドレス整数部AD
RUに１を加算し、DFF403に出力する。DFF403は、（ADRU
＋１）の値をラッチし、波形メモリ42へのアドレスAD2
として出力する。
部と小数部から構成されるアドレスを発生する。アドレ
スADRのうち、整数部ADRUはDFF402と加算器401に入力さ
れ、小数部ADRLはDFF404に入力される。DFF402は、アド
レス整数部ADRUをラッチして、波形メモリ41へのアドレ
スAD1として出力する。加算器401は、アドレス整数部AD
RUに１を加算し、DFF403に出力する。DFF403は、（ADRU
＋１）の値をラッチし、波形メモリ42へのアドレスAD2
として出力する。
波形メモリ41から、アドレス値ADRUに対応した波形デ
ータDT1が出力され、DFF406にラッチされ、波形データW
Aとして出力される。また、波形メモリ42から、アドレ
ス値（ADRU＋１）に対応した波形データDT2が出力さ
れ、DFF407にラッチされ、波形データWBとして出力され
る。
ータDT1が出力され、DFF406にラッチされ、波形データW
Aとして出力される。また、波形メモリ42から、アドレ
ス値（ADRU＋１）に対応した波形データDT2が出力さ
れ、DFF407にラッチされ、波形データWBとして出力され
る。
減算器409は、２つの波形データWAとWBが入力され、
（WB−WA）の値を出力する。乗算器411は、減算器409の
出力である（WB−WA）とDFF405の出力である補間係数Ｈ
とが入力され、（WB−WA）・Ｈの値を出力する。加算器
410は、DFF406の出力であるWAと乗算器411の出力である
（WB−WA）・Ｈとが入力され、（WB−WA）・Ｈ＋WAの値
を出力する。DFF412はこの値をラッチして、波形データ
Ｗとして出力する。
（WB−WA）の値を出力する。乗算器411は、減算器409の
出力である（WB−WA）とDFF405の出力である補間係数Ｈ
とが入力され、（WB−WA）・Ｈの値を出力する。加算器
410は、DFF406の出力であるWAと乗算器411の出力である
（WB−WA）・Ｈとが入力され、（WB−WA）・Ｈ＋WAの値
を出力する。DFF412はこの値をラッチして、波形データ
Ｗとして出力する。
こうして、整数部と小数部をもったアドレスADRに対
応する波形データＷが算出される。
応する波形データＷが算出される。
これらの演算は、第８図に示すように時分割で行わ
れ、複数の楽音を発生することができる。２回分の波形
メモリのアクセスを１回で同時におこなうので、１音あ
たりの演算時間が、第１の従来例に比べて半分になって
いる。
れ、複数の楽音を発生することができる。２回分の波形
メモリのアクセスを１回で同時におこなうので、１音あ
たりの演算時間が、第１の従来例に比べて半分になって
いる。
発明が解決しようとする課題 しかしながら、上記第１の従来例の構成では、波形メ
モリのアクセス時間をX,1つの波形データを演算するの
に必要な波形データの個数（つまり１音あたりの波形メ
モリのアクセス回数）をY,時分割演算による最大発音数
をＺとすると、サンプリング周波数Fsは Fs＝1/（Ｘ・Ｙ・Ｚ） （２） の式で表され、Ｘ＝300［ｎ秒］、Ｙ＝２、Ｚ＝64音の
ときに、Fs＝26［kHz］、再生帯域は約12［kHz］までと
なり、人間の可聴帯域である20［kHz］が再生できない
という欠点を有していた。20［kHz］まで再生できるよ
うにするためには、サンプリング周波数を高くしなけれ
ばならないが、そのためには、一般にＸとＹの値は固定
されているので、最大発音数Ｚを減らさなければならな
い。しかしながら、最大発音数Ｚを減らすということ
は、電子楽器としての性能を低下させることになってし
まう。
モリのアクセス時間をX,1つの波形データを演算するの
に必要な波形データの個数（つまり１音あたりの波形メ
モリのアクセス回数）をY,時分割演算による最大発音数
をＺとすると、サンプリング周波数Fsは Fs＝1/（Ｘ・Ｙ・Ｚ） （２） の式で表され、Ｘ＝300［ｎ秒］、Ｙ＝２、Ｚ＝64音の
ときに、Fs＝26［kHz］、再生帯域は約12［kHz］までと
なり、人間の可聴帯域である20［kHz］が再生できない
という欠点を有していた。20［kHz］まで再生できるよ
うにするためには、サンプリング周波数を高くしなけれ
ばならないが、そのためには、一般にＸとＹの値は固定
されているので、最大発音数Ｚを減らさなければならな
い。しかしながら、最大発音数Ｚを減らすということ
は、電子楽器としての性能を低下させることになってし
まう。
一方、上記第２の従来例の構成では、２つの波形メモ
リを同時に別々にアクセスするので、波形メモリのアク
セス回数Ｙ＝１と等価になる。よって、波形メモリのア
クセス時間Ｘ＝300［ｎ秒］、最大発音数Ｚ＝64の場合
でも、Fs＝52［kHz］となり、高音域まで再生すること
ができる。しかしながら、波形メモリの総容量が２倍に
なり、コストが増加してしまう。
リを同時に別々にアクセスするので、波形メモリのアク
セス回数Ｙ＝１と等価になる。よって、波形メモリのア
クセス時間Ｘ＝300［ｎ秒］、最大発音数Ｚ＝64の場合
でも、Fs＝52［kHz］となり、高音域まで再生すること
ができる。しかしながら、波形メモリの総容量が２倍に
なり、コストが増加してしまう。
本発明は、上記従来の問題点を解決するもので、波形
メモリの総容量を増加させることなく、高音域まで再生
したり、最大同時発音数を増やすことのできる波形発生
装置を提供することを目的とする。
メモリの総容量を増加させることなく、高音域まで再生
したり、最大同時発音数を増やすことのできる波形発生
装置を提供することを目的とする。
課題を解決するための手段 この目的を達成するために本発明の波形発生装置は、
整数部と小数部から構成されるアドレスを出力するアド
レス発生部と、それぞれの波形メモリアドレスに対応し
た波形データを出力する複数群の波形メモリと、アドレ
スを入力してからデータが確定するまでの前記波形メモ
リのアクセス時間Ｔとほぼ同じ時間間隔ｔ（ｔ≧Ｔ）
で、前記アドレスの整数部にもとづいて複数の波形メモ
リアドレスを出力するアドレス供給部と、前記複数群の
波形メモリから出力される波形データと前記アドレスの
小数部とにもとづいて前記アドレスに対応した波形デー
タを算出する波形演算部とを備え、前記波形メモリは、
前記アドレスの整数部の下位ビットに応じてｍ個（ｍ≧
２）の群に分割されるとともに、前記アドレス供給部か
ら出力された波形メモリ群毎に別々の波形メモリアドレ
スを入力するように構成され、算出する波形の１点あた
りに必要な波形メモリのアクセス回数をｎ、最大同時発
音数をＮ、サンプリング周波数をＦとして、ほぼＦ＝m/
（ｔ・ｎ・Ｎ）の関係にあるように構成されている。
整数部と小数部から構成されるアドレスを出力するアド
レス発生部と、それぞれの波形メモリアドレスに対応し
た波形データを出力する複数群の波形メモリと、アドレ
スを入力してからデータが確定するまでの前記波形メモ
リのアクセス時間Ｔとほぼ同じ時間間隔ｔ（ｔ≧Ｔ）
で、前記アドレスの整数部にもとづいて複数の波形メモ
リアドレスを出力するアドレス供給部と、前記複数群の
波形メモリから出力される波形データと前記アドレスの
小数部とにもとづいて前記アドレスに対応した波形デー
タを算出する波形演算部とを備え、前記波形メモリは、
前記アドレスの整数部の下位ビットに応じてｍ個（ｍ≧
２）の群に分割されるとともに、前記アドレス供給部か
ら出力された波形メモリ群毎に別々の波形メモリアドレ
スを入力するように構成され、算出する波形の１点あた
りに必要な波形メモリのアクセス回数をｎ、最大同時発
音数をＮ、サンプリング周波数をＦとして、ほぼＦ＝m/
（ｔ・ｎ・Ｎ）の関係にあるように構成されている。
作 用 この構成によって、アドレス発生部から発生したアド
レスの整数部にもとづいてアドレス供給部から複数群の
波形メモリに対して別々の波形メモリアドレスが供給さ
れ、複数の波形メモリアドレスに対応する複数の波形デ
ータが同時または時間差をおいて読みだされ、波形演算
部において、これらの複数の波形データとアドレスの小
数部にもとづいて、整数部と小数部を含むアドレスに対
応した波形データが算出される。
レスの整数部にもとづいてアドレス供給部から複数群の
波形メモリに対して別々の波形メモリアドレスが供給さ
れ、複数の波形メモリアドレスに対応する複数の波形デ
ータが同時または時間差をおいて読みだされ、波形演算
部において、これらの複数の波形データとアドレスの小
数部にもとづいて、整数部と小数部を含むアドレスに対
応した波形データが算出される。
実施例 以下本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は、本発明の第１の実施例における波形発生装
置のブロック図である。第１図において、100はアドレ
ス発生部、101,103,101は加算器、102,109はインバー
タ、104,105,106,107,111,112,116はDFF、108,110はセ
レクタ、113は減算器、115は乗算器である。また10は波
形演算部、11は偶数アドレスに対応する波形データだけ
を記憶した波形メモリ、12は奇数アドレスに対応する波
形データだけを記憶した波形メモリ、13はアドレス供給
部である。
置のブロック図である。第１図において、100はアドレ
ス発生部、101,103,101は加算器、102,109はインバー
タ、104,105,106,107,111,112,116はDFF、108,110はセ
レクタ、113は減算器、115は乗算器である。また10は波
形演算部、11は偶数アドレスに対応する波形データだけ
を記憶した波形メモリ、12は奇数アドレスに対応する波
形データだけを記憶した波形メモリ、13はアドレス供給
部である。
波形メモリ11,12はそれぞれ偶数，奇数アドレスに対
応する波形データだけを記憶している。このため、第５
図の従来例における波形メモリ31に比べて、メモリ容量
は共に半分になっている。つまり、波形メモリ11と波形
メモリ12のメモリ容量の合計は、従来の波形メモリ31の
メモリ容量に等しくなっている。
応する波形データだけを記憶している。このため、第５
図の従来例における波形メモリ31に比べて、メモリ容量
は共に半分になっている。つまり、波形メモリ11と波形
メモリ12のメモリ容量の合計は、従来の波形メモリ31の
メモリ容量に等しくなっている。
以上のように構成された波形発生装置について、第２
図の動作タイミング図にしたがい以下その動作を説明す
る。
図の動作タイミング図にしたがい以下その動作を説明す
る。
まず、アドレス発生部100は、楽音の音色や音高に応
じて波形メモリを読み出すためのアドレスADRを発生す
る。アドレスADRは整数部ADRUと小数部ADRLから構成さ
れる。
じて波形メモリを読み出すためのアドレスADRを発生す
る。アドレスADRは整数部ADRUと小数部ADRLから構成さ
れる。
次に、アドレス整数部ADRUは加算器101,103に入力さ
れる。アドレス整数部ADRUが偶数のときは、タイミング
信号t11は１、インバータ102の出力は０となり、加算器
101では（ADRU＋０）が算出され、加算器103では（ADRU
＋１）が算出される。アドレス整数部ADRUが奇数のとき
は、タイミング信号t11は０、インバータ102の出力は１
になり、加算器101では（ADRU＋１）が算出され、加算
器103では（ADRU＋０）が算出される。
れる。アドレス整数部ADRUが偶数のときは、タイミング
信号t11は１、インバータ102の出力は０となり、加算器
101では（ADRU＋０）が算出され、加算器103では（ADRU
＋１）が算出される。アドレス整数部ADRUが奇数のとき
は、タイミング信号t11は０、インバータ102の出力は１
になり、加算器101では（ADRU＋１）が算出され、加算
器103では（ADRU＋０）が算出される。
また、アドレス小数部ADRLは、タイミング信号t10に
よって、DFF106,107にラッチされ、補間係数Ｈとして出
力される。
よって、DFF106,107にラッチされ、補間係数Ｈとして出
力される。
次に、加算器101,103の出力は、最下位ビット（以下L
SBと略す）を除いて、タイミングt10によって、それぞ
れDFF104,105にラッチされ、波形メモリ11,12にアドレ
スを供給する。LSBを除くのは、波形メモリが既に偶数
アドレスと奇数アドレスに分割されているので、加算後
のLSBは不要だからである。
SBと略す）を除いて、タイミングt10によって、それぞ
れDFF104,105にラッチされ、波形メモリ11,12にアドレ
スを供給する。LSBを除くのは、波形メモリが既に偶数
アドレスと奇数アドレスに分割されているので、加算後
のLSBは不要だからである。
次に、波形メモリ11,12はそれぞれ偶数アドレスの波
形データDT1,奇数アドレスの波形データDT2を出力す
る。
形データDT1,奇数アドレスの波形データDT2を出力す
る。
アドレス整数部ADRUが偶数のときは、タイミング信号
t12は１、インバータ109の出力は０となり、セレクタ10
8は入力ＡのDT1を選択し、セレクタ110は入力ＢのDT2を
選択する。アドレス整数部ADRUが奇数のときは、タイミ
ング信号t12は０、インバータ109の出力は１となり、セ
レクタ108は入力ＢのDT2を選択し、セレクタ110は入力
ＡのDT1を選択する。
t12は１、インバータ109の出力は０となり、セレクタ10
8は入力ＡのDT1を選択し、セレクタ110は入力ＢのDT2を
選択する。アドレス整数部ADRUが奇数のときは、タイミ
ング信号t12は０、インバータ109の出力は１となり、セ
レクタ108は入力ＢのDT2を選択し、セレクタ110は入力
ＡのDT1を選択する。
セレクタ108の出力はDFF111にラッチされ、アドレス
整数部ADRUが偶数のときはDT1が、奇数のときはDT2が、
それぞれ波形データWAとして出力される。また、セレク
タ110の出力はDFF112にラッチされ、アドレス整数部ADR
Uが偶数のときはDT2が、奇数のときはDT1が、それぞれ
波形データWBとして出力される。
整数部ADRUが偶数のときはDT1が、奇数のときはDT2が、
それぞれ波形データWAとして出力される。また、セレク
タ110の出力はDFF112にラッチされ、アドレス整数部ADR
Uが偶数のときはDT2が、奇数のときはDT1が、それぞれ
波形データWBとして出力される。
減算器113は、２つの波形データWAと、WBが入力さ
れ、（WB−WA）の値を出力する。乗算器115は、減算器1
13の出力である（WB−WA）とDFF107の出力である補間係
数Ｈ（補間係数Ｈはアドレス小数部ADRLに等しい）とが
入力され、（WB−WA）・Ｈの値を出力する。加算器114
は、DFF111の出力であるWAと乗算器115の出力である（W
B−WA）・Ｈとが入力され、（WB−WA）・Ｈ＋WAの値を
出力する。DFF116はこの値をラッチして、波形データＷ
として出力する。
れ、（WB−WA）の値を出力する。乗算器115は、減算器1
13の出力である（WB−WA）とDFF107の出力である補間係
数Ｈ（補間係数Ｈはアドレス小数部ADRLに等しい）とが
入力され、（WB−WA）・Ｈの値を出力する。加算器114
は、DFF111の出力であるWAと乗算器115の出力である（W
B−WA）・Ｈとが入力され、（WB−WA）・Ｈ＋WAの値を
出力する。DFF116はこの値をラッチして、波形データＷ
として出力する。
こうして、整数部と小数部をもったアドレスADRに対
応する波形データＷが算出される。
応する波形データＷが算出される。
これらの演算は、第２図に示すように時分割で行わ
れ、複数の楽音を発生することができる。第２図におい
て、（ｎ）は複数の楽音のうちｎ番目の楽音のデータを
表し、ｎ番目においてアドレス整数部ADRUは偶数、（ｎ
＋１）番目においては奇数である場合の動作タイミング
を示している。
れ、複数の楽音を発生することができる。第２図におい
て、（ｎ）は複数の楽音のうちｎ番目の楽音のデータを
表し、ｎ番目においてアドレス整数部ADRUは偶数、（ｎ
＋１）番目においては奇数である場合の動作タイミング
を示している。
２回分の波形メモリのアクセスを１回で同時におこな
うので、１音あたりの演算時間が、第６図の第１の従来
例に比べて半分になっており、その結果、サンプリング
周波数が高くなり、高音域まで楽音の再生が可能にな
る。また、第７図の第２の従来例のように、演算時間が
短くなる代わりに波形メモリの総容量（波形メモリのメ
モリ容量の合計）が増加することもない。
うので、１音あたりの演算時間が、第６図の第１の従来
例に比べて半分になっており、その結果、サンプリング
周波数が高くなり、高音域まで楽音の再生が可能にな
る。また、第７図の第２の従来例のように、演算時間が
短くなる代わりに波形メモリの総容量（波形メモリのメ
モリ容量の合計）が増加することもない。
以上のように本実施例によれば、波形メモリをアドレ
スの最下位ビットに応じて偶数アドレスと奇数アドレス
との２つの群に分割し、それぞれに別のアドレスを供給
して、整数部と小数部を含むアドレスに対応した波形デ
ータを算出するので、波形メモリの総容量を増加させる
ことなく、高音域まで再生することができる。
スの最下位ビットに応じて偶数アドレスと奇数アドレス
との２つの群に分割し、それぞれに別のアドレスを供給
して、整数部と小数部を含むアドレスに対応した波形デ
ータを算出するので、波形メモリの総容量を増加させる
ことなく、高音域まで再生することができる。
以下、本発明の第２の実施例について図面を参照しな
がら説明する。
がら説明する。
第３図は、本発明の第２の実施例における波形発生装
置のブロック図である。第３図において、200はアドレ
ス発生部、201,211は加算器、205はインバータ、202,20
3,204,206,207,208,213はDFF、210は減算器、212は乗算
器、20は波形演算部である。21は波形メモリで、出力制
御端子OEを有するとともに、偶数アドレスに対応する波
形データだけを記憶する。
置のブロック図である。第３図において、200はアドレ
ス発生部、201,211は加算器、205はインバータ、202,20
3,204,206,207,208,213はDFF、210は減算器、212は乗算
器、20は波形演算部である。21は波形メモリで、出力制
御端子OEを有するとともに、偶数アドレスに対応する波
形データだけを記憶する。
22は波形メモリ21と同様の波形メモリで、奇数アドレ
スに対応する波形データだけを記憶する。OEはその出力
制御端子である。23はアドレス供給部である。
スに対応する波形データだけを記憶する。OEはその出力
制御端子である。23はアドレス供給部である。
以上のように構成された波形発生装置について、第４
図の動作タイミング図にしたがい、以下その動作を説明
する。
図の動作タイミング図にしたがい、以下その動作を説明
する。
まず、アドレス発生部200は、楽音の音色や音高に応
じて波形メモリを読み出すためのアドレスADRを発生す
る。アドレスADRは整数部ADRUと小数部ADRLから構成さ
れる。
じて波形メモリを読み出すためのアドレスADRを発生す
る。アドレスADRは整数部ADRUと小数部ADRLから構成さ
れる。
次に、アドレス整数部ADRUは加算器201に入力され
る。アドレス整数部ADRUが偶数のときは、タイミング信
号t22は前半1/2の期間において０、後半1/2の期間にお
いて１となり、DFF202には（ADRU＋０）の値が、DFF203
には（ADRU＋１）の値がラッチされる。アドレス整数部
ADRUが奇数のときは、タイミング信号t22は前半1/2の期
間において１、後半1/2の期間において０となり、DFF20
2には（ADRU＋１）の値が、DFF203には（ADRU＋０）の
値がラッチされる。ただし、ラッチする前にLSBが除か
れる。LSBを除くのは、波形メモリが既に偶数アドレス
と奇数アドレスに分割されているので、加算後のLSBは
不要だからである。
る。アドレス整数部ADRUが偶数のときは、タイミング信
号t22は前半1/2の期間において０、後半1/2の期間にお
いて１となり、DFF202には（ADRU＋０）の値が、DFF203
には（ADRU＋１）の値がラッチされる。アドレス整数部
ADRUが奇数のときは、タイミング信号t22は前半1/2の期
間において１、後半1/2の期間において０となり、DFF20
2には（ADRU＋１）の値が、DFF203には（ADRU＋０）の
値がラッチされる。ただし、ラッチする前にLSBが除か
れる。LSBを除くのは、波形メモリが既に偶数アドレス
と奇数アドレスに分割されているので、加算後のLSBは
不要だからである。
また、アドレス小数部ADRLはタイミング信号t21によ
って、DFF204,206にラッチされ、補間係数Ｈとして出力
される。
って、DFF204,206にラッチされ、補間係数Ｈとして出力
される。
波形メモリ21と波形メモリ22の出力は同一のデータバ
スでつながっており、タイミング信号t3が０のとき、波
形メモリ21はデータ出力可能、波形メモリ22はデータ出
力不可能な状態（つまりハイインピーダンス状態）にな
る。逆にタイミング信号t3が１のとき、波形メモリ21は
出力不可能、波形メモリ22は出力可能な状態になる。波
形メモリのアクセス時間は、通常電子楽器に用いられる
ROMの場合、250［ｎ秒］程度であるが、出力制御端子OE
を０から１にしたとき出力データが確定するまでの時間
（これをOEアクセス時間と呼ぶ）は100［ｎ秒］程度で
あり、アクセス時間よりも短いので、波形メモリをアク
セスする300［ｎ秒］のうち後半の150［ｎ秒］だけ出力
可能な状態にしても、波形データを得ることができる。
よって、第４図に示すように、150［ｎ秒］ずらして２
つの波形メモリを交互にアクセスすれば、波形メモリ21
の波形データDT1と波形メモリ22の波形データDT2がデー
タバス上に交互に現れる。
スでつながっており、タイミング信号t3が０のとき、波
形メモリ21はデータ出力可能、波形メモリ22はデータ出
力不可能な状態（つまりハイインピーダンス状態）にな
る。逆にタイミング信号t3が１のとき、波形メモリ21は
出力不可能、波形メモリ22は出力可能な状態になる。波
形メモリのアクセス時間は、通常電子楽器に用いられる
ROMの場合、250［ｎ秒］程度であるが、出力制御端子OE
を０から１にしたとき出力データが確定するまでの時間
（これをOEアクセス時間と呼ぶ）は100［ｎ秒］程度で
あり、アクセス時間よりも短いので、波形メモリをアク
セスする300［ｎ秒］のうち後半の150［ｎ秒］だけ出力
可能な状態にしても、波形データを得ることができる。
よって、第４図に示すように、150［ｎ秒］ずらして２
つの波形メモリを交互にアクセスすれば、波形メモリ21
の波形データDT1と波形メモリ22の波形データDT2がデー
タバス上に交互に現れる。
アドレス整数部ADRUが偶数のとき、DFF207はタイミン
グ信号t23により偶数アドレスの波形データDT1をラッチ
し、DFF208はタイミング信号t24により奇数アドレスの
波形データDT2をラッチする。アドレス整数部ADRUが奇
数のときは、DFF207は奇数アドレスの波形データDT2を
ラッチし、DFF208は偶数アドレスの波形データDT1をラ
ッチする。つまり、アドレスの値が小さい方の波形デー
タがDFF207にラッチされ、波形データWAとして出力さ
れ、アドレスの値が大きい方の波形データがDFF208にラ
ッチされ、波形データWBとして出力される。
グ信号t23により偶数アドレスの波形データDT1をラッチ
し、DFF208はタイミング信号t24により奇数アドレスの
波形データDT2をラッチする。アドレス整数部ADRUが奇
数のときは、DFF207は奇数アドレスの波形データDT2を
ラッチし、DFF208は偶数アドレスの波形データDT1をラ
ッチする。つまり、アドレスの値が小さい方の波形デー
タがDFF207にラッチされ、波形データWAとして出力さ
れ、アドレスの値が大きい方の波形データがDFF208にラ
ッチされ、波形データWBとして出力される。
減算器210は、２つの波形データWAとWBが入力され、
（WB−WA）の値を出力する。乗算器212は、減算器210の
出力である（WB−WA）とDFF206の出力である補間係数Ｈ
とが入力され、（WB−WA）・Ｈの値を出力する。加算器
211は、DFF207の出力であるWAと乗算器212の出力である
（WB−WA）・Ｈとが入力され、（WB−WA）・Ｈ＋WAの値
が入力される。DFF213は、この値をラッチして、波形デ
ータＷとして出力する。
（WB−WA）の値を出力する。乗算器212は、減算器210の
出力である（WB−WA）とDFF206の出力である補間係数Ｈ
とが入力され、（WB−WA）・Ｈの値を出力する。加算器
211は、DFF207の出力であるWAと乗算器212の出力である
（WB−WA）・Ｈとが入力され、（WB−WA）・Ｈ＋WAの値
が入力される。DFF213は、この値をラッチして、波形デ
ータＷとして出力する。
こうして、整数部と小数部をもったアドレスADRに対
応する波形データＷが算出される。
応する波形データＷが算出される。
これらの演算は、第４図に示すように時分割で行わ
れ、複数の楽音を発生することができる。第４図におい
て、（ｎ）は複数の楽音のうちｎ番目の楽音のデータを
表す。この第４図は、n,（ｎ＋１），（ｎ＋３）番目に
おいてアドレス整数部ADRUが偶数、（ｎ＋２）番目にお
いては奇数である場合の動作タイミングを示している。
れ、複数の楽音を発生することができる。第４図におい
て、（ｎ）は複数の楽音のうちｎ番目の楽音のデータを
表す。この第４図は、n,（ｎ＋１），（ｎ＋３）番目に
おいてアドレス整数部ADRUが偶数、（ｎ＋２）番目にお
いては奇数である場合の動作タイミングを示している。
ここでは２回分の波形メモリのアクセスを実質的に１
回で同時におこなうので、１音あたりの演算時間が第６
図の第１の従来例に比べて半分になっており、その結
果、サンプリング周波数が高くなり、高音域まで楽音の
再生が可能になる。また、第６図の第１の従来例に比べ
て波形メモリの総容量が増加することもない。さらに、
波形メモリのアクセスを1/2だけ互いにずらし、波形メ
モリの出力制御機能を使うことにより、波形メモリのデ
ータバスを共有化している。
回で同時におこなうので、１音あたりの演算時間が第６
図の第１の従来例に比べて半分になっており、その結
果、サンプリング周波数が高くなり、高音域まで楽音の
再生が可能になる。また、第６図の第１の従来例に比べ
て波形メモリの総容量が増加することもない。さらに、
波形メモリのアクセスを1/2だけ互いにずらし、波形メ
モリの出力制御機能を使うことにより、波形メモリのデ
ータバスを共有化している。
以上のように本実施例では、波形メモリをアドレスの
最下位ビットに応じて偶数アドレスと奇数アドレスとの
２つの群に分割し、それぞれに別のアドレスを供給し
て、整数部と小数部を含むアドレスに対応した波形デー
タを算出する。このため、波形メモリの総容量を増加さ
せることなく、高音域まで再生することができる。さら
に、波形メモリのアクセスを1/2だけ互いにずらすこと
により、２つの波形メモリのデータバスを共通化するこ
とができ、よってLSI化する場合に端子数を減らすこと
ができて、コストの低減が可能になる。
最下位ビットに応じて偶数アドレスと奇数アドレスとの
２つの群に分割し、それぞれに別のアドレスを供給し
て、整数部と小数部を含むアドレスに対応した波形デー
タを算出する。このため、波形メモリの総容量を増加さ
せることなく、高音域まで再生することができる。さら
に、波形メモリのアクセスを1/2だけ互いにずらすこと
により、２つの波形メモリのデータバスを共通化するこ
とができ、よってLSI化する場合に端子数を減らすこと
ができて、コストの低減が可能になる。
なお、第１の実施例および第２の実施例においては、
波形メモリを、アドレス整数部の最下位ビット（LSB）
に応じて２つの群（つまり偶数アドレスの群と奇数アド
レスの群）に分割したが、LSB側の２ビット（LSBとLSB
より１ビット上位のビット）に応じて４分割したり、LS
B側の３ビットに応じて８分割したりしてもよい。ただ
し、この場合の波形データの補間演算は、それぞれ３次
以上、７次以上の関数による補間演算である必要があ
る。つまり、それぞれ、同時（第２の実施例のようにず
らす場合も含む）に連続したアドレスの４個分、８個分
の波形データをアクセスする場合に、４分割、８分割の
方法は有効となる。
波形メモリを、アドレス整数部の最下位ビット（LSB）
に応じて２つの群（つまり偶数アドレスの群と奇数アド
レスの群）に分割したが、LSB側の２ビット（LSBとLSB
より１ビット上位のビット）に応じて４分割したり、LS
B側の３ビットに応じて８分割したりしてもよい。ただ
し、この場合の波形データの補間演算は、それぞれ３次
以上、７次以上の関数による補間演算である必要があ
る。つまり、それぞれ、同時（第２の実施例のようにず
らす場合も含む）に連続したアドレスの４個分、８個分
の波形データをアクセスする場合に、４分割、８分割の
方法は有効となる。
また、第１の実施例および第２の実施例において、分
割された波形メモリの１つの群は、１つの波形メモリか
ら構成されているが、複数の波形メモリで１つの群を構
成してもよいことはいうまでもない。
割された波形メモリの１つの群は、１つの波形メモリか
ら構成されているが、複数の波形メモリで１つの群を構
成してもよいことはいうまでもない。
発明の効果 以上のように本発明は、整数部と小数部から構成され
るアドレスを出力するアドレス発生部と、波形メモリの
アクセス時間とほぼ同じ時間間隔でアドレスの整数部に
もとづいて複数の波形メモリアドレスを出力するアドレ
ス供給部と、アドレスの整数部の下位ビットに応じて複
数の群に分割され、アドレス供給部から出力された波形
メモリアドレスを入力し、それぞれの波形メモリアドレ
スに対応した波形データを出力する複数群の波形メモリ
と、複数群の波形メモリから出力される波形データと前
記アドレスの小数部にもとづいて前記アドレスに対応し
た波形データを算出する波形演算部とを設けたことによ
り、波形メモリの総容量を増加させることなく、高温域
まで再生したり最大同時発音数を増やしたりすることの
できる波形発生装置を実現できるものである。
るアドレスを出力するアドレス発生部と、波形メモリの
アクセス時間とほぼ同じ時間間隔でアドレスの整数部に
もとづいて複数の波形メモリアドレスを出力するアドレ
ス供給部と、アドレスの整数部の下位ビットに応じて複
数の群に分割され、アドレス供給部から出力された波形
メモリアドレスを入力し、それぞれの波形メモリアドレ
スに対応した波形データを出力する複数群の波形メモリ
と、複数群の波形メモリから出力される波形データと前
記アドレスの小数部にもとづいて前記アドレスに対応し
た波形データを算出する波形演算部とを設けたことによ
り、波形メモリの総容量を増加させることなく、高温域
まで再生したり最大同時発音数を増やしたりすることの
できる波形発生装置を実現できるものである。
第１図は本発明の第１の実施例における波形発生装置の
ブロック図、第２図は第１図の波形発生装置の動作タイ
ミング図、第３図は本発明の第２の実施例における波形
発生装置のブロック図、第４図は第３図の波形発生装置
の動作タイミング図、第５図は第１の従来の波形発生装
置のブロック図、第６図は第５図の波形発生装置の動作
タイミング図、第７図は第２の従来の波形発生装置のブ
ロック図、第８図は第７図の波形発生装置の動作タイミ
ング図である。 100,200……アドレス発生部、13,23……アドレス供給
部、11,12,21,22……波形メモリ、10,20……波形演算
部。
ブロック図、第２図は第１図の波形発生装置の動作タイ
ミング図、第３図は本発明の第２の実施例における波形
発生装置のブロック図、第４図は第３図の波形発生装置
の動作タイミング図、第５図は第１の従来の波形発生装
置のブロック図、第６図は第５図の波形発生装置の動作
タイミング図、第７図は第２の従来の波形発生装置のブ
ロック図、第８図は第７図の波形発生装置の動作タイミ
ング図である。 100,200……アドレス発生部、13,23……アドレス供給
部、11,12,21,22……波形メモリ、10,20……波形演算
部。
Claims (4)
- 【請求項１】整数部と小数部から構成されるアドレスを
出力するアドレス発生部と、 それぞれの波形メモリアドレスに対応した波形データを
出力する複数群の波形メモリと、 アドレスを入力してからデータが確定するまでの前記波
形メモリのアクセス時間Ｔとほぼ同じ時間間隔ｔ（ｔ≧
Ｔ）で、前記アドレスの整数部にもとづいて複数の波形
メモリアドレスを出力するアドレス供給部と、 前記複数群の波形メモリから出力される波形データと前
記アドレスの小数部とにもとづいて前記アドレスに対応
した波形データを算出する波形演算部とを備え、 前記波形メモリは、前記アドレスの整数部の下位ビット
に応じてｍ個（ｍ≧２）の群に分割されるとともに、前
記アドレス供給部から出力された波形メモリ群毎に別々
の波形メモリアドレスを入力するように構成され、 算出する波形の１点あたりに必要な波形メモリのアクセ
ス回数をｎ、最大同時発音数をＮ、サンプリング周波数
をＦとして、ほぼＦ＝m/（ｔ・ｎ・Ｎ）の関係にあるこ
とを特徴とする波形発生装置。 - 【請求項２】各波形メモリ群毎に別々のアドレスが入力
されるように構成されるとともに、複数群の波形メモリ
から出力されるデータのための別々のデータバスを有す
ることを特徴とする請求項１記載の波形発生装置。 - 【請求項３】アドレス供給部は、特定の時間差をもって
複数の波形メモリアドレスを出力するように構成され、
複数群の波形メモリから出力されるデータを時分割で伝
送する共通のデータバスを有し、出力イネーブル信号を
入力してからデータが確定するまでの波形メモリのOEア
クセス時間をＵ（Ｕ＜Ｔ）として、Ｕ≦t/mの関係にあ
ることを特徴とする請求項１記載の波形発生装置。 - 【請求項４】前記複数群の波形メモリは、偶数アドレス
と奇数アドレスとに対応して２つの群に分割された波形
メモリであることを特徴とする請求項１記載の波形発生
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2340463A JP2904576B2 (ja) | 1990-11-30 | 1990-11-30 | 波形発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2340463A JP2904576B2 (ja) | 1990-11-30 | 1990-11-30 | 波形発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04205000A JPH04205000A (ja) | 1992-07-27 |
| JP2904576B2 true JP2904576B2 (ja) | 1999-06-14 |
Family
ID=18337208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2340463A Expired - Fee Related JP2904576B2 (ja) | 1990-11-30 | 1990-11-30 | 波形発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2904576B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2877012B2 (ja) * | 1994-12-20 | 1999-03-31 | ヤマハ株式会社 | 楽音合成装置 |
| JP2769690B2 (ja) * | 1996-08-27 | 1998-06-25 | ローランド株式会社 | 遅延装置 |
-
1990
- 1990-11-30 JP JP2340463A patent/JP2904576B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04205000A (ja) | 1992-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4715257A (en) | Waveform generating device for electronic musical instruments | |
| JPS649640B2 (ja) | ||
| US5340938A (en) | Tone generation apparatus with selective assignment of one of tone generation processing modes to tone generation channels | |
| JP3175179B2 (ja) | デジタルピッチシフター | |
| US4901615A (en) | Electronic musical instrument | |
| JP2904576B2 (ja) | 波形発生装置 | |
| US5559298A (en) | Waveform read-out system for an electronic musical instrument | |
| JPS61124994A (ja) | 楽音信号発生装置 | |
| JP2950461B2 (ja) | 楽音発生装置 | |
| US4487098A (en) | Rhythm generator | |
| JP3087744B2 (ja) | 楽音発生装置 | |
| JP3252296B2 (ja) | 波形データ出力装置 | |
| JP3435702B2 (ja) | 楽音発生装置 | |
| JP2898841B2 (ja) | 電子楽器 | |
| JP2950456B2 (ja) | 電子楽器 | |
| JPS623299A (ja) | 楽音信号発生方法 | |
| JPS5926790A (ja) | 楽器用組合せ楽音発生器 | |
| JPH03174592A (ja) | 電子楽器の音源回路 | |
| JP2859073B2 (ja) | 電子楽器 | |
| JPS6325680B2 (ja) | ||
| JP2907051B2 (ja) | 波形発生装置及び方法 | |
| JP2912110B2 (ja) | サイン合成方式およびこれによる楽音波形発生装置ならびに電子楽器 | |
| JP2678970B2 (ja) | 楽音発生装置 | |
| JP3017042B2 (ja) | 音声合成装置 | |
| JPS6223873B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080326 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |