JP2877012B2 - 楽音合成装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、波形データを波形メ
モリに予め記憶させておき、合成時に、読み出した波形
データにしたがって楽音を合成する楽音合成装置に関す
る。

【０００２】

【従来の技術】従来より、複数の波形データを、それぞ
れ、サンプル番号の順番で１つの波形メモリに記憶さ
せ、かかる波形メモリから複数の波形データを時分割に
て読み出すとともに、これら読み出した波形データの各
々にしたがって、複数チャンネルにて楽音を合成する楽
音合成装置が知られている。ここで、波形メモリには、
マスクＲＯＭが用いられ、波形データは、その製造段階
で書き込まれるようになっている。

【０００３】かかる波形データは、音色毎に用意され、
その音色を特徴付ける基本的な波形の所定周期分の振幅
値がデータとして時系列的に記憶される一方、読み出し
時には、発生すべき音高（ピッチ）に対応して、読み出
し間隔を変化させ、再生波形の周期が音高に合致するよ
うになっている。この際、求めるべきサンプル番号は、
ピッチを考慮して求められるため、記憶時のサンプル番
号とは本来的に一致しない。このため、求めるべきサン
プル番号に対応する波形データは、エリアシング・ノイ
ズ（折り返し雑音）を防止するべく、その前後に位置す
るアドレスで記憶された波形データから、補間されて求
められるようになっている。

【０００４】ところで、マスクＲＯＭのアクセスタイム
は、高速のものでも１００〜１２０ｎｓ（ナノ秒）程度
である。ここで、かかるアクセスタイムを余裕を持たせ
て１５４〜１５６ｎｓと設定し、サンプリング周波数を
５０ｋＨｚとすると、１サンプリング周期内で１２８回
ものアクセスが可能である。補間のために１音あたりに
読み出し（アクセス）する回数を２回とすると、１サン
プルあたりの最大チャンネル数は６４となる。この最大
チャンネル数は、補間精度を向上させるべく、１音あた
りのアクセス回数を増やせば当然のことながら比例して
減少する。

【０００５】ここで、最大チャンネル数が６４というこ
とは、６４音もの異なる音色を同時に合成することが可
能であることを意味する。フル・オーケストラを再現す
る場合でもこれで十分と考えられていたのではあるが、
近年では、同時発音数をさらに増やして欲しい、あるい
は同時発音数はこれで十分だけど、補間回数を増やして
品質を上げて欲しい、というユーザサイドからの要求が
ある。

【０００６】

【発明が解決しようとする課題】このような要求を解決
するには、１サンプリング周期におけるＲＯＭへのアク
セス回数を増やせば良いが、上述したように、２点補間
・６４音同時発音は、ＲＯＭにおけるアクセスタイムの
限界近くで行なわれており、これ以上、アクセス回数は
増やせない。したがって、このままでは、ユーザサイド
の要求に応えることができない。

【０００７】これら要求を解決するには、記憶内容が同
一である波形メモリとその読み出し装置とのペアを複数
用意することが考えられる。しかしながら、この技術で
は、複数用意される波形メモリには、まったくの同一デ
ータが重複して記憶されるため、その記憶効率が極めて
悪い上に、実装の観点から言えば、同一物が複数用意さ
れるのでスペース的にも無駄が生じるという問題があ
る。

【０００８】この発明は、上述した問題に鑑みてなされ
たもので、その目的とするところは、波形メモリの記憶
効率を損なうことなく、ＲＯＭのアクセスタイムを見掛
け上、短縮して、同時発音数あるいは補間回数をより増
やすことが可能な楽音合成装置を提供することにある。

【０００９】

【課題を解決するための手段】上述した問題を解決する
ため、請求項１に記載の発明にあっては、複数の波形サ
ンプルからなる波形データを記憶する複数の記憶手段で
あって、連続する波形サンプルについては異なる手段に
記憶する複数の記憶手段と、各アクセスタイミング毎
に、前記複数の記憶手段にアクセスして連続する波形サ
ンプルを読み出す読出手段と、複数の処理手段とを具備
し、前記複数の処理手段の各々は、前記読出手段により
１回のアクセスにおいて読み出された連続する波形サン
プルに基づいて楽音信号を発生するための処理を、それ
ぞれ異なるアクセスタイミングにおいて行うことを特徴
としている。

【００１０】また、請求項２に記載の発明にあっては、
複数の波形サンプルからなる波形データを記憶する複数
の記憶手段であって、連続する波形サンプルについては
異なる手段に記憶する複数の記憶手段と、整数部および
小数部からなるサンプル番号を発生するサンプル番号発
生手段と、各アクセスタイミング毎に、前記複数の記憶
手段にアクセスして連続する波形サンプルを読み出す読
出手段であって、前記サンプル番号発生手段によるサン
プル番号の整数部に応じて、サンプル番号の連続する波
形サンプルを読み出す読出手段と、複数の処理手段とを
具備し、前記複数の処理手段の各々は、前記読出手段に
より１回のアクセスにおいて読み出された連続する波形
サンプルを前記サンプル番号発生手段によるサンプル番
号の小数部に応じて補間して、該サンプル番号に対応す
る波形サンプルを求める補間処理とともに、求めた波形
サンプルに基づいて楽音信号を発生するための発生処理
を、それぞれ異なるアクセスタイミングにおいて行うこ
とを特徴としている。

【００１１】

【００１２】

【００１３】

【００１４】

【００１５】

【００１６】

【００１７】

【００１８】

【００１９】

【００２０】

【００２１】

【実施例】

１：要部構成 この発明による実施例の説明をする前に、本願の要部構
成について図１を参照して説明する。この図において、
符号１１、１２は、それぞれ別個に構成されたＲＯＭで
あるが、このうちＲＯＭ１１にはサンプル番号が偶数番
目の波形データが、ＲＯＭ１２には奇数番目の波形デー
タが、それぞれサンプル番号の若い順に記憶されてい
る。ここで、波形データのサンプル番号がｍ番である波
形データをＤ（ｍ）と一般に表記した場合、ＲＯＭのア
ドレスｎ番地においては、ＲＯＭ１１には波形データＤ
（２ｎ）が、ＲＯＭ１２には波形データＤ（２ｎ＋１）
がそれぞれ記憶される（図２参照）。すなわち、ＲＯＭ
１１、１２には、波形データが、そのサンプル番号の順
番にして交互に記憶されていることになる。これらＲＯ
Ｍ１１、１２には、アクセス部１が接続される。このア
クセス部１は、ＲＯＭ１１、１２にそれぞれアドレスを
供給するとともに、双方から読み出された波形データの
処理をする読出制御部２１、２２から構成される。

【００２２】かかる構成において、読出制御部２１、２
２が、キーオン信号ＫＯＮ１あるいはＫＯＮ２にしたが
って、例えば、ＲＯＭ１１、１２の同一アドレスｎ番地
を同時にアクセスすれば、１度のアクセスにおいて連続
する２つの波形データＤ（２ｎ）およびＤ（２ｎ＋１）
を読み出すことができる。そして、同期信号ＳＹＮＣに
したがって、次のタイミングにおいて、次のアドレス
（ｎ＋１）番地にアクセスすることにより、これに続く
波形データＤ（２ｎ＋２）、Ｄ（２ｎ＋３）を読み出す
ことができる。このように、ＲＯＭ１１あるいは１２か
らは、１度のアクセスにおいて２つの異なる波形データ
を読み出すことができる。この結果、見掛け上、アクセ
スタイムが半減したのと同等の効果が得られる。また、
ＲＯＭ１１、１２には、それぞれサンプル番号が偶数、
奇数番目となる波形データが記憶されて、別個の記憶内
容となるので、記憶効率が損なわれるということない。
以上が本願の要部構成である。

【００２３】１−１：補間 次に、補間（２点）を行なう場合の構成について考え
る。この場合、図１における読出制御部２１、２２の各
々は、それぞれＲＯＭ１１、１２から読み出された波形
データに基づき補間を行なう補間部も有する。このた
め、ＲＯＭ１１、１２から読み出された波形データは読
出制御部２１、２２の双方に供給されるようになってい
る。ここで、読出制御部２１、２２には、それぞれ図示
しないＣＰＵ等の制御ユニットが接続されて、発音すべ
き音高情報等の情報が供給される。そして、読出制御部
２１、２２は、これら情報等に基づき求めるべき波形デ
ータのサンプル番号を計算する。このとき計算されるサ
ンプル番号は、上述した理由により必ずしも記憶時のア
ドレスとは一致せず、小数部を伴う。そこで、このサン
プル番号の整数部をｉとし、小数部をｊとする。

【００２４】この場合、読出制御部２１、２２は、整数
部ｉが偶数ならばＲＯＭ１１、１２へのアドレスを双方
とも（ｉ／２）番地とする一方、整数部ｉが奇数ならば
ＲＯＭ１１へのアドレスを（ｉ／２＋１／２）番地と
し、ＲＯＭ１２へのアドレスを（ｉ／２−１／２）番地
とする。すなわち、整数部ｉが奇数ならばＲＯＭ１１へ
のアドレスは、ｉを２で除算した商を「１」だけインク
リメントしたものとなる一方、ＲＯＭ１２へのアドレス
はｉを２で除算した商（余りは無視）そのものとなる
（図３参照）。かかるアドレスを、それぞれ読出制御部
２１、２２がそれぞれＲＯＭ１１、１２へ供給すること
によって、求めるべきサンプル番号の前後に位置する２
つの波形データが同時に読み出されるようになってい
る。

【００２５】なお、図１では、読出制御部２１、２２が
ＲＯＭ１１、１２へアドレスを別個に生成する構成とな
っているが、求めるべきサンプル番号が偶数であれば、
両者のアドレスは同一であるし、奇数であっても、ＲＯ
Ｍ１１へのアドレスはＲＯＭ１２へのそれよりも「１」
だけ歩進させたものに過ぎない。したがって、アドレス
に関しては、どちらか一方であるいは別個で生成する構
成として、サンプル番号の偶・奇数に応じて生成するこ
とが可能である。が、この構成については、後述する。

【００２６】次に、読出制御部２１、２２の各補間部
は、このようにして読み出した２つの波形データにした
がい次のような計算を行なって、求めるべきサンプル番
号に対応する補間結果ｘ（ｉ、ｊ）を得る。すなわち、
補間部は、整数部ｉが偶数であるならば、

【数１】 とする一方、整数部ｉが奇数ならば、

【数２】 とする。ここで、Ｄａ（ｉ）という表記は、ＲＯＭ１１
を説明の便宜上ａとして、このＲＯＭから読み出された
波形データであって、サンプル番号がｉ番の波形データ
（のサンプル）を意味する一方、Ｄｂ（ｉ）という表記
は、ＲＯＭ１２を説明の便宜上ｂとして、このＲＯＭか
らから読み出された波形データであって、サンプル番号
がｉ番の波形データ（のサンプル）を意味する。このよ
うにして計算した補間の内容を図４に示す。この図に示
すように、求めるべき補間結果は、その前後に記憶され
た波形データの各々を小数部ｊにしたがって内分したも
のである。すなわち、線形補間近似である。なお、この
図は、整数部ｉが偶数の場合を示すが、奇数の場合につ
いては、ＲＯＭ１１へのアドレスが「１」だけ先行する
点に注意する以外、説明を要しないのであろう。

【００２７】このように、２点補間を行なう場合であっ
ても、１回のいわば並列的なアクセスにおいて、すでに
補間結果を求めることが可能な状態である。このため、
１サンプルあたりのアクセス回数の限界が１２８回であ
っても、２点補間・１２８音同時発音が可能となるので
ある。また、仮に４点補間を行なう場合であっても、２
回の並列アクセスで補間結果を求めることが可能な状態
となるので、４点補間・６４音同時発音が可能となるの
である。

【００２８】なお、本願は、波形データを別個のＲＯＭ
の２つに分けて記憶したが、それ以上、例えば４個に分
けて記憶することも可能である。この場合でも、波形デ
ータのサンプル番号を、４を法とする剰余類（剰余系）
に分け、これら４つの分類にそれぞれ４個のＲＡＭを対
応させ、それぞれサンプル番号順に記憶する必要はあ
る。例えば、ＲＯＭをＡ、Ｂ、Ｃ、Ｄの４つ構成し、Ａ
には、データＤ（０）、Ｄ（４）、……、Ｄ（４ｎ）
を、Ｂには、データＤ（１）、Ｄ（５）、……、Ｄ（４
ｎ＋１）を、Ｃには、データＤ（２）、Ｄ（６）、…
…、Ｄ（４ｎ＋２）を、Ｄには、データＤ（３）、Ｄ
（７）、……、Ｄ（４ｎ＋３）を、それぞれ記憶させ
る。この場合、時分割発音チャンネル毎に、並列アクセ
スを１回を行なえば、連続する波形データを４個得られ
るので、その時点で４点補間を行なうことが可能であ
る。また、並列アクセスを２回を行なえば、波形データ
を８個得られるので、その時点で８点補間を行なうこと
も可能である。

【００２９】さて、波形データを３個以上に分けて記憶
するような場合であって、２点補間を行なう場合には、
求めるべきサンプル番号の前後に位置する少なくとも２
つの波形データを読めば、補間を行なうことができる。
したがって、個々のＲＯＭからすべての波形データを読
み出す必要はなく、２個以上、ＲＯＭの個数以下の数だ
けの波形データを（同時に）読み出せば足りるのであ
る。

【００３０】２：実施例 ところで、本願を具体的に構成・製造する場合におい
て、上述した読出制御部２１、２２をセル化して集積し
た方が、生産効率や、実装上のスペース等の観点からは
都合が良い。しかしながら、前述したように、一般に同
時発音数は６４音もあれば十分であり、本願のようにそ
れ以上の１２８音も要求される場合等は、従来に比べれ
ば少ない。したがって、本願が集積化による大量生産、
低コストという恩恵を受けるには、このままでは難があ
る。そこで、従来のように１つのＲＯＭに記憶され、そ
のサンプル番号が連続する波形データを読み出しを行な
う構成と、本願のような読み出しを行なう構成とを、構
成自体については変更をせずに、外部からの簡単な指令
や結線のみによって切り換え可能としてチップの共通化
を図れば、従来の需要に対応して製造が可能となり、本
願を低コストで製作することも可能となる。以下、これ
を可能にした実施例について、実際の電子楽器を適用し
たものを例にとって説明する。

【００３１】２−１：実施例の構成 図５は、この電子楽器の構成を示すブロック図である。
この図において、符号１００はＣＰＵであり、バス１０
１を介して接続された各部を、ＲＯＭ１０２に記憶され
た制御プログラムで制御し、その際、必要なレジスタや
フラグ等の変数をＲＡＭ１０３に設定する。

【００３２】符号１０４は鍵盤であり、各鍵の操作状態
を検出してその検出情報を出力する機能も有する。符号
１０５はパネルインジケータであり、例えば、液晶パネ
ルやＬＥＤ等で構成され、この電子楽器の設定状態など
を表示する。符号１０６はパネルスイッチであり、各種
スイッチや操作子から構成され、この電子楽器の各種設
定や、楽音に付与する効果の設定を行なう。パネルスイ
ッチ１０６は、設定の状態をバス１０１を介してＣＰＵ
１００に供給し、ＣＰＵ１００は、この設定状態に対応
してレジスタやフラグ等を書き換えるとともに、その設
定状態をパネルインジケータ１０５に表示させるように
なっている。

【００３３】符号２００は本願発明に係る楽音合成装置
であり、楽音信号の波形データを、押下された鍵に対応
する音高で、そのときの押鍵速度に応じた大きさで、パ
ネルスイッチ１０６等により設定された音色に対応して
合成等するものであるが、詳細については後述する。符
号１０７はＤ／Ａ変換器であり、楽音合成装置２００に
より出力されたディジタルの楽音信号をアナログ信号に
変換する。符号１０８はサウンドシステムであり、アン
プ、スピーカ等から構成され、アナログ信号に変換され
た楽音信号を、実際に発音させるものである。なお、こ
の電子楽器は、外部機器と接続することが可能である。
接続された場合には、例えばＭＩＤＩ規格の信号の供給
を受けて、鍵盤１０４以外の指令によって楽音信号の波
形データが生成されることとなる。

【００３４】２−１−１：楽音合成装置の構成 次に、楽音合成装置２００の構成について説明する。こ
の楽音合成装置２００は、１２８音同時発音（２点補
間）を行なう場合には、図６（ａ）に示すように、２つ
のＲＯＭ２１１、２１２と、２つの読出制御部２２１、
２２２とから構成される一方、１２８音同時発音を行な
わず、同時発音数が６４音（２点補間）で十分である場
合には、図６（ｂ）に示すようにＲＯＭ２１３と読出制
御部２２３との１組のみから構成される。

【００３５】前者の場合、ＲＯＭ２１１、２１２には、
図１におけるＲＯＭ１１、１２と同様に、波形データ
が、そのサンプル番号の順番を交互にして順次記憶され
る。読出制御部２２１、２２２は、それぞれＲＯＭ２１
１、２１２から波形データの同時読出を交互に行なう。
この実施例では、偶数スロットにおいては読出制御部２
１１が、奇数スロットにおいては読出制御部２１２は読
出制御部２１２が、それぞれＲＯＭ２１１、２１２から
２つの波形データを読み出しを行なうものとする。さら
に、読出制御部２１１、２１２の各々は、読み出した２
つの波形データに対して補間処理を行なって、サンプル
番号に対応する波形データを求める。すなわち、１度の
スロット（１度のアクセス）において、２つの波形デー
タが読み出されて補間処理が行なわれる結果、サンプル
番号に対応する１つの波形データが出力されるようにな
っている。一方、後者の場合、ＲＯＭ２１３には、従来
と同様に、波形データがサンプル番号順に連続して記憶
される。読出制御部２２３は、ＲＯＭ２１３から波形デ
ータを読み出し、２回読み出したならば、補間処理をし
て、サンプル番号に対応する波形データを求める。すな
わち、２つのスロットタイムにおいて、２つの波形デー
タが読み出されて補間処理が行なわれる結果、サンプル
番号に対応する１つの波形データが出力されるようにな
っている。なお、この場合の、読出制御部２２１〜２２
３の構成それ自体は、後述するように互いに同一であ
る。

【００３６】２−１−１−１：１２８音同時発音（２点
補間） 次に、前者の場合、すなわち１２８音同時発音を行なう
場合の詳細構成について図７を参照して説明する。この
場合、読出制御部２２１は、同２２２と同期して動作を
行なう必要があるので、同期信号SYNCが読出制御部２２
２に供給される。まず、読出制御部２２１について説明
する。この図において、符号２２１ａはバス１０１（図
５参照）に接続される音源レジスタであり、楽音生成に
必要な各種パラメータをＣＰＵ１００から受信する。符
号２２１ｂは、１２８チャンネル分のアドレスを個々に
生成する能力を有するアドレスカウンタであり、発音す
べき楽音の情報から、求めるべき波形データのサンプル
番号をチャンネル毎に求める。このサンプル番号の整数
部をｉ、小数部をｊとする。

【００３７】このうち小数部ｊは、補間処理に必要とな
るので、補間部２１１ｄと読出制御部２２２側の補間部
２２２ｄとに供給される。また、整数部ｉは、アドレス
加工部２２１ｃに供給されて、アドレス加工部２２１ｃ
による出力結果の最下位ビットＬＳＢを間引いたものが
ＲＯＭ２１１のアドレスとして供給される一方、整数部
ｉそのものの最下位ビットＬＳＢを間引いたものがＲＯ
Ｍ２１２のアドレスとして供給される。なお、厳密に言
えば、補間処理においては、整数部ｉが奇数であるか整
数部であるかの情報が必要となるため、整数部ｉの最下
位ビットＬＳＢは補間部２２１ｄ、２２２ｄに供給され
るが、この図では省略してある。ここで、アドレス加工
部２２１ｃは、図８に示すように、整数部ｉ全体を被加
算入力とし、整数部ｉのＬＳＢを桁上入力端子Ｃinとし
た半加算器ＨＡにより構成されるものである。これによ
り、整数部ｉは、奇数である場合のみ「１」だけ歩進し
て出力されるようになっている。

【００３８】前述した補間処理で説明したように、ＲＯ
Ｍ２１１へのアドレスは、整数部ｉが偶数ならば整数部
ｉをそのまま２で除算した商とする一方、整数部ｉが奇
数ならば整数部ｉを２で除算した商を「１」だけインク
リメントしたものとする必要がある。これは、整数部ｉ
が奇数であるならば「１」だけインクリメントして２で
除算した商と同義である。また、ＲＯＭ２１２へのアド
レスは、整数部ｉをそのまま２で除算した商とする必要
がある。しかし、これは整数部ｉを十進で考えた場合で
あって、整数部ｉが二進で表記される場合においては、
アドレス加工部２１１ｃによる歩進と、最下位ビットＬ
ＳＢの間引きとによって簡単に作成できる。すなわち、
整数部ｉが奇数ならば「１」だけインクリメントさせる
のは、アドレス加工部２２１ｃによる歩進で構成でき、
また、２で除算するのは、最下位ビットＬＳＢを間引く
ことによって構成できるのである。

【００３９】次に、ＲＯＭ２１１および２１２から読み
出された２つの波形データは、読出制御部２１１の補間
部２２１ｄに供給される。ここで、補間部２２１ｄの構
成について図９を参照して説明する。この図において、
ラッチ回路Ｌ１は、ＲＯＭ２１１から読み出された波形
データを偶数スロットのみにおいてラッチするものであ
り、ゲート回路Ｇ１は、１つのスロットをさらに２つの
タイミングにわけ、そのタイミングのいずれか一方にお
いて、整数部ｉが偶数／奇数にしたがって開くものであ
る。同様に、ラッチ回路Ｌ２は、ＲＯＭ２１２から読み
出された波形データを偶数スロットのみにおいてラッチ
するものであり、ゲート回路Ｇ２は、２つのタイミング
のいずれか一方において、ゲート回路Ｇ１とは排他的に
開くものである。詳細には、整数部ｉが偶数ならば、最
初のタイミングにおいて、ゲートＧ１は開き、ゲートＧ
２は閉じ、次のタイミングにおいて、逆に、ゲートＧ１
は閉じ、ゲートＧ２は開く。一方、整数部ｉが奇数なら
ば、最初のタイミングにおいて、ゲートＧ１は閉じ、ゲ
ートＧ２は開き、次のタイミングにおいて、逆に、ゲー
トＧ１は開き、ゲートＧ２は閉じる。また、補間係数発
生部ＣＧは、小数部ｊから（１−ｊ）を求めるととも
に、スロットを２つに分けた初めのタイミングにおいて
小数部ｊを、次のタイミングにおいて（１−ｊ）を、そ
れぞれ乗算係数として乗算器Ｍの他方の入力端に供給す
るものである。補間用累算器ＡＡは、乗算器Ｍによる２
つのタイミングにおける各乗算結果を累算するものであ
る。

【００４０】再び、図７に戻る。補間用累算器ＡＡによ
る累算結果は、すなわち補間部２２１ｄの補間結果は、
フィルタ２２１ｅに供給されフィルタリングされる。こ
のフィルタ２２１ｅは、ＣＰＵ１００からのパラメータ
ＦＣＰによりその特性、例えばカットオフ周波数などが
音色に対応して変化するものである。フィルタ２２１ｅ
の出力結果は、エンベロープ付与器２２１ｆによって、
パラメータＥＧＰにより規定されるエンベロープが付与
されて、発音後の減衰特性が模倣するようになってい
る。なお、パラメータＦＣＰ、ＥＧＰともに、ＣＰＵ１
００からバスを介して音源レジスタ２２１ａに供給され
たものである。そして、エンベロープ付与器２２１ｇに
よりエンベロープが付与されたデータは、アキュムレー
タ２２１ｇによって時分割状態が解かれて、読出制御部
２２１による偶数スロットの出力として、読出制御部２
２２に供給される。

【００４１】次に、読出制御部２２２の構成について説
明する。この読出制御部２２２は、図７を見ても判るよ
うに、読出制御部２２１に比べて、アドレスカウンタ２
２１ｂおよびアドレス加工部２２１ｃが省略されている
点以外共通である。逆に言えば、読出制御部２２２は、
アドレスカウンタおよびアドレス加工部が冗長的とはな
るが、構成的には、読出制御部２２１と同一のものが利
用できる。読出制御部２２２は、読出制御部２２１と同
様な構成であるが、全体としてみれば、奇数スロットの
出力を担当している。このため、補間部２２２ｄ（図９
と同構成）におけるラッチ回路Ｌ１、Ｌ２は、奇数スロ
ットにおいてのみ、ＲＯＭ２１１、２１２から読み出さ
れた波形データをぞれぞれラッチする。アキュムレータ
２２２ｇは、読出制御部２２１による偶数スロットの出
力と、エンベロープ付与器２２２ｆによる出力とを累算
し、この累算結果を、楽音合成装置２００の出力として
Ｄ／Ａ変換器１０７に供給する。

【００４２】２−１−１−２：６４音同時発音 次に、図６（ｂ）に示すように、６４音同時発音を行な
う場合の構成についてて説明する。この場合、図７にお
いて、ＲＯＭ２１２および読出制御部２２２を省略し、
ＲＯＭ２１１に、サンプル番号順に連続する波形データ
が記憶され（これをＲＯＭ２１３とする）、累算器２２
１ｇの出力がそのままＤ／Ａ変換器１０７に供給され
る、と考える。また、ＲＯＭ２１３へのアドレスは、ア
ドレス加工部２２１ｃにおける桁上入力端子Ｃinの入力
が遮断された半加算器ＨＡの出力のフルビットであり、
このため、アドレスカウンタ２２１ｂによる整数部ｉ
が、そのままＲＯＭ２１１のアドレスとして供給され
る。すなわち、ＲＯＭの記憶態様が変更するだけで、図
６（ｂ）における読出制御部２２３の構造そのものは読
出制御部２２１と全く同一である。

【００４３】ここで、アドレスカウンタ２２１ｂは、発
音すべき楽音の情報から、求めるべき波形データのサン
プル番号を求める点では１２８音同時発音する場合と同
じであるが、２つのスロットタイムを用いて（補間し
て）１つの波形データを得る構成となるために、次のよ
うなアドレスを生成する。すなわち、アドレスカウンタ
２１１ｂは、生成したサンプル番号のうちの整数部ｉ
を、偶数スロットにおいて供給し、次に、当該整数部ｉ
を「１」だけインクリメントしたものを、当該偶数スロ
ットの次の奇数スロットにおいて供給する。これによ
り、小数部ｊを含むサンプル番号の前後に位置する２つ
の波形データが、偶数スロットと次の奇数スロットにお
いて読み出されることとなる。

【００４４】この場合、補間部２２１ｄでは、各スロッ
トにおいてラッチ回路Ｌ１がラッチを行ない、ゲート回
路Ｇ１が開く。また、補間係数発生部ＣＧは、小数部ｊ
から（１−ｊ）を求めるのは、１２８音同時発音と同様
であるが、整数部ｉが偶数、奇数である場合にかかわら
ず、はじめの偶数スロットにおいて係数（１−ｊ）を供
給し、次の奇数スロットにおいて係数ｊを供給する。そ
して、補間用累算器ＡＡは、偶数スロットにおける乗算
結果と、その次の奇数スロットの乗算結果とを累算し
て、この累算結果を、楽音合成装置２００の出力として
Ｄ／Ａ変換器１０７に供給する。

【００４５】２−２：実施例の動作 次に、上述した実施例の動作について説明する。図５に
おいて、鍵盤１０４が押下されると、当該鍵の音高や押
鍵速度などが検出され、ＣＰＵ１００は、検出された音
高に対応する楽音の発生を開始すべく、発音割り当てを
行ない、楽音合成装置２００の発音チャンネル（全１２
８あるいは６４チャンネル）のうちのいずれかの発音チ
ャンネルを確保する。さらに、パネルスイッチ１０６に
より選択された音色に関し、押鍵速度に応じた大きさで
振幅を規定するべく、また、押下力の変化によって当該
発音の音色に変化を付けるべく、押鍵速度や鍵圧力に応
じてＥＧＰ、ＦＣＰ等のパラメータが生成される。これ
らパラメータは、ＣＰＵ１００によって生成され、発音
の開始を指示する発音トリガ信号とともに、確保された
楽音合成装置２００の発音チャンネルに供給される。ま
た、外部機器に接続される場合も同様であり、ＭＩＤＩ
規格のノートオンの受信に応じて、パラメータＥＧＰ、
ＦＣＰ等の情報が生成され、発音トリガ信号とともに、
楽音合成装置２００への割当てにより確保された発音チ
ャンネルに供給される等の処理が行なわれる。

【００４６】２−２−１：楽音合成装置の動作 上述のように１サンプル周期におけるＲＯＭへの最大ア
クセス回数は１２８回であるから、１サンプル周期にお
けるスロットを、図１１（ａ）に示すように「０」〜
「１２７」の１２８個に分けることができる。かかる構
成では、１つスロットが、１２８個の各発音チャンネル
における各１つの音色の生成のために割り当てられ、１
回の読出が行なわれるようになっている。まず、押鍵に
より、ある１つの音色を発音させる旨の情報（ノートオ
ン）が生成されると、あるいは外部機器から、ある１つ
の音色を発音させる旨の情報が供給されると、ＣＰＵ１
００は、その音色の生成のために、空いている発音チャ
ンネルのいずれか１つに割り当てる。この際、すべての
発音チャンネルに発音がすでに割り当てられているよう
な場合には、例えば、発音開始指示から時間が経過して
減衰が最も進行している発音チャンネルに強制的に割り
当てるような処理を行なっても良い。

【００４７】２−２−１−１：１２８音同時発音 １２８音同時発音の場合には、上述したように、読出制
御部２２１、２２２の各々が、各発音チャンネル毎のＲ
ＯＭ２１１、２１２の同時読出をそれぞれ偶数スロッ
ト、奇数スロットにおいて交互に行なう。さて、その発
音（音色）に割り当てられた発音チャンネルにおいて、
楽音合成装置２００におけるアドレスカウンタ２２１ｂ
は、ノートオンによって当該発音に対応して求めるべき
波形データのサンプル番号を求める。なお、このカウン
トでは、再生波形を音高に応じて時間的に伸張させるた
め、音高を示すピッチも参照される。

【００４８】ここで、１サンプル周期間の各スロットに
おいて、いかなるデータが読み出されて供給されるかを
示すタイムテーブルを図１１（ａ）に示す。同図におい
て、「Ａｘ」（ｘは数字）という表記は、ＲＯＭから読
み出された波形データのサンプルが、（Ａを意味する）
読出制御部２１１に供給されて、ｘ番目のチャンネルに
おける補間サンプルの演算に用いられることを意味し、
「Ｂｘ」という表記は、ＲＯＭから読み出された波形デ
ータのサンプルが、（Ｂを意味する）読出制御部２１２
に供給されてｘ番目のチャンネルにおける補間サンプル
の演算に用いられることを意味する。すなわち、ＲＯＭ
２１１および２１２から読み出された２つの波形データ
のサンプルは、偶数スロットでは読出制御部２１１に供
給され、奇数ロットでは読出制御部２１２に供給され
て、次のような補間処理が交互に行なわれる。

【００４９】すなわち、整数部ｉが偶数であれば、１つ
のスロットにおける初めのタイミングにおいて、ゲート
回路Ｇ１のみが開き、また、補正係数発生部ＣＧが係数
（１−ｊ）を供給するので、乗算器Ｍでは、式（１）の
右辺第１項の演算が行なわれる。次のタイミングにおい
ては、ゲート回路Ｇ２のみが開き、また、補正係数発生
部ＣＧが小数部ｊを供給するので、乗算器Ｍでは、式
（１）の右辺第２項の演算が行なわれる。そして、補間
用累算器ＡＡが、初めと次のタイミングにおける乗算結
果を累算することにより、式（１）に示される補間結果
が得られる。また、整数部ｉが奇数であれば、初めのタ
イミングにおいて、ゲート回路Ｇ１のみが開き、また、
補正係数発生部ＣＧが小数部ｊを供給するので、乗算器
Ｍでは、式（２）の右辺第１項の演算が行なわれる。次
のタイミングにおいては、ゲート回路Ｇ２のみが開き、
また、補正係数発生部ＣＧが係数（１−ｊ）を供給する
ので、乗算器Ｍでは、式（２）の右辺第２項の演算が行
なわれる。そして、補間用累算器ＡＡが、初めと次のタ
イミングにおける乗算結果を累算することにより、式
（２）に示される補間結果が得られる。

【００５０】このように、補間部２２１ｄにおいては、
整数部ｉが偶数、奇数に応じて式（１）、（２）のどち
らか一方の計算が行なわれ、偶数スロットで２つの波形
データのサンプルから小数部ｊを考慮した補間結果を得
るようになっている。同様に、補間部２２２ｄにおいて
は、奇数スロットでの補間結果を得るようになってい
る。これら各スロット（発音チャンネル）の補間結果
は、それぞれフィルタ処理、エンベロープ処理の後、生
成された各発音チャンネルの楽音サンプルは、アキュム
レータ２２１ｇ、２２２ｇによって、偶数スロット、奇
数スロット毎にＤ／Ａ変換器１０７のサンプリング周期
にわたって累算されるので、結局、アキュムレータ２２
２ｇの累算結果は、１２８もの各スロット毎に生成され
た１２８チャンネルの楽音１サンプルとなる。ただし、
該サンプリング周期にわたる累算の初期値としてアキュ
ムレータ２２１ｇはゼロを設定する一方、アキュムレー
タ２２２ｇは、アキュムレータ２２１ｇによる（サンプ
リング周期の）直前の偶数スロットの楽音結果を設定す
る。

【００５１】２−２−１−２：６４音同時発音 次に、６４音同時発音を行なう場合のタイムテーブル
を、図１１（ｂ）に示す。この場合では、ＲＯＭ２１３
（２１１）および読出制御部２２３（２２１）のみの構
成となるので、データＢｘという概念はない。このた
め、２つのスロットにおいて２つの波形データのサンプ
ルが読み出されて、その２サンプルの間で補間処理が行
なわれる。この際、ＲＯＭ２１３から読みだされた波形
データは、ラッチ回路Ｌ１（図９参照）にのみに供給さ
れるので、偶数スロットにおいて、整数部ｉのアドレス
に対応する１つめ波形データがラッチされて、係数（１
−ｊ）が乗算され、その次の奇数スロットにおいて、整
数部（ｉ＋１）のアドレスに対応する２つめの波形デー
タがラッチされ、他方の係数ｊが乗算される。そして、
補間用累算器ＡＡにより、双方のスロットにおける乗算
結果が累算されて、次の式（３）の補間結果が得られ
る。

【数３】 このように、補間部２２１ｄにおいては、式（３）の計
算が行なわれ、偶数スロットと次の奇数スロットとで読
み出された２つの波形データサンプルから各発音チャン
ネルの補間結果を得るようになっている。この各発音チ
ャンネルの補間結果は、フィルタ処理、エンベロープ処
理の後、該処理によって生成された各発音チャンネルの
楽音サンプルは、アキュムレータ２２１ｇによって、Ｄ
／Ａ変換器１０７のサンプリング周期にわたり（６４チ
ャンネル分）累算されるので、結局、アキュムレータ２
２１ｇの累算結果は、６４チャンネルの楽音１サンプル
となる。

【００５２】かかる実施例によれば、波形データの連続
したサンプルを交互に記憶した２つのＲＯＭ２１１、２
１２と、同一の構成を有する２つの読出制御部２２１、
２２２とによって、Ｄ／Ａ変換器１０７のサンプリング
周期あたりのアクセス回数が１２８回であっても、１２
８音同時発音（２点補間）を行なうことが可能である。
しかも、記憶内容を変更した１つのＲＯＭ２１３と、１
つの読出制御部２２３（２２１）とによって、サンプル
番号が連続する波形データを読み出し、補間を行なうこ
とも可能である。

【００５３】なお、アキュムレータ２２１ｇ、２２２ｇ
から入出力される楽音サンプルについては、Ｄ／Ａ変換
器１０７の１サンプリング周期あたりに１サンプルだけ
受け渡しできればよいので、各読出制御部からは複数ビ
ットで構成されるサンプルをシリアルデータに変換し
て、１ビットのシリアルデータとして入出力するように
構成している。１２８音発音の場合は、偶数スロットに
て読み出された波形データに基づく６４チャンネル分の
楽音サンプルの累算値が、アキュムレータ２２１ｇから
シリアルデータとして出力される。該累算値を受け取っ
たアキュムレータ２２２ｇは、その値をパラレルデータ
に戻し、該パラレルデータを初期値として、奇数スロッ
トで読み出された波形データに基づく残りの６４チャン
ネル分の楽音サンプルを累算し、得られた全１２８チャ
ンネル分の累算値を後段のＤ／Ａ変換器１０７に出力す
る。一方、６４音発音の場合、偶数スロットと奇数スロ
ットを１つずつ使用して読み出された波形データに基づ
く６４チャンネル分の楽音サンプルがアキュムレータ２
２１ｇで累算され、累算結果が該アキュムレータ２２１
ｇから１ビットのシリアルデータとしてＤ／Ａ変換器１
０７に送出される。

【００５４】上述した実施例えは、読出制御部２２１、
２２２を互いに異なる構成とし、全１２８発音チャンネ
ル分のアドレスカウンタを２２１ｂを、読出制御部２２
１側にまとめた構成をとっている。かかる構成によれ
ば、読出制御部２２２側にはアドレス線が無くなり、接
続端子の少ない、小さなＬＳＩにより読出制御部２２２
を構成することが可能となる。しかしながら、この構成
を変更し、読出制御部２２１、２２２の回路を同一の構
成とすることも可能である。回路を共通化すれば、それ
ぞれのために専用のＬＳＩマスクパターンを作成する必
要がなくなり、設計が簡易化される。

【００５５】２−３：変形例 そこで、この点を考慮した変形例について説明する。図
１０にその構成のブロック図を示す。なお、この図は、
１２８音同時発音を行なう場合の構成であり、図７と同
一の構成には、同一の符号を付与し、その説明を省略す
る。この図に示す構成が、図７と相違する点は、主に、
読出制御部の双方にアドレスカウンタ２２１ｓ、２２２
ｓを設けた点にある。このアドレスカウンタ２２１ｓ、
２２２ｓは、それぞれ６４チャンネル分のアドレスを個
々に生成する能力を有するものであり、それぞれ偶数ス
ロット、奇数スロットにおいて、発音すべき楽音の情報
から、求めるべき波形データのサンプル番号をチャンネ
ル毎に求める。

【００５６】ここで、補間制御部２２１ｕは、図７では
図示しなかったが、整数部ｉが偶数であるか奇数である
かに応じて、補間部２２１ｄ（２２２ｄ）におけるゲー
ト回路Ｇ１、Ｇ２の開閉タイミングを制御するものであ
る（既述）。また、ゲート２２１ｔ、２２２ｔは、それ
ぞれ偶数スロット、奇数スロットにおいて互いに排他的
に開く。これにより、偶数スロットにおいては、アドレ
スカウンタ２２１ｓによる整数部ｉを２で除算した商が
ＲＯＭ２１２のアドレスとして供給される一方、整数部
ｉが奇数である場合のみ当該整数部ｉを「１」だけイン
クリメントしたものを２で除算した商がＲＯＭ２１１の
アドレスとして供給されることとなる。また、奇数スロ
ットにおいては、アドレスカウンタ２２２ｓによる整数
部ｉを２で除算した商がＲＯＭ２１２のアドレスとして
供給される一方、整数部ｉが奇数である場合のみ当該整
数部ｉを「１」だけインクリメントしたものを２で除算
した商がＲＯＭ２１１のアドレスとして供給されること
となる。すなわち、この図ではＲＯＭ２１１、２１２が
図７に示した構成と比べて場所的には入れ替わっている
が、構成的には全く同一のアドレス動作が行なわれる。
したがって、この変形例でも、上述した実施例と同様
に、求めるべきサンプル番号の前後に位置する２つの波
形データを読み出して補間を行なう動作が、偶数スロッ
トにおいては読出制御部２３１によって、奇数スロット
においては読出制御部２３２によって、それぞれ交互に
行なわれる。

【００５７】次に、かかる変形例において、６４音同時
発音（２点補間）を行なう場合には、読出制御部２３２
の構成に、サンプル番号の順番で波形データを記憶する
ＲＯＭ２１３が接続される。この際、ゲート２２１ｔは
開きぱなっしとすることによって、上述した実施例と同
一構成となることが判る。したがって、この場合でも、
サンプル番号が連続する波形データを読み出し、補間を
行なうことも可能である。

【００５８】この変形例では、１２８音同時発音を行な
う構成と、６４音同時発音を行なう構成とでは、読出制
御部２３１、２３２をほぼ同一とすることができるの
で、図７に示した読出制御部２２１のままで同一構成化
した場合の実施例のようにアドレスカウンタが一方にお
いて冗長的となる点が解決される。ただし、この変形例
においては、該実施例と比べると、次のような欠点も有
する。すなわち、この変形例では、読出制御部２３１側
から読出制御部２３２側へアドレスを供給し、さらに、
その途中においてＲＯＭ２１２へアドレスを供給する構
成となるため、ＬＳＩの外部におけるアドレス線の引き
回しパターンが複雑化するのである。

【００５９】なお、上述した実施例および変形例では、
１２８音同時発音（２点補間）を行なう場合において、
求めるべきサンプル番号の前後に位置する２つの波形デ
ータを同スロットにおいて読み出すようにしたが、例え
ば、図１２（ａ）に示すように、スロットと求めるべき
ＲＯＭとを千鳥足状にして読み出す構成としても良い。
ただし、この場合には、一方のＲＯＭに供給するアドレ
スを、１スロット分遅延させたり、補間部におけるラッ
チ回路Ｌ１、Ｌ２、ゲート回路Ｇ１、Ｇ２の各動作タイ
ミングを適切にする必要はある。

【００６０】また、上述した実施例および変形例におけ
る補間処理は、２点補間を行なう場合に例にとって説明
したが、本願はこれに限られない。現時点では、１２８
音同時発音を行なうという要求よりも、６４音同時発音
でもかまわないから、むしろ４点補間を行なって品質の
高い波形データが欲しいという要求の方が多い。この場
合には、求めるべきサンプル番号の前後に位置する４つ
の波形データが、例えば、図１２（ｂ）に示すように、
２つのスロットにまたがってＲＯＭ２１１、２１２から
読み出される。そして、当該２スロットの間において、
補間部における各部（ラッチやゲート）の動作タイミン
グと、小数部ｊ等の供給タイミングとを適切に一致させ
て、当該２スロット終了時において、補間用累算器ＡＡ
に累算結果すなわち補間結果を出力させる構成とすれば
良い。この場合でも、各部の構成に変更はない。

【００６１】上述した実施例および変形例では、記憶手
段として波形データが予め記憶された読出専用のＲＯＭ
を例にとって説明したが、本願はこれにとらわれない。
例えば、ＤＲＡＭのような書込も可能なメモリでも良
い。ただし、この場合、書込時において本実施例のよう
にサンプル番号の順に、２個あるいはそれ以上の個数の
ＤＲＡＭに波形データを順次記憶する必要はある。くわ
えて、上述した実施例における補間については、線形補
間近似を例にとって説明したが、本願ではこれに限られ
ることなく、例えば６点ラグランジュ補間のような複数
点補間システムでも適用が可能である。

【００６２】

【発明の効果】以上説明したように、この発明によれ
ば、波形メモリやＲＯＭなどのような記憶手段の記憶効
率を損なうことなく、アクセスタイムを見掛け上短縮す
るとともに、同時発音数あるいは補間回数を増やすこと
が可能となる。

【００６３】

【００６４】

【００６５】

【００６６】

【図面の簡単な説明】

【図１】 この発明における要部構成を示すブロック図
である。

【図２】 同構成におけるＲＯＭの記憶内容を示す図で
ある。

【図３】 同構成における補間内容を示す図である。

【図４】 同構成における補間処理の内容を説明するた
めの図である。

【図５】 この発明による実施例を電子楽器に適用した
場合の構成を示すブロック図である。

【図６】 （ａ）は、同実施例において１２８音同時発
音を行なう場合の構成を示すブロック図であり、（ｂ）
は、同実施例において６４音同時発音を行なう場合の構
成を示すブロック図である。

【図７】 同実施例の構成を示すブロック図である。

【図８】 同実施例におけるアドレス加工部の構成を示
すブロック図である。

【図９】 同実施例における補間部の構成を示すブロッ
ク図である。

【図１０】 同実施例の変形例の構成を示すブロック図
である。

【図１１】 （ａ）は、同実施例において１２８音同時
発音を行なう場合の動作を説明するためのタイムテーブ
ルであり、（ｂ）は、同実施例において６４音同時発音
を行なう場合の動作を説明するためのタイムテーブルで
ある。

【図１２】 （ａ）は、同実施例において１２８音同時
発音を行なう場合の別動作を示すタイムテーブルであ
り、（ｂ）は、同実施例において４点補間・６４音同時
発音を行なう場合の動作を説明するためのタイムテーブ
ルである。

【符号の説明】１１、１２、２１１、２１２……ＲＯＭ（記憶手段）、
２２１、２２２……読出制御部（読出手段）、２２１
ｂ、２２１ｓ、２２２ｓ……アドレスカウンタ（サンプ
ル番号発生手段）、２２１ｄ、２２２ｄ……補間部、２
２１ｅ、２２２ｅ……フィルタ、２２１ｆ、２２２ｆ…
…エンベロープ付与器（２２１ｄ、２２２ｄ、２２１
ｅ、２２２ｅ、２２１ｆおよび２２２ｆはいずれも処理
手段）

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 複数の波形サンプルからなる波形データ
   を記憶する複数の記憶手段であって、連続する波形サン
   プルについては異なる手段に記憶する複数の記憶手段
   と、 各アクセスタイミング毎に、前記複数の記憶手段にアク
   セスして連続する波形サンプルを読み出す読出手段と、 複数の処理手段とを具備し、 前記複数の処理手段の各々は、前記読出手段により１回
   のアクセスにおいて読み出された連続する波形サンプル
   に基づいて楽音信号を発生するための処理を、それぞれ
   異なるアクセスタイミングにおいて行う ことを特徴とす
   る楽音合成装置。
2. 【請求項２】 複数の波形サンプルからなる波形データ
   を記憶する複数の記憶手段であって、連続する波形サン
   プルについては異なる手段に記憶する複数の記憶手段
   と、 整数部および小数部からなるサンプル番号を発生するサ
   ンプル番号発生手段と、 各アクセスタイミング毎に、前記複数の記憶手段にアク
   セスして連続する波形サンプルを読み出す読出手段であ
   って、前記サンプル番号発生手段によるサンプル番号の
   整数部に応じて、サンプル番号の連続する波形サンプル
   を読み出す読出手段と、 複数の処理手段とを具備し、 前記複数の処理手段の各々は、前記読出手段により１回
   のアクセスにおいて読み出された連続する波形サンプル
   を前記サンプル番号発生手段によるサンプル番号の小数
   部に応じて補間して、該サンプル番号に対応する波形サ
   ンプルを求める補間処理とともに、求めた波形サンプル
   に基づいて楽音信号を発生するための発生処理を、それ
   ぞれ異なるアクセスタイミングにおいて行う ことを特徴
   とする楽音合成装置。