JPS649640B2 - - Google Patents
Info
- Publication number
- JPS649640B2 JPS649640B2 JP59167119A JP16711984A JPS649640B2 JP S649640 B2 JPS649640 B2 JP S649640B2 JP 59167119 A JP59167119 A JP 59167119A JP 16711984 A JP16711984 A JP 16711984A JP S649640 B2 JPS649640 B2 JP S649640B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- address
- gate
- waveform
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000000295 complement effect Effects 0.000 claims description 3
- 239000011295 pitch Substances 0.000 claims 9
- 239000000872 buffer Substances 0.000 description 17
- 238000006243 chemical reaction Methods 0.000 description 16
- 238000000034 method Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 238000005070 sampling Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 101100536695 Gallus gallus TENP gene Proteins 0.000 description 1
- MHABMANUFPZXEB-UHFFFAOYSA-N O-demethyl-aloesaponarin I Natural products O=C1C2=CC=CC(O)=C2C(=O)C2=C1C=C(O)C(C(O)=O)=C2C MHABMANUFPZXEB-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H7/00—Instruments in which the tones are synthesised from a data store, e.g. computer organs
- G10H7/02—Instruments in which the tones are synthesised from a data store, e.g. computer organs in which amplitudes at successive sample points of a tone waveform are stored in one or more memories
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H1/00—Details of electrophonic musical instruments
- G10H1/0033—Recording/reproducing or transmission of music for electrophonic musical instruments
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H2250/00—Aspects of algorithms or signal processing methods without intrinsic musical character, yet specifically adapted for or used in electrophonic musical processing
- G10H2250/541—Details of musical waveform synthesis, i.e. audio waveshape processing from individual wavetable samples, independently of their origin or of the sound they represent
- G10H2250/621—Waveform interpolation
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H2250/00—Aspects of algorithms or signal processing methods without intrinsic musical character, yet specifically adapted for or used in electrophonic musical processing
- G10H2250/541—Details of musical waveform synthesis, i.e. audio waveshape processing from individual wavetable samples, independently of their origin or of the sound they represent
- G10H2250/631—Waveform resampling, i.e. sample rate conversion or sample depth conversion
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- General Engineering & Computer Science (AREA)
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、外部音をデジタル録音し、適宜読
み出すことによつて任意の楽音を発生させること
のできる電子楽器に関する。
み出すことによつて任意の楽音を発生させること
のできる電子楽器に関する。
従来のデジタル録音機能付電子楽器は、第１０
図に示すように、CPU１１の制御により、外部
音入力端子１２から入力した音をＡ／Ｄ変換回路
１３でデイジタル信号に変換して波形メモリ１４
に録音し、再生の際はDMAC（Direct Memory
Access Controller）１５の制御により波形メモ
リ１４からFIFO（First In First Out）バツフア
１６へDMA転送し、FIFOバツフア１６が空く
毎にDMA転送が行なわれるもので、キーボード
１７の鍵に対応した周波数をVCO１８に設定し
て、このVCO１８の設定周波数に従つてFIFOバ
ツフア１６からＤ／Ａ変換回路１９に出力するこ
とにより、波形メモリ１４に録音された楽音波形
に対応する楽音を出力端子２０に出力するように
なつている。
図に示すように、CPU１１の制御により、外部
音入力端子１２から入力した音をＡ／Ｄ変換回路
１３でデイジタル信号に変換して波形メモリ１４
に録音し、再生の際はDMAC（Direct Memory
Access Controller）１５の制御により波形メモ
リ１４からFIFO（First In First Out）バツフア
１６へDMA転送し、FIFOバツフア１６が空く
毎にDMA転送が行なわれるもので、キーボード
１７の鍵に対応した周波数をVCO１８に設定し
て、このVCO１８の設定周波数に従つてFIFOバ
ツフア１６からＤ／Ａ変換回路１９に出力するこ
とにより、波形メモリ１４に録音された楽音波形
に対応する楽音を出力端子２０に出力するように
なつている。
しかしながら、この種電子楽器では、DMA転
送を頻繁に行なうためCPUに負担がかかり、特
に高い周波数で再生する際やポリフオニツクで再
生する際には、CPUがDMA処理に専有されて他
の処理をする時間が無くなつてしまう問題があつ
た。
送を頻繁に行なうためCPUに負担がかかり、特
に高い周波数で再生する際やポリフオニツクで再
生する際には、CPUがDMA処理に専有されて他
の処理をする時間が無くなつてしまう問題があつ
た。
またポリフオニツクにするためには、VCO、
FIFOバツフア、Ｄ／Ａ変換回路が複数個必要と
なり、非常に高価になつてしまう問題があつた。
FIFOバツフア、Ｄ／Ａ変換回路が複数個必要と
なり、非常に高価になつてしまう問題があつた。
その他、アドレス操作によつてサンプリング音
を音階音として発生する技術を開示したものとし
て特開昭56−35192号公報があるが、この公報に
おいても複数チヤンネルの時分割処理により書き
込み読み出し制御のためのアドレス信号を発生し
て、サンプリング動作、読み出し動作を行う構
成、特に、複数チヤンネルのうちの少なくとも１
つのチヤンネルにて音響波形信号を書込むように
し、それをこの複数チヤンネルで読み出してポリ
フオニツク演奏を行うことについての構成の開示
はない。
を音階音として発生する技術を開示したものとし
て特開昭56−35192号公報があるが、この公報に
おいても複数チヤンネルの時分割処理により書き
込み読み出し制御のためのアドレス信号を発生し
て、サンプリング動作、読み出し動作を行う構
成、特に、複数チヤンネルのうちの少なくとも１
つのチヤンネルにて音響波形信号を書込むように
し、それをこの複数チヤンネルで読み出してポリ
フオニツク演奏を行うことについての構成の開示
はない。
この発明は、上記事情に鑑みてなされたもの
で、音響波形信号をサンプリングする機能をも
ち、構成の簡単なポリフオニツクの電子楽器を提
供することを目的とする。
で、音響波形信号をサンプリングする機能をも
ち、構成の簡単なポリフオニツクの電子楽器を提
供することを目的とする。
すなわち、本発明によれば、波形の記憶再生を
行うためのアドレス信号を時分割多重化技術によ
つて生成するようにし、しかも複数の時分割チヤ
ンネルの少なくとも１つを用いて、上記音響波形
信号を波形メモリ手段に書き込むようにし、読み
出し時には、この波形メモリ手段から上記複数の
時分割処理チヤンネルによつて、複数音分の音響
波形信号を得るようにしたことを要点とする。
行うためのアドレス信号を時分割多重化技術によ
つて生成するようにし、しかも複数の時分割チヤ
ンネルの少なくとも１つを用いて、上記音響波形
信号を波形メモリ手段に書き込むようにし、読み
出し時には、この波形メモリ手段から上記複数の
時分割処理チヤンネルによつて、複数音分の音響
波形信号を得るようにしたことを要点とする。
この発明の構成を第１図に示す。波形メモリ手
段Ａは、外部から与えられる音響波形信号を書き
込むための手段である。この波形メモリ手段Ａに
対し、アドレス信号を与えるのがアドレス信号発
生手段Ｂである。このアドレス信号発生手段Ｂ
は、時分割処理により複数チヤンネル分アドレス
信号を発生することができ、このアドレス信号に
よつて、上記音響波形信号を波形メモリ手段Ａに
対して書き込んだり、あるいは波形メモリ手段Ａ
から読み出したりする際のアドレスが指定され
る。
段Ａは、外部から与えられる音響波形信号を書き
込むための手段である。この波形メモリ手段Ａに
対し、アドレス信号を与えるのがアドレス信号発
生手段Ｂである。このアドレス信号発生手段Ｂ
は、時分割処理により複数チヤンネル分アドレス
信号を発生することができ、このアドレス信号に
よつて、上記音響波形信号を波形メモリ手段Ａに
対して書き込んだり、あるいは波形メモリ手段Ａ
から読み出したりする際のアドレスが指定され
る。
そして、指示手段Ｃは、波形メモリ手段Ａに対
し上記音響波形信号を書き込むことを指示し、こ
の指示に応じて書込制御手段Ｄは、上記アドレス
信号発生手段Ｂの少なくとも１つのチヤンネルに
よつて波形メモリ手段Ａに対し書き込みアドレス
信号を与え、音響波形信号を波形メモリ手段Ａへ
書き込むよう制御する。
し上記音響波形信号を書き込むことを指示し、こ
の指示に応じて書込制御手段Ｄは、上記アドレス
信号発生手段Ｂの少なくとも１つのチヤンネルに
よつて波形メモリ手段Ａに対し書き込みアドレス
信号を与え、音響波形信号を波形メモリ手段Ａへ
書き込むよう制御する。
このようにして波形メモリ手段Ａに予め書き込
まれた音響波形信号を使用して楽曲の演奏を行う
のが演奏手段Ｅであり、上記音響波形信号を所望
の音高で複数音同時に読み出すことを指示する。
まれた音響波形信号を使用して楽曲の演奏を行う
のが演奏手段Ｅであり、上記音響波形信号を所望
の音高で複数音同時に読み出すことを指示する。
読出制御手段Ｆは、この演奏手段Ｅの演奏操作
に従い、アドレス信号発生手段Ｂの複数チヤンネ
ルから時分割的に複数音分の読み出しアドレス信
号を上記波形メモリ手段Ａに与えて、複数音分の
音響波形信号を読み出して出力するよう制御す
る。
に従い、アドレス信号発生手段Ｂの複数チヤンネ
ルから時分割的に複数音分の読み出しアドレス信
号を上記波形メモリ手段Ａに与えて、複数音分の
音響波形信号を読み出して出力するよう制御す
る。
このように、書込制御手段Ｄ、読出制御手段Ｆ
の作用によつて、アドレス信号発生手段Ｂの複数
のチヤンネルは、音響波形信号の書き込み、読み
出しの際に共用されて、構成の簡単化をもたらす
ようになる 〔発明の実施例〕 第２図はこの発明の一実施例の全体構成を示す
もので、図中３１はCPUであり、キーボード３
２の鍵操作により対応する楽音を発生する制御を
行なうと共に、キースイツチ群３３のキー入力に
従つて録音、再生の制御を行なう。３４は楽音の
録音／再生を行なう音源制御回路で、CPU３１
とアドレスバスAB、データバスDB、コントロ
ールバスCBを介して接続されており、CPU３１
からの命令に従つて、外部音入力端子３５、Ａ／
Ｄ変換回路３６を介して入力された外部音を録音
し、Ｄ／Ａ変換回路３７、VCA３８0〜３８3、
出力端子３９0〜３９3を介して再生する。本実施
例では４音ポリフオニツクとなつており、VCA
３８0〜３８3に４チヤンネルの時分割タイミング
信号T0〜T3が入力され、VCA前段に設けられた
チヤンネル切換え回路により時分割動作する。ま
た、CPU３１からチヤンネル切換信号CH0〜
CH3が供給され、指定されたチヤンネルのみ楽音
を出力するようになつている。なお、φRECは外部
音をサンプリングするクロツク、φSは波形読み出
しクロツクで、いずれも音源制御回路３４内で作
られる。
の作用によつて、アドレス信号発生手段Ｂの複数
のチヤンネルは、音響波形信号の書き込み、読み
出しの際に共用されて、構成の簡単化をもたらす
ようになる 〔発明の実施例〕 第２図はこの発明の一実施例の全体構成を示す
もので、図中３１はCPUであり、キーボード３
２の鍵操作により対応する楽音を発生する制御を
行なうと共に、キースイツチ群３３のキー入力に
従つて録音、再生の制御を行なう。３４は楽音の
録音／再生を行なう音源制御回路で、CPU３１
とアドレスバスAB、データバスDB、コントロ
ールバスCBを介して接続されており、CPU３１
からの命令に従つて、外部音入力端子３５、Ａ／
Ｄ変換回路３６を介して入力された外部音を録音
し、Ｄ／Ａ変換回路３７、VCA３８0〜３８3、
出力端子３９0〜３９3を介して再生する。本実施
例では４音ポリフオニツクとなつており、VCA
３８0〜３８3に４チヤンネルの時分割タイミング
信号T0〜T3が入力され、VCA前段に設けられた
チヤンネル切換え回路により時分割動作する。ま
た、CPU３１からチヤンネル切換信号CH0〜
CH3が供給され、指定されたチヤンネルのみ楽音
を出力するようになつている。なお、φRECは外部
音をサンプリングするクロツク、φSは波形読み出
しクロツクで、いずれも音源制御回路３４内で作
られる。
第３図は音源制御回路３４のブロツク構成を示
す図で、インターフエース部４１、メインコント
ロール部４２、アドレスコントロール部４３、波
形メモリ部４４、補間部４５から成る。
す図で、インターフエース部４１、メインコント
ロール部４２、アドレスコントロール部４３、波
形メモリ部４４、補間部４５から成る。
インターフエース部４１はCPU３１からのア
ドレスバスAB、データバスDB、コントロール
バスCBに接続され、CPU３１と音源制御回路３
４内のデータインターフエースを行なう部分で、
各種制御信号を内部コントロールバスICBを介し
てメインコントロール部４２へ送出すると共に先
頭アドレス、ピツチなどの初期データを内部デー
タバスIDBを介してアドレスコントロール部４３
へ送出する。
ドレスバスAB、データバスDB、コントロール
バスCBに接続され、CPU３１と音源制御回路３
４内のデータインターフエースを行なう部分で、
各種制御信号を内部コントロールバスICBを介し
てメインコントロール部４２へ送出すると共に先
頭アドレス、ピツチなどの初期データを内部デー
タバスIDBを介してアドレスコントロール部４３
へ送出する。
また、RAMデータバスRDを介して波形デー
タを波形メモリ部４４との間で授受する。この
RAMデータバスRDは、Ａ／Ｄ変換回路３６か
らゲート４６を介して入力される波形データの通
路でもあり、この波形データは補間部４５へ送出
される。
タを波形メモリ部４４との間で授受する。この
RAMデータバスRDは、Ａ／Ｄ変換回路３６か
らゲート４６を介して入力される波形データの通
路でもあり、この波形データは補間部４５へ送出
される。
メインコントロール部４２は、音源制御回路３
４全体を制御する回路であり、第４図に示すよう
に、内部コントロールバスICBを介して送られて
くる制御信号をコマンド制御回路４２１でデコー
ドして、各種コマンドをアドレスコントロール部
４３へ送出すると共に、内部のトリガー制御回路
４２２へも送出する。このトリガー制御回路４２
２は、詳細は後述するが、録音開始時に頭の部分
が切れないように前録音と本録音を行なうデイレ
イ・トリガー機能を実現する回路である。このト
リガー制御回路４２２からもコマンドがアドレス
コントロール部４３へ送出され、また上記ゲート
４６へゲートオープン信号GADが送出される。
４全体を制御する回路であり、第４図に示すよう
に、内部コントロールバスICBを介して送られて
くる制御信号をコマンド制御回路４２１でデコー
ドして、各種コマンドをアドレスコントロール部
４３へ送出すると共に、内部のトリガー制御回路
４２２へも送出する。このトリガー制御回路４２
２は、詳細は後述するが、録音開始時に頭の部分
が切れないように前録音と本録音を行なうデイレ
イ・トリガー機能を実現する回路である。このト
リガー制御回路４２２からもコマンドがアドレス
コントロール部４３へ送出され、また上記ゲート
４６へゲートオープン信号GADが送出される。
また、内部にタイミング制御回路４２３を有
し、各種タイミング信号を発生する。各タイミン
グ信号の関係は、第９図１〜８に示すとおりであ
る。
し、各種タイミング信号を発生する。各タイミン
グ信号の関係は、第９図１〜８に示すとおりであ
る。
更に、４２４はDMA制御回路であり、内部コ
ントロールバスICBを介してDMA要求信号RQを
出力すると共に、DMA許可信号AKを受けて
DMAの制御を行なう回路である。そしてコマン
ド制御回路４２１から、DMAの方向を決める信
号とDMAスタート指令が与えられる。また、コ
マンド制御回路４２１から出力される信号BG
は、内部データバスIOBを介してデータがCPU
３１へ読み込まれるときの、データバスのデータ
移動方向を切換えるスイツチング信号である。
ントロールバスICBを介してDMA要求信号RQを
出力すると共に、DMA許可信号AKを受けて
DMAの制御を行なう回路である。そしてコマン
ド制御回路４２１から、DMAの方向を決める信
号とDMAスタート指令が与えられる。また、コ
マンド制御回路４２１から出力される信号BG
は、内部データバスIOBを介してデータがCPU
３１へ読み込まれるときの、データバスのデータ
移動方向を切換えるスイツチング信号である。
アドレスコントロール部４３は波形メモリ部４
４内の波形メモリ４４１（後述）のアドレスを指
定する回路で、メインコントロール部４２からの
制御によりアドレスを更新していき、更新終了で
END信号をメインコントロール部４２のトリガ
ー制御回路４２２へ出力する。このアドレスコン
トロール部４３から出力されるアドレスデータ
は、整数部分が波形メモリ部４４へ供給され、小
数部分が補間部４５へ供給される。
４内の波形メモリ４４１（後述）のアドレスを指
定する回路で、メインコントロール部４２からの
制御によりアドレスを更新していき、更新終了で
END信号をメインコントロール部４２のトリガ
ー制御回路４２２へ出力する。このアドレスコン
トロール部４３から出力されるアドレスデータ
は、整数部分が波形メモリ部４４へ供給され、小
数部分が補間部４５へ供給される。
すなわち、このアドレスコントロール部４３
は、波形メモリ手段を構成する波形メモリ部４４
に対して、音響波形信号を書き込んだり読み出し
たりするためのアドレス信号を、後述するとおり
複数チヤンネル分、時分割処理により発生するア
ドレス信号発生手段を構成する。
は、波形メモリ手段を構成する波形メモリ部４４
に対して、音響波形信号を書き込んだり読み出し
たりするためのアドレス信号を、後述するとおり
複数チヤンネル分、時分割処理により発生するア
ドレス信号発生手段を構成する。
波形メモリ部４４は、Ａ／Ｄ変換回路３６から
供給される波形データを記録し、記憶した波形デ
ータをRAMデータバスRDを介してCPU３１ま
たは補間部４５に出力する回路である。
供給される波形データを記録し、記憶した波形デ
ータをRAMデータバスRDを介してCPU３１ま
たは補間部４５に出力する回路である。
補間部４５は、波形メモリ部４４から読み出し
た波形データに対し、直線補間を行なつてＤ／Ａ
変換回路３７へ出力する回路である。
た波形データに対し、直線補間を行なつてＤ／Ａ
変換回路３７へ出力する回路である。
そして、上述したメインコントロール部４２
は、CPU３１の制御に従つて上記アドレス信号
発生手段を構成するアドレスコントロール部４３
に対し、音響波形信号を波形メモリ手段である波
形メモリ部４４へ書き込むよう制御する書込制御
手段として機能するとともに、複数チヤンネルの
時分割処理により複数音分の音響波形信号を波形
メモリ手段である波形メモリ部４４から読み出す
よう制御する読出制御手段として機能する。つま
り、第４図のメインコントロール部４２内のコマ
ンド制御回路４２１から、録音動作制御のために
アドレスコントロール部４３へ各種制御信号
INVON、…、LOOP OFFを送出するとともに、
REC TRIG、REC START、REC STOPの各
信号を出力し、トリガー制御回路４２２にて、波
形信号の書き込み動作開始、終了のための信号
START、STOPをアドレスコントロール部４３
へ出力するとともに、ゲート４６（第３図参照）
を開成して、波形メモリ部４４へ音響波形信号を
与えるようGADの信号を送出する。また、この
信号GADは、波形メモリ部４４内の波形メモリ
４４１に対する書き込み信号Ｒ／としても印加
される。このようにして、書込制御手段を構成す
る。また、上記コマンド制御回路４２１は読出動
作制御のために、アドレスコントロール部４３へ
各種制御信号INVON、…LOOP OFFを出力す
るとともに、PLAY、STOPをトリガー制御回路
４２２へ送出しアドレスコントロール部４３に対
し波形信号の読み出し動作開始、終了のための信
号START、STOPを出力させる。このようにし
て、読出制御手段を構成する。
は、CPU３１の制御に従つて上記アドレス信号
発生手段を構成するアドレスコントロール部４３
に対し、音響波形信号を波形メモリ手段である波
形メモリ部４４へ書き込むよう制御する書込制御
手段として機能するとともに、複数チヤンネルの
時分割処理により複数音分の音響波形信号を波形
メモリ手段である波形メモリ部４４から読み出す
よう制御する読出制御手段として機能する。つま
り、第４図のメインコントロール部４２内のコマ
ンド制御回路４２１から、録音動作制御のために
アドレスコントロール部４３へ各種制御信号
INVON、…、LOOP OFFを送出するとともに、
REC TRIG、REC START、REC STOPの各
信号を出力し、トリガー制御回路４２２にて、波
形信号の書き込み動作開始、終了のための信号
START、STOPをアドレスコントロール部４３
へ出力するとともに、ゲート４６（第３図参照）
を開成して、波形メモリ部４４へ音響波形信号を
与えるようGADの信号を送出する。また、この
信号GADは、波形メモリ部４４内の波形メモリ
４４１に対する書き込み信号Ｒ／としても印加
される。このようにして、書込制御手段を構成す
る。また、上記コマンド制御回路４２１は読出動
作制御のために、アドレスコントロール部４３へ
各種制御信号INVON、…LOOP OFFを出力す
るとともに、PLAY、STOPをトリガー制御回路
４２２へ送出しアドレスコントロール部４３に対
し波形信号の読み出し動作開始、終了のための信
号START、STOPを出力させる。このようにし
て、読出制御手段を構成する。
次に、アドレスコントロール部４３の詳細を第
５図に示す。図中、５１はピツチデータを記憶す
るピツチレジスタ、５２は波形メモリ４４１のア
ドレスを記憶する一時記憶レジスタ、５３は上記
一時記憶レジスタの内容更新の最終値を記憶する
エンドレジスタ、５４は繰り返し指定アドレスの
先頭アドレスを記憶するループスタートレジス
タ、５５は繰り返し指定アドレスの最終値を記憶
するループエンドレジスタ、５６は上記一時記憶
レジスタ５２の内容更新のスタート／ストツプを
制御するプレイフリツプフロツプ、５７は繰り返
しアドレス指定のオン／オフを制御するループオ
ンフリツプフロツプ、５８はピツチレジスタ５１
から読み出すピツチの極性を反転させるためのイ
ンバースフリツプフロツプであり、上記５１〜５
８の各レジスタ及びフリツプフロツプはいずれも
４段のシフトレジスタから構成され、タイミング
信号φSに同期してシフトしている。すなわち、４
チヤンネルの４音ポリフオニツク構成となつてお
り、T0、T1、T2、T3の時分割駆動される。
５図に示す。図中、５１はピツチデータを記憶す
るピツチレジスタ、５２は波形メモリ４４１のア
ドレスを記憶する一時記憶レジスタ、５３は上記
一時記憶レジスタの内容更新の最終値を記憶する
エンドレジスタ、５４は繰り返し指定アドレスの
先頭アドレスを記憶するループスタートレジス
タ、５５は繰り返し指定アドレスの最終値を記憶
するループエンドレジスタ、５６は上記一時記憶
レジスタ５２の内容更新のスタート／ストツプを
制御するプレイフリツプフロツプ、５７は繰り返
しアドレス指定のオン／オフを制御するループオ
ンフリツプフロツプ、５８はピツチレジスタ５１
から読み出すピツチの極性を反転させるためのイ
ンバースフリツプフロツプであり、上記５１〜５
８の各レジスタ及びフリツプフロツプはいずれも
４段のシフトレジスタから構成され、タイミング
信号φSに同期してシフトしている。すなわち、４
チヤンネルの４音ポリフオニツク構成となつてお
り、T0、T1、T2、T3の時分割駆動される。
ピツチレジスタ５１には、内部データバスIDB
を介してピツチデータが供給され、メインコント
ロール部４２から印加されるコマンド「PITCH
WRITE」がゲート５９を開きインバータ６０を
介してゲート６１を閉じることによつて、ピツチ
データがセツトされる。セツトされたピツチアド
レスはゲート６１を介して循環すると共に、エク
スクルーシプオアゲート６２を介してアンドゲー
ト６３に入力される。
を介してピツチデータが供給され、メインコント
ロール部４２から印加されるコマンド「PITCH
WRITE」がゲート５９を開きインバータ６０を
介してゲート６１を閉じることによつて、ピツチ
データがセツトされる。セツトされたピツチアド
レスはゲート６１を介して循環すると共に、エク
スクルーシプオアゲート６２を介してアンドゲー
ト６３に入力される。
一時記憶レジスタ５２には、内部データバス
IDBを介してアドレスデータが供給され、メイン
コントロール部４２から出力されるコマンド
「TEMP WRITE」がアンドゲート６４を介して
ゲート６５に印加され、またノアゲート６６を介
してゲート６７に印加されてゲート６５が開きゲ
ート６７が閉じることによつてアドレスデータが
セツトされる。セツトされたアドレスデータは加
算器６８に入力して上記アンドゲート６３を介し
て入力されるピツチデータと加算され、比較器６
９に入力されると共に、ゲート６７を介して一時
記憶レジスタ５２に戻される。また、その整数部
17ビツトは波形メモリ４４１へアドレス指定デー
タとして出力され、小数部13ビツトは補間部４５
へ補間データとして出力される。更に、メインコ
ントロール部４２からコマンド「TEMPREAD」
が印加されると、ゲート７０が開いて一時記憶レ
ジスタ５２の内容は内部データバスIDBに出力さ
れる。
IDBを介してアドレスデータが供給され、メイン
コントロール部４２から出力されるコマンド
「TEMP WRITE」がアンドゲート６４を介して
ゲート６５に印加され、またノアゲート６６を介
してゲート６７に印加されてゲート６５が開きゲ
ート６７が閉じることによつてアドレスデータが
セツトされる。セツトされたアドレスデータは加
算器６８に入力して上記アンドゲート６３を介し
て入力されるピツチデータと加算され、比較器６
９に入力されると共に、ゲート６７を介して一時
記憶レジスタ５２に戻される。また、その整数部
17ビツトは波形メモリ４４１へアドレス指定デー
タとして出力され、小数部13ビツトは補間部４５
へ補間データとして出力される。更に、メインコ
ントロール部４２からコマンド「TEMPREAD」
が印加されると、ゲート７０が開いて一時記憶レ
ジスタ５２の内容は内部データバスIDBに出力さ
れる。
このように、この一時記憶レジスタ５２は、波
形メモリ手段を構成する波形メモリ部４４に対し
て、音響波形信号を書き込んだり読み出したりす
るアドレス信号を出力するもので、上述したよう
に、４段のシフトレジスタ構成となつていて、４
チヤンネル分のアドレス信号を時分割処理により
発生し得るものである。
形メモリ手段を構成する波形メモリ部４４に対し
て、音響波形信号を書き込んだり読み出したりす
るアドレス信号を出力するもので、上述したよう
に、４段のシフトレジスタ構成となつていて、４
チヤンネル分のアドレス信号を時分割処理により
発生し得るものである。
エンドレジスタ５３には、内部データバスIDB
を介してエンドアドレスデータが供給され、メイ
ンコントロール部４２から出力されるコマンド
「END WRITE」がゲート７１を開きインバータ
７２を介してゲート７３を閉じることによつてエ
ンドアドレスデータがセツトされる。セツトされ
たエンドアドレスデータは、タイミング信号φSが
インバータ７４を介して印加されているゲート７
５を介して上記比較器６９に入力される。しかし
てこの比較器６９はこのエンドレジスタ５３から
出力されるエンドアドレスと加算器６８を介して
出力される一時記憶レジスタ５２のアドレスデー
タとを比較し、加算器６８から出力されるアドレ
スデータの方が大きいか等しいとき信号LOOPを
出力する。この信号LOOPはアンドゲート７６に
入力すると共にタイミング信号φWに同期してバ
ツフア７７に読み込まれる。このバツフア７７の
出力信号ENDは、エンド信号としてメインコン
トロール部４２へ送出されると共に、ノアゲート
７８に入力される。
を介してエンドアドレスデータが供給され、メイ
ンコントロール部４２から出力されるコマンド
「END WRITE」がゲート７１を開きインバータ
７２を介してゲート７３を閉じることによつてエ
ンドアドレスデータがセツトされる。セツトされ
たエンドアドレスデータは、タイミング信号φSが
インバータ７４を介して印加されているゲート７
５を介して上記比較器６９に入力される。しかし
てこの比較器６９はこのエンドレジスタ５３から
出力されるエンドアドレスと加算器６８を介して
出力される一時記憶レジスタ５２のアドレスデー
タとを比較し、加算器６８から出力されるアドレ
スデータの方が大きいか等しいとき信号LOOPを
出力する。この信号LOOPはアンドゲート７６に
入力すると共にタイミング信号φWに同期してバ
ツフア７７に読み込まれる。このバツフア７７の
出力信号ENDは、エンド信号としてメインコン
トロール部４２へ送出されると共に、ノアゲート
７８に入力される。
ループスタートレジスタ５４には、ループスタ
ートアドレスデータが内部データバスIDBを介し
て供給され、メインコントロール部４２から出力
されるコマンド「LS WRITE」がゲート７９を
開きインバータ８０を介してゲート８１を閉じる
ことによつてループスタートアドレスデータがセ
ツトされる。このセツトされたループスタートア
ドレスデータは、通常はゲート８１を介して循環
しており、上記LOOP信号がアンドゲート７６を
介してゲート８２を開き、インバータ８３を介し
てアンドゲート６４を閉じると共にノアゲート６
６を介してゲート６７を閉じたとき、ゲート８２
を介して一時記憶レジスタ５２にセツトされる。
ループエンドレジスタ５５には、ループエンドア
ドレスデータが内部データバスIDBを介して供給
され、メインコントロール部４２から出力される
コマンド「LE WRITE」がゲート８４を開き、
インバータ８５を介してゲート８６を閉じること
によつてループエンドアドレスデータがセツトさ
れる。このセツトされたループエンドアドレスデ
ータはゲート８６を介して循環すると共に、タイ
ミング信号φSが印加されたときに開くゲート８７
を介して比較器６９に入力される。従つて比較器
６９に入力されて一時記憶レジスタ５２と比較さ
れるデータは、タイミング信号φSが印加されてい
るときはループエンドレジスタ５５の内容、タイ
ミング信号φSの無いときはエンドレジスタ５３の
内容ということになる。
ートアドレスデータが内部データバスIDBを介し
て供給され、メインコントロール部４２から出力
されるコマンド「LS WRITE」がゲート７９を
開きインバータ８０を介してゲート８１を閉じる
ことによつてループスタートアドレスデータがセ
ツトされる。このセツトされたループスタートア
ドレスデータは、通常はゲート８１を介して循環
しており、上記LOOP信号がアンドゲート７６を
介してゲート８２を開き、インバータ８３を介し
てアンドゲート６４を閉じると共にノアゲート６
６を介してゲート６７を閉じたとき、ゲート８２
を介して一時記憶レジスタ５２にセツトされる。
ループエンドレジスタ５５には、ループエンドア
ドレスデータが内部データバスIDBを介して供給
され、メインコントロール部４２から出力される
コマンド「LE WRITE」がゲート８４を開き、
インバータ８５を介してゲート８６を閉じること
によつてループエンドアドレスデータがセツトさ
れる。このセツトされたループエンドアドレスデ
ータはゲート８６を介して循環すると共に、タイ
ミング信号φSが印加されたときに開くゲート８７
を介して比較器６９に入力される。従つて比較器
６９に入力されて一時記憶レジスタ５２と比較さ
れるデータは、タイミング信号φSが印加されてい
るときはループエンドレジスタ５５の内容、タイ
ミング信号φSの無いときはエンドレジスタ５３の
内容ということになる。
プレイフリツプフロツプ５６は、メインコント
ロール部４２からコマンド「START」がノアゲ
ート８８に入力されたときにセツトされ、コマン
ド「STOP」またはバツフア７７からのエンド信
号がノアゲート７８に入力されたときリセツトさ
れる。このプレイフリツプフロツプ５６の出力は
ノアゲート８８に戻されると共に、アンドゲート
６３に入力してゲートを開く。更に、メインコン
トロール部４２からコマンド
「STATUSREAD」が出力されたときに、ゲー
ト８９が開いてプレイフリツプフロツプ５６の出
力は内部データバスIDBに出力される。
ロール部４２からコマンド「START」がノアゲ
ート８８に入力されたときにセツトされ、コマン
ド「STOP」またはバツフア７７からのエンド信
号がノアゲート７８に入力されたときリセツトさ
れる。このプレイフリツプフロツプ５６の出力は
ノアゲート８８に戻されると共に、アンドゲート
６３に入力してゲートを開く。更に、メインコン
トロール部４２からコマンド
「STATUSREAD」が出力されたときに、ゲー
ト８９が開いてプレイフリツプフロツプ５６の出
力は内部データバスIDBに出力される。
ループオンフリツプフロツプ５７は、メインコ
ントロール部４２からコマンド「LOOP ON」
がノアゲート９０に入力されたときセツトされ、
コマンド「LOOP OFF」がノアゲート９１に入
力されたときリセツトされる。このループオンフ
リツプフロツプ５７の出力はノアゲート９０に戻
されると共に、アンドゲート７６へ入力してゲー
トを開く。インバースフリツプフロツプ５８は、
メインコントロール部４２からコマンド「INV
ON」がノアゲート９２に入力されたときセツト
され、コマンド「INV OFF」がノアゲート９３
に入力されたときリセツトされる。このインバー
スフリツプフロツプ５８の出力は、ノアゲート９
２に戻されると共に、エクスクルーシプオアゲー
ト６２に入力されてピツチレジスタ５１からのピ
ツチデータを反転する。
ントロール部４２からコマンド「LOOP ON」
がノアゲート９０に入力されたときセツトされ、
コマンド「LOOP OFF」がノアゲート９１に入
力されたときリセツトされる。このループオンフ
リツプフロツプ５７の出力はノアゲート９０に戻
されると共に、アンドゲート７６へ入力してゲー
トを開く。インバースフリツプフロツプ５８は、
メインコントロール部４２からコマンド「INV
ON」がノアゲート９２に入力されたときセツト
され、コマンド「INV OFF」がノアゲート９３
に入力されたときリセツトされる。このインバー
スフリツプフロツプ５８の出力は、ノアゲート９
２に戻されると共に、エクスクルーシプオアゲー
ト６２に入力されてピツチレジスタ５１からのピ
ツチデータを反転する。
第６図は、メインコントロール部４２内のトリ
ガー制御回路４２２の詳細を示す図である。図中
１０１は録音フリツプフロツプであり、コマンド
制御回路４２１からのコマンド「REC START」
がノアゲート１０２に入力されたときタイミング
信号φRに同期してセツトされ、コマンド「REC
STOP」がノアゲート１０３に入力されたときリ
セツトされる。
ガー制御回路４２２の詳細を示す図である。図中
１０１は録音フリツプフロツプであり、コマンド
制御回路４２１からのコマンド「REC START」
がノアゲート１０２に入力されたときタイミング
信号φRに同期してセツトされ、コマンド「REC
STOP」がノアゲート１０３に入力されたときリ
セツトされる。
この録音フリツプフロツプ１０１のＱ側出力は
ノアゲート１０２に戻されると共に、ノアゲート
１０４を介して出力されREC ON信号となる。
また、側出力は、ノアゲート１０５を介して出
力され、REC OFF信号となると共に、ノアゲー
ト１０６に入力される。一方、上記ノアゲート１
０３の出力はノアゲート１０５に入力させると共
に、インバータ１０７を介してノアゲート１０４
に入力される。
ノアゲート１０２に戻されると共に、ノアゲート
１０４を介して出力されREC ON信号となる。
また、側出力は、ノアゲート１０５を介して出
力され、REC OFF信号となると共に、ノアゲー
ト１０６に入力される。一方、上記ノアゲート１
０３の出力はノアゲート１０５に入力させると共
に、インバータ１０７を介してノアゲート１０４
に入力される。
上記REC ON信号は一方の入力端にタイミン
グ信号T0が入力されるナンドゲート１０８に入
力され、REC OFF信号はタイミング信号T0と
T1がオアゲート１０９を介して入力されている
ナンドゲート１１０に入力される。
グ信号T0が入力されるナンドゲート１０８に入
力され、REC OFF信号はタイミング信号T0と
T1がオアゲート１０９を介して入力されている
ナンドゲート１１０に入力される。
１１１はトリガーフリツプフロツプであり、コ
マンド制御回路４２１からコマンド「REC
TRIG」がノアゲート１１２に入力されたときタ
イミング信号φRに同期してセツトされ、上記コ
マンド「REC START」がノアゲート１１３に
入力されたときリセツトされる。このトリガーフ
リツプフロツプ１１１のＱ側出力は、ノアゲート
１１２に戻されると共に、一方の入力端にタイミ
ング信号T1が入力されているアンドゲート１１
４を介してノアゲート１１５に入力される。ま
た、側出力は、一方の入力端にタイミング信号
T0が入力されているアンドゲート１１６を介し
てノアゲート１１５に入力されると共に、一方の
入力端にノアゲート１１３の出力が入力されてい
るアンドゲート１１７を介してTRIG ON信号と
なる。上記ノアゲート１１５の出力は、ノアゲー
ト１０６に入力されると共に、バツフア１１８に
読み込み信号として与えられる。
マンド制御回路４２１からコマンド「REC
TRIG」がノアゲート１１２に入力されたときタ
イミング信号φRに同期してセツトされ、上記コ
マンド「REC START」がノアゲート１１３に
入力されたときリセツトされる。このトリガーフ
リツプフロツプ１１１のＱ側出力は、ノアゲート
１１２に戻されると共に、一方の入力端にタイミ
ング信号T1が入力されているアンドゲート１１
４を介してノアゲート１１５に入力される。ま
た、側出力は、一方の入力端にタイミング信号
T0が入力されているアンドゲート１１６を介し
てノアゲート１１５に入力されると共に、一方の
入力端にノアゲート１１３の出力が入力されてい
るアンドゲート１１７を介してTRIG ON信号と
なる。上記ノアゲート１１５の出力は、ノアゲー
ト１０６に入力されると共に、バツフア１１８に
読み込み信号として与えられる。
このバツフア１１８は、アドレスコントロール
部４３のバツフア７７からEND信号が供給され、
その出力はバツフア１１９にタイミング信号φR
で読み込まれる。そしてバツフア１１９の出力
は、ノアゲート１０３に入力される。上記アンド
ゲート１１７から出力されるTRIG ON信号は、
一方の入力端にタイミング信号T1が入力されて
いるナンドゲート１２０を介してナンドゲート１
２１に入力されると共に、一方の入力端にタイミ
ング信号T0が供給されているナンドゲート１２
２を介してナンドゲート１２３に入力される。
部４３のバツフア７７からEND信号が供給され、
その出力はバツフア１１９にタイミング信号φR
で読み込まれる。そしてバツフア１１９の出力
は、ノアゲート１０３に入力される。上記アンド
ゲート１１７から出力されるTRIG ON信号は、
一方の入力端にタイミング信号T1が入力されて
いるナンドゲート１２０を介してナンドゲート１
２１に入力されると共に、一方の入力端にタイミ
ング信号T0が供給されているナンドゲート１２
２を介してナンドゲート１２３に入力される。
上記ナンドゲート１２１の他方の入力端にはナ
ンドゲート１０８の出力が、ナンドゲート１２３
の他方の入力端にはナンドゲート１１０の出力が
入力されており、ナンドゲート１２１の出力は一
方の入力端にコマンド制御回路４２１からのコマ
ンド「PLAY」が入力されているオアゲート１２
４を介してSTART信号としてアドレスコントロ
ール部４３へ出力され、ナンドゲート１２３の出
力は一方の入力端にコマンド制御回路４２１から
コマンド「STOP」が入力されているオアゲート
１２５を介して、STOP信号としてアドレスコン
トロース部４３へ出力される。
ンドゲート１０８の出力が、ナンドゲート１２３
の他方の入力端にはナンドゲート１１０の出力が
入力されており、ナンドゲート１２１の出力は一
方の入力端にコマンド制御回路４２１からのコマ
ンド「PLAY」が入力されているオアゲート１２
４を介してSTART信号としてアドレスコントロ
ール部４３へ出力され、ナンドゲート１２３の出
力は一方の入力端にコマンド制御回路４２１から
コマンド「STOP」が入力されているオアゲート
１２５を介して、STOP信号としてアドレスコン
トロース部４３へ出力される。
一方、ノアゲート１１５の出力と録音フリツプ
フロツプ１０１の側出力が入力されているノア
ゲート１０６には、タイミング信号φRECが入力さ
れ、その出力はGAD信号としてゲート４６に印
加され、ゲートを開いてＡ／Ｄ変換回路３６から
の波形データをRAMデータバスRDに取り込む。
フロツプ１０１の側出力が入力されているノア
ゲート１０６には、タイミング信号φRECが入力さ
れ、その出力はGAD信号としてゲート４６に印
加され、ゲートを開いてＡ／Ｄ変換回路３６から
の波形データをRAMデータバスRDに取り込む。
第７図は、波形メモリ部４４と補間部４５の詳
細を示すものである。アドレスコントロール部４
３から出力されるアドレスデータのうち、整数部
１７ビツトは、タイミング信号φWがインバータ
４４２を介して与えられるゲート４４３を介して
波形メモリ４４１に与えられると共に、＋１回路
４４４で＋１された後、タイミング信号φWによ
つて開くゲート４４５を介して波形メモリ４４１
に与えられる。なお、波形メモリ４４１にはメイ
ンコントロール部４２（詳細にはトリガー制御回
路４２２）から読み出し／書き込み信号Ｒ／が
与えられている。
細を示すものである。アドレスコントロール部４
３から出力されるアドレスデータのうち、整数部
１７ビツトは、タイミング信号φWがインバータ
４４２を介して与えられるゲート４４３を介して
波形メモリ４４１に与えられると共に、＋１回路
４４４で＋１された後、タイミング信号φWによ
つて開くゲート４４５を介して波形メモリ４４１
に与えられる。なお、波形メモリ４４１にはメイ
ンコントロール部４２（詳細にはトリガー制御回
路４２２）から読み出し／書き込み信号Ｒ／が
与えられている。
この波形メモリ４４１の指定されたアドレスか
ら出力される波形データは、RAMデータバス
RDを介してタイミング信号φSに同期してレジス
タ４５１に読込まれると共に、タイミング信号
φWに同期してラツチ４５２に読み込まれた後、
タイミング信号φSに同期してレジスタ４５３に読
み込まれる。
ら出力される波形データは、RAMデータバス
RDを介してタイミング信号φSに同期してレジス
タ４５１に読込まれると共に、タイミング信号
φWに同期してラツチ４５２に読み込まれた後、
タイミング信号φSに同期してレジスタ４５３に読
み込まれる。
レジスタ４５１に読み込まれたデータは、減算
器４５４でレジスタ４５３に読み込まれているデ
ータを減算され、乗算器４５５に供給される。こ
の乗算器４５５にはアドレスコントロール部４３
からアドレスデータの小数部が与えられており、
この小数部データと減算器４５４から供給される
データを乗算して加算器４５６へ出力する。加算
器４５６には上記レジスタ４５３の出力が供給さ
れており、この両者を加算してＤ／Ａ変換回路３
７へ出力する。
器４５４でレジスタ４５３に読み込まれているデ
ータを減算され、乗算器４５５に供給される。こ
の乗算器４５５にはアドレスコントロール部４３
からアドレスデータの小数部が与えられており、
この小数部データと減算器４５４から供給される
データを乗算して加算器４５６へ出力する。加算
器４５６には上記レジスタ４５３の出力が供給さ
れており、この両者を加算してＤ／Ａ変換回路３
７へ出力する。
次に、上記のように構成された本実施例の動作
を、第８図及び第９図を参照して説明する。第８
図は、録音の動作を示すフローチヤートである。
外音部を録音する場合は、まずキースイツチ群３
３の録音キーをオンする（ステツプS1）。次に、
任意の初期値をセツトする。この初期値とはアド
レスコントロール部４３の各レジスタにあらかじ
めセツトするデータであり、使用チヤンネルのピ
ツチデータ、先頭アドレスデータ、ループスター
トアドレスデータ、ループエンドアドレスデー
タ、エンドアドレスデータ、ループオンデータ等
をキースイツチ群３３から入力する（ステツプ
S2）。
を、第８図及び第９図を参照して説明する。第８
図は、録音の動作を示すフローチヤートである。
外音部を録音する場合は、まずキースイツチ群３
３の録音キーをオンする（ステツプS1）。次に、
任意の初期値をセツトする。この初期値とはアド
レスコントロール部４３の各レジスタにあらかじ
めセツトするデータであり、使用チヤンネルのピ
ツチデータ、先頭アドレスデータ、ループスター
トアドレスデータ、ループエンドアドレスデー
タ、エンドアドレスデータ、ループオンデータ等
をキースイツチ群３３から入力する（ステツプ
S2）。
このときCPU３１は、第９図９に示すように、
16ビツトのデータを下位８ビツト、上位８ビツト
の２回に分けて出力する。なお、このCPU３１
の動作タイミングは、第９図１〜８に示す音源制
御回路３４内のタイミングとは非同期である。そ
して例えば１チヤンネルのピツチデータの入力で
あれば、上記ピツチデータに続けてチヤンネル１
指定データとピツチ指定データが出力される。こ
の出力されたデータの音源制御回路３４への取り
込みは、第９図１０〜１３に示すようにコマンド
制御回路４２１が発生する読み込み信号WR０〜
WR３により行なわれる。この読み込み信号WR
０により下位８ビツトデータが、WR１により上
位８ビツトデータがそれぞれインターフエース部
４１を介して内部データバスIDBに取り込まれ、
WR３によりBUSY信号がコマンド制御回路４２
１からCPU３１へ出力されて次のインストラク
シヨンの実行を禁止する。しかして、この
BUSY信号の出力中に出力されるタイミング信
号φRによりCPU３１と音源制御回路３４の同期
をとるタイミング信号であるコマンド同期信号が
メインコントロール部４２内で立上る。このコマ
ンド同期信号の発生中に、メインコントロール部
４２からのコマンドが出力される。
16ビツトのデータを下位８ビツト、上位８ビツト
の２回に分けて出力する。なお、このCPU３１
の動作タイミングは、第９図１〜８に示す音源制
御回路３４内のタイミングとは非同期である。そ
して例えば１チヤンネルのピツチデータの入力で
あれば、上記ピツチデータに続けてチヤンネル１
指定データとピツチ指定データが出力される。こ
の出力されたデータの音源制御回路３４への取り
込みは、第９図１０〜１３に示すようにコマンド
制御回路４２１が発生する読み込み信号WR０〜
WR３により行なわれる。この読み込み信号WR
０により下位８ビツトデータが、WR１により上
位８ビツトデータがそれぞれインターフエース部
４１を介して内部データバスIDBに取り込まれ、
WR３によりBUSY信号がコマンド制御回路４２
１からCPU３１へ出力されて次のインストラク
シヨンの実行を禁止する。しかして、この
BUSY信号の出力中に出力されるタイミング信
号φRによりCPU３１と音源制御回路３４の同期
をとるタイミング信号であるコマンド同期信号が
メインコントロール部４２内で立上る。このコマ
ンド同期信号の発生中に、メインコントロール部
４２からのコマンドが出力される。
しかして、メインコントロール部４２内のコマ
ンド制御回路４２１では、タイミング信号T1の
タイミングでコマンド「PITCH WRITE」を出
力する。一方、コマンド同期信号は次のタイミン
グ信号φRにより立下り、この立下りにより
BUSY信号を立下らせる。さて、コマンド制御
回路４２１からコマンド「PITCH WRITE」が
出力されると、アドレスコントロール部４３のゲ
ート５９が開き、内部データバスIDBに出力され
ているピツチデータがタイミング信号φSに同期し
て１チヤンネルのピツチレジスタ５１にセツトさ
れる。他のレジスタについてもセツト動作は同様
である。
ンド制御回路４２１では、タイミング信号T1の
タイミングでコマンド「PITCH WRITE」を出
力する。一方、コマンド同期信号は次のタイミン
グ信号φRにより立下り、この立下りにより
BUSY信号を立下らせる。さて、コマンド制御
回路４２１からコマンド「PITCH WRITE」が
出力されると、アドレスコントロール部４３のゲ
ート５９が開き、内部データバスIDBに出力され
ているピツチデータがタイミング信号φSに同期し
て１チヤンネルのピツチレジスタ５１にセツトさ
れる。他のレジスタについてもセツト動作は同様
である。
仮りに、ここでは以下のとおり初期値を設定す
るものとする。
るものとする。
PITCH（０）＝0.25
PITCH(1)＝0.25
TEMP（０）＝00000
LOOP START（０）＝00000
LOOP END（０）＝01000
LOOD ON（０）＝セツト
TENP(1)＝01000
END(1)＝08000
ここで（０）、(1)はチヤンネルを示し、TEMP
は一時記憶レジスタ５２を示す。
は一時記憶レジスタ５２を示す。
しかして、初期データのセツトが完了すると、
CPU３１はステツプS3で録音スタート命令を発
生する。この録音スタート命令は上記同様に読み
込み信号WR3により取り込まれ、BUSY信号発
生中のコマンド同期信号の出力タイミングでコマ
ンド制御回路４２１はコマンド「REC START」
を発生する。このコマンド「REC START」は
トリガー制御回路４２２のノアゲート１０２、ノ
アゲート１０３を介して録音フリツプフロツプ１
０１に入力され、次のタイミング信号φRでこの
録音フリツプフロツプ１０１はセツトされる。従
つて録音フリツプフロツプのＱ側出力が“０”か
ら“１”になるから、REC ON信号が第８図１
７のように発生し、録音フリツプフロツプ１０１
のＱ側出力は同図１８のようになる。
CPU３１はステツプS3で録音スタート命令を発
生する。この録音スタート命令は上記同様に読み
込み信号WR3により取り込まれ、BUSY信号発
生中のコマンド同期信号の出力タイミングでコマ
ンド制御回路４２１はコマンド「REC START」
を発生する。このコマンド「REC START」は
トリガー制御回路４２２のノアゲート１０２、ノ
アゲート１０３を介して録音フリツプフロツプ１
０１に入力され、次のタイミング信号φRでこの
録音フリツプフロツプ１０１はセツトされる。従
つて録音フリツプフロツプのＱ側出力が“０”か
ら“１”になるから、REC ON信号が第８図１
７のように発生し、録音フリツプフロツプ１０１
のＱ側出力は同図１８のようになる。
上記REC ON信号はナンドゲート１０８に入
力され、このナンドゲート１０８の出力はタイミ
ング信号T0のタイミングだけ“０”となり、更
にこの出力はナンドゲート１２１、オアゲート１
２４を介して第９図１９に示す「START」のコ
マンド（START信号）としてアドレスコントロ
ール部４３へ出力される。他方、コマンド
「REC START」はノアゲート１１３を介してト
リガーフリツプフロツプ１１１に入力し、タイミ
ング信号φRに同期してこれをリセツトする。従
つてトリガーフリツプフロツプ１１１のＱ側出力
は第９図２０に示すようになり、タイミング信号
T0がアンドゲート１１６、ノアゲート１１５、
ノアゲート１０６を介して出力され、ゲートオー
プン信号GADとしてゲート４６へ送出される。
この結果、T0のタイミング毎にＡ／Ｄ変換回路
３６でサンプリングされた波形データがゲート４
６を介してRAMデータバスRDへ取り込まれる。
力され、このナンドゲート１０８の出力はタイミ
ング信号T0のタイミングだけ“０”となり、更
にこの出力はナンドゲート１２１、オアゲート１
２４を介して第９図１９に示す「START」のコ
マンド（START信号）としてアドレスコントロ
ール部４３へ出力される。他方、コマンド
「REC START」はノアゲート１１３を介してト
リガーフリツプフロツプ１１１に入力し、タイミ
ング信号φRに同期してこれをリセツトする。従
つてトリガーフリツプフロツプ１１１のＱ側出力
は第９図２０に示すようになり、タイミング信号
T0がアンドゲート１１６、ノアゲート１１５、
ノアゲート１０６を介して出力され、ゲートオー
プン信号GADとしてゲート４６へ送出される。
この結果、T0のタイミング毎にＡ／Ｄ変換回路
３６でサンプリングされた波形データがゲート４
６を介してRAMデータバスRDへ取り込まれる。
しかして、上記トリガー制御回路４４２から出
力されるコマンド「START」（START信号）
はアドレスコントロール部４３のノアゲート８
８、ノアゲート７８を介してプレイフリツプフロ
ツプ５６に入力され、タイミング信号φSに同期し
てこれをセツトする。この状態で、前録音がスタ
ートするもので、上記プレイフリツプフロツプ５
６がセツトされると、その出力がアンドゲート６
３を開き、ピツチレジスタ５１からのピツチデー
タを加算器６８に供給する。一時記憶レジスタ５
２には初期値“00000”（０番地）がセツトされて
おり、ピツチレジスタ５１にはピツチデータ
“0.25”がセツトされているから、加算器６８は
一時記憶レジスタの内容が順次0.25を加算してい
く。その加算データは波形メモリ部４４へ送られ
て、波形メモリ４４１の０番地から順次指定し、
Ａ／Ｄ変換回路３６でサンプリングされた波形デ
ータが、波形メモリ４４１の０番地から順次格納
されていく。
力されるコマンド「START」（START信号）
はアドレスコントロール部４３のノアゲート８
８、ノアゲート７８を介してプレイフリツプフロ
ツプ５６に入力され、タイミング信号φSに同期し
てこれをセツトする。この状態で、前録音がスタ
ートするもので、上記プレイフリツプフロツプ５
６がセツトされると、その出力がアンドゲート６
３を開き、ピツチレジスタ５１からのピツチデー
タを加算器６８に供給する。一時記憶レジスタ５
２には初期値“00000”（０番地）がセツトされて
おり、ピツチレジスタ５１にはピツチデータ
“0.25”がセツトされているから、加算器６８は
一時記憶レジスタの内容が順次0.25を加算してい
く。その加算データは波形メモリ部４４へ送られ
て、波形メモリ４４１の０番地から順次指定し、
Ａ／Ｄ変換回路３６でサンプリングされた波形デ
ータが、波形メモリ４４１の０番地から順次格納
されていく。
一方、ループエンドレジスタ５５には“01000”
（1000番地）がセツトされているから、比較器６
９において加算器６８から出力されるアドレスデ
ータが1000と一致したときLOOP信号を出力す
る。また、ループオンフリツプフロツプ５７はセ
ツトされているから、アンドゲート７６が開き、
ゲート８２をオンしてループスタートレジスタ８
１にセツトされているアドレスデータ“00000”
を一時記憶レジスタ５２に転送する。その後は再
びピツチデータに応じてアドレス加算処理が続行
される。
（1000番地）がセツトされているから、比較器６
９において加算器６８から出力されるアドレスデ
ータが1000と一致したときLOOP信号を出力す
る。また、ループオンフリツプフロツプ５７はセ
ツトされているから、アンドゲート７６が開き、
ゲート８２をオンしてループスタートレジスタ８
１にセツトされているアドレスデータ“00000”
を一時記憶レジスタ５２に転送する。その後は再
びピツチデータに応じてアドレス加算処理が続行
される。
すなわち、ループスタートレジスタ５４に記憶
されているループスタートアドレスから、ループ
エンドレジスタ５５に記憶されているループエン
ドアドレスまでを繰り返し指定し、録音動作を行
なうものである。これが前録音状態である。
されているループスタートアドレスから、ループ
エンドレジスタ５５に記憶されているループエン
ドアドレスまでを繰り返し指定し、録音動作を行
なうものである。これが前録音状態である。
次に、キースイツチ群３３のトリガーキーを操
作するか、録音レベルが所定レベル以上になつた
ときに、CPU３１はREC TRIGGER命令を出力
する（第８図ステツプS4、S5及び第９図９）。こ
のトリガーキーあるいは録音レベルが所定レベル
以上になつたことを検出する手段が、波形メモリ
手段を構成する波形メモリ部４４に対し入力され
てくる音源波形信号を書き込むことを指示する指
示手段を構成する。そして、読み込み信号WR３
によりその命令が取り込まれ、コマンド制御回路
４２１はコマンド「REC TRIG」を出力する。
このコマンドはトリガー制御回路４２２のノアゲ
ート１１２、ノアゲート１１３を介してトリガー
フリツプフロツプ１１１に入力され、タイミング
信号φRに同期してこれをセツトする。
作するか、録音レベルが所定レベル以上になつた
ときに、CPU３１はREC TRIGGER命令を出力
する（第８図ステツプS4、S5及び第９図９）。こ
のトリガーキーあるいは録音レベルが所定レベル
以上になつたことを検出する手段が、波形メモリ
手段を構成する波形メモリ部４４に対し入力され
てくる音源波形信号を書き込むことを指示する指
示手段を構成する。そして、読み込み信号WR３
によりその命令が取り込まれ、コマンド制御回路
４２１はコマンド「REC TRIG」を出力する。
このコマンドはトリガー制御回路４２２のノアゲ
ート１１２、ノアゲート１１３を介してトリガー
フリツプフロツプ１１１に入力され、タイミング
信号φRに同期してこれをセツトする。
また、アンドゲート１１７からは第９図２２に
示すようにTRIG ON信号が出力され、ナンドゲ
ート１２２に入力される。従つてタイミング信号
T0がナンドゲート１２２，１２３、オアゲート
１２５を介してSTOP信号として出力され、アド
レスコントロール部４３のノアゲート７８へ入力
されて０チヤンネルのプレイフリツプフロツプ５
６をリセツトする（第９図２３）。これによりア
ンドゲート６３のゲートが閉じてアドレス更新が
停止する。また、TRIG ON信号はナンドゲート
１２０にも入力され、タイミング信号T1がナン
ドゲート１２０，１２１、オアゲート１２４を介
してSTART信号として出力する（第９図１９）。
このSTART信号はアドレスコントロール部４３
のノアゲート８８へ入力され、１チヤンネルのプ
レイフリツプフロツプをセツトする。１チヤンネ
ルの一時記憶レジスタ５２には“01000”、エンド
レジスタ５３には“08000”、ピツチレジスタ５１
には“0.25”がセツトされており、1000番地から
アドレス更新動作が始まる。すなわち、波形メモ
リ４４１の1000番地から波形データが書き込まれ
る（ステツプS6）。これが本録音動作である。
示すようにTRIG ON信号が出力され、ナンドゲ
ート１２２に入力される。従つてタイミング信号
T0がナンドゲート１２２，１２３、オアゲート
１２５を介してSTOP信号として出力され、アド
レスコントロール部４３のノアゲート７８へ入力
されて０チヤンネルのプレイフリツプフロツプ５
６をリセツトする（第９図２３）。これによりア
ンドゲート６３のゲートが閉じてアドレス更新が
停止する。また、TRIG ON信号はナンドゲート
１２０にも入力され、タイミング信号T1がナン
ドゲート１２０，１２１、オアゲート１２４を介
してSTART信号として出力する（第９図１９）。
このSTART信号はアドレスコントロール部４３
のノアゲート８８へ入力され、１チヤンネルのプ
レイフリツプフロツプをセツトする。１チヤンネ
ルの一時記憶レジスタ５２には“01000”、エンド
レジスタ５３には“08000”、ピツチレジスタ５１
には“0.25”がセツトされており、1000番地から
アドレス更新動作が始まる。すなわち、波形メモ
リ４４１の1000番地から波形データが書き込まれ
る（ステツプS6）。これが本録音動作である。
CPU３１は、定期的にコマンド「STATUS
READ」を出力し、プレイフリツプフロツプ５
６のセツト状態を読み取る（ステツプS7）。そし
てプレイフリツプフロツプ５６がセツトされてい
れば、録音中と判断して次の処理に移らない（ス
テツプS8）。しかして、比較器６９において加算
器６８から出力されるアドレスデータがエンドレ
ジスタ５３から出力されるアドレスデータ
“08000”と一致すると、LOOP信号を出力する。
このとき、１チヤンネルのループオンフリツプフ
ロツプ５７はセツトされていないので、アンドゲ
ート７６は開かない。一方、上記LOOP信号はバ
ツフア７７に読み込まれてEND信号として出力
され、ノアゲート７８に入力してプレイフリツプ
フロツプをリセツトすると共に、メインコントロ
ール部４２のトリガー制御回路４２２のバツフア
１１８へ入力される。
READ」を出力し、プレイフリツプフロツプ５
６のセツト状態を読み取る（ステツプS7）。そし
てプレイフリツプフロツプ５６がセツトされてい
れば、録音中と判断して次の処理に移らない（ス
テツプS8）。しかして、比較器６９において加算
器６８から出力されるアドレスデータがエンドレ
ジスタ５３から出力されるアドレスデータ
“08000”と一致すると、LOOP信号を出力する。
このとき、１チヤンネルのループオンフリツプフ
ロツプ５７はセツトされていないので、アンドゲ
ート７６は開かない。一方、上記LOOP信号はバ
ツフア７７に読み込まれてEND信号として出力
され、ノアゲート７８に入力してプレイフリツプ
フロツプをリセツトすると共に、メインコントロ
ール部４２のトリガー制御回路４２２のバツフア
１１８へ入力される。
第９図２４に示すように、END信号がバツフ
ア１１８に入力されると、トリガーフリツプフロ
ツプ１１１のＱ側出力から“１”が供給されてい
るアンドゲート１１４、ノアゲート１１５を介し
て出力されるタイミング信号1の立上り（T1の
立上り）でバツフア１１８に読み込み、次のタイ
ミング信号φRでバツフア１１９に読み込んで、
ノアゲート１０３に供給する。この結果、録音フ
リツプフロツプ１０１がリセツトされ、その側
出力が“１”となるから、ノアゲート１０５を介
してREC OFF信号が出力される（第９図２５〜
２７）。
ア１１８に入力されると、トリガーフリツプフロ
ツプ１１１のＱ側出力から“１”が供給されてい
るアンドゲート１１４、ノアゲート１１５を介し
て出力されるタイミング信号1の立上り（T1の
立上り）でバツフア１１８に読み込み、次のタイ
ミング信号φRでバツフア１１９に読み込んで、
ノアゲート１０３に供給する。この結果、録音フ
リツプフロツプ１０１がリセツトされ、その側
出力が“１”となるから、ノアゲート１０５を介
してREC OFF信号が出力される（第９図２５〜
２７）。
従つて、ナンドゲート１１０からはオアゲート
１０９を介してタイミング信号T0とT1が供給さ
れてその出力は0 1となり、ナンドゲート１２
３、オアゲート１２５を介してT0とT1のタイミ
ングでSTOP信号が出力される（第９図２３）。
このSTOP信号はアドレスコントロール部４３の
ノアゲート７８へ入力され、プレイフリツプフロ
ツプを０チヤンネル、１チヤンネルの両方ともリ
セツトする。そのため、アンドゲート６３を閉じ
てアドレス更新が停止する。CPU３１は、コマ
ンド「STATUS READ」によりプレイフリツ
プフロツプ５６の内容を読み、リセツトされてい
ることがわかると次の処理に移る。
１０９を介してタイミング信号T0とT1が供給さ
れてその出力は0 1となり、ナンドゲート１２
３、オアゲート１２５を介してT0とT1のタイミ
ングでSTOP信号が出力される（第９図２３）。
このSTOP信号はアドレスコントロール部４３の
ノアゲート７８へ入力され、プレイフリツプフロ
ツプを０チヤンネル、１チヤンネルの両方ともリ
セツトする。そのため、アンドゲート６３を閉じ
てアドレス更新が停止する。CPU３１は、コマ
ンド「STATUS READ」によりプレイフリツ
プフロツプ５６の内容を読み、リセツトされてい
ることがわかると次の処理に移る。
上記ステツプS8までの処理で、チヤンネル０に
より波形メモリの０番地から1000番地まで繰り返
し録音が成され（前録音）、チヤンネル１により
波形メモリ４４１の1000番地から8000番地まで録
音が成されたわけであるが（本録音）、次の処理
で前録音部分と本録音部分をつなぐ処理を行な
う。まず、ステツプS9でチヤンネル０により録音
された波形メモリ４４１の０番地から1000番地の
波形データがDMAによりCPU３１内のメモリ
（図示せず）に転送する。すなわち、コマンド制
御回路４２１からDMA制御回路４２４に対し
DMAスタート信号とDMAの方向を示す信号
（ここでは波形メモリ４４１→CPU３１）が与え
られ、DMA制御回路４２４はCPU３１に対し
DMA要求信号RQを出力する。CPU３１は現在
実行中の処理を終わりDMA処理可能となつたと
きにDMA許可信号AKを送出し、DMA転送が始
まる。しかして、CPU３１内のメモリでは波形
メモリ４４１の０番地から1000番地の波形データ
を記憶して、そのデータを正しい順序に並べ換え
る（ステツプS10）。
より波形メモリの０番地から1000番地まで繰り返
し録音が成され（前録音）、チヤンネル１により
波形メモリ４４１の1000番地から8000番地まで録
音が成されたわけであるが（本録音）、次の処理
で前録音部分と本録音部分をつなぐ処理を行な
う。まず、ステツプS9でチヤンネル０により録音
された波形メモリ４４１の０番地から1000番地の
波形データがDMAによりCPU３１内のメモリ
（図示せず）に転送する。すなわち、コマンド制
御回路４２１からDMA制御回路４２４に対し
DMAスタート信号とDMAの方向を示す信号
（ここでは波形メモリ４４１→CPU３１）が与え
られ、DMA制御回路４２４はCPU３１に対し
DMA要求信号RQを出力する。CPU３１は現在
実行中の処理を終わりDMA処理可能となつたと
きにDMA許可信号AKを送出し、DMA転送が始
まる。しかして、CPU３１内のメモリでは波形
メモリ４４１の０番地から1000番地の波形データ
を記憶して、そのデータを正しい順序に並べ換え
る（ステツプS10）。
すなわち、０番地から1000番地には繰り返し録
音が成されているため、ループエンド信号が出力
されて前録音が停止した位置が600番地とすると、
601番地以降には１ループ前の録音データが残つ
ているから、601番地→1000番地、０番地→600番
地の順で並べ換えるのである。しかして、このと
きのアドレスコントロール部４３の一時記憶レジ
スタ５２の記憶内容は“00600”であり、ループ
スタートレジスタ５４に“00000”、ループエンド
レジスタ５５に“01000”をセツトし、ループオ
ンレジスタ５７をセツトすれば、一時記憶レジス
タ５２の内容は601→1000、０→600と更新され、
波形メモリ４４１から正しい順番で読み出され
る。
音が成されているため、ループエンド信号が出力
されて前録音が停止した位置が600番地とすると、
601番地以降には１ループ前の録音データが残つ
ているから、601番地→1000番地、０番地→600番
地の順で並べ換えるのである。しかして、このと
きのアドレスコントロール部４３の一時記憶レジ
スタ５２の記憶内容は“00600”であり、ループ
スタートレジスタ５４に“00000”、ループエンド
レジスタ５５に“01000”をセツトし、ループオ
ンレジスタ５７をセツトすれば、一時記憶レジス
タ５２の内容は601→1000、０→600と更新され、
波形メモリ４４１から正しい順番で読み出され
る。
なお、波形メモリ４４１の０番地から1000番地
を無条件に読み出して、CPU３１内のメモリで
並べ換えてもよい。そのためには、CPU３１は
コマンド「TEMP READ」を出力し、ゲート７
０を開いて一時記憶レジスタ５２の内容を読み取
る。そしてその値が600番地とわかれば、上記の
処理が可能となる。
を無条件に読み出して、CPU３１内のメモリで
並べ換えてもよい。そのためには、CPU３１は
コマンド「TEMP READ」を出力し、ゲート７
０を開いて一時記憶レジスタ５２の内容を読み取
る。そしてその値が600番地とわかれば、上記の
処理が可能となる。
次に、ステツプS11にて、並べ換えたCPU３１
内のメモリの内容を波形メモリ４４１の０番地か
ら1000番地へDMA転送する。
内のメモリの内容を波形メモリ４４１の０番地か
ら1000番地へDMA転送する。
以上で録音処理が完了する。次に再生処理につ
いて説明する。再生には、キーボード３２上の鍵
を押してその鍵に対応した音高で再生する方法
と、キースイツチ群３３内のモニタースイツチに
より録音した音をそのまま再生する方法がある
が、ここでは前者の方法を説明する。このキーボ
ード３２の鍵群が、波形メモリ手段を構成する波
形メモリ部４４に予め書き込まれた音響波形信号
を所望の音高で複数音同時に読み出すことを指示
して、楽曲の演奏を行う演奏手段を構成する。な
お、上述したとおり本実施例アドレスコントロー
ル部４３は４チヤンネル構成であるので、４音ま
で発生可能となる。
いて説明する。再生には、キーボード３２上の鍵
を押してその鍵に対応した音高で再生する方法
と、キースイツチ群３３内のモニタースイツチに
より録音した音をそのまま再生する方法がある
が、ここでは前者の方法を説明する。このキーボ
ード３２の鍵群が、波形メモリ手段を構成する波
形メモリ部４４に予め書き込まれた音響波形信号
を所望の音高で複数音同時に読み出すことを指示
して、楽曲の演奏を行う演奏手段を構成する。な
お、上述したとおり本実施例アドレスコントロー
ル部４３は４チヤンネル構成であるので、４音ま
で発生可能となる。
まず、キースイツチ群３３の再生キーを押して
再生モードにし、チヤンネル０〜４のいずれかを
指定する。上記録音の例で１チヤンネルにより０
〜8000番地に楽音波形を録音してあるので、チヤ
ンネル１を指定し、初期値として一時記憶レジス
タ５２（TEMP）に“00000”を、エンドレジス
タ５３に“08000”セツトする。このセツト動作
は録音の場合と同様である。
再生モードにし、チヤンネル０〜４のいずれかを
指定する。上記録音の例で１チヤンネルにより０
〜8000番地に楽音波形を録音してあるので、チヤ
ンネル１を指定し、初期値として一時記憶レジス
タ５２（TEMP）に“00000”を、エンドレジス
タ５３に“08000”セツトする。このセツト動作
は録音の場合と同様である。
次に、キーボード３２上のある鍵を押すと、そ
の鍵に対応したピツチデータがピツチレジスタ５
１にセツトされる。しかして、CPU３１が再生
命令を出力すると、メインコントロール部４２の
コマンド制御回路４２１は、コマンド「PLAY」
を出力する。このコマンド「PLAY」はトリガー
制御回路４２２のオアゲート１２４を介してアド
レスコントロール４３へ入力され、ノアゲート８
８，７８を介してプレイフリツプフロツプ５６を
タイミング信号φSに同期してセツトする。従つて
このセツトによりアンドゲート６３が開き、録音
時と同様に一時記憶レジスタ５２のアドレスデー
タを、ピツチレジスタ５１にセツトされているピ
ツチデータに応じて更新していく。
の鍵に対応したピツチデータがピツチレジスタ５
１にセツトされる。しかして、CPU３１が再生
命令を出力すると、メインコントロール部４２の
コマンド制御回路４２１は、コマンド「PLAY」
を出力する。このコマンド「PLAY」はトリガー
制御回路４２２のオアゲート１２４を介してアド
レスコントロール４３へ入力され、ノアゲート８
８，７８を介してプレイフリツプフロツプ５６を
タイミング信号φSに同期してセツトする。従つて
このセツトによりアンドゲート６３が開き、録音
時と同様に一時記憶レジスタ５２のアドレスデー
タを、ピツチレジスタ５１にセツトされているピ
ツチデータに応じて更新していく。
このとき、インバースフリツプフロツプ５８を
コマンド「INV ON」によりセツトしておくと、
インバースフリツプフロツプ５８から“１”信号
がエクスクルーシブオアゲート６２に入力し、従
つてピツチレジスタ５１からエクスクルーシブオ
アゲート６２を介して出力するデータは“１”と
“０”が反転する。従つて加算器６８において一
時記憶レジスタ５２の内容に対しピツチデータの
補数を加算することになり、すなわち減算処理を
行なうことになつて、波形メモリ４４１からの逆
転再生が可能となる。また、このインバースフリ
ツプフロツプ５８のリセツトは、コマンド
「INV OFF」によつて行なう。
コマンド「INV ON」によりセツトしておくと、
インバースフリツプフロツプ５８から“１”信号
がエクスクルーシブオアゲート６２に入力し、従
つてピツチレジスタ５１からエクスクルーシブオ
アゲート６２を介して出力するデータは“１”と
“０”が反転する。従つて加算器６８において一
時記憶レジスタ５２の内容に対しピツチデータの
補数を加算することになり、すなわち減算処理を
行なうことになつて、波形メモリ４４１からの逆
転再生が可能となる。また、このインバースフリ
ツプフロツプ５８のリセツトは、コマンド
「INV OFF」によつて行なう。
しかして、加算器６８から出力されるアドレス
データは、その整数部17ビツトが波形メモリ部４
４へ供給され、小数部13ビツトが補間部４５へ供
給される。波形メモリ部４４へ入力されたアドレ
スデータは、φWのタイミングで＋１回路４４１
により＋１されて波形メモリ４４１のアドレスを
指定し、のタイミングでそのまま波形メモリ
４４１のアドレスを指定する。すなわち、時分割
的に発生されるアドレスデータにて指定されるア
ドレスとその次のアドレスを指定するわけであ
る。
データは、その整数部17ビツトが波形メモリ部４
４へ供給され、小数部13ビツトが補間部４５へ供
給される。波形メモリ部４４へ入力されたアドレ
スデータは、φWのタイミングで＋１回路４４１
により＋１されて波形メモリ４４１のアドレスを
指定し、のタイミングでそのまま波形メモリ
４４１のアドレスを指定する。すなわち、時分割
的に発生されるアドレスデータにて指定されるア
ドレスとその次のアドレスを指定するわけであ
る。
そして、波形メモリ４４１から読み出された波
形データは、RAMデータバスRDを介し、タイ
ミング信号φWに同期して＋１されたアドレスの
波形データがラツチ４５２にセツトされ、次のタ
イミング信号φSに同期してラツチ４５２のデータ
はレジスタ４５３に、＋１されないアドレスデー
タによつて読み出された波形データはレジスタ４
５２に読み込まれる。そして、減算器４５４にお
いてレジスタ４５１の値からレジスタ４５３の値
を減算し、その差データに上記アドレスコントロ
ール部４３から送られてくるアドレスデータの小
数部を乗算器４５５により乗算することによつ
て、整数部のアドレスデータによつて指定される
波形データに対する小数部の割合が得られ、加算
器４５６によりレジスタ４５３に記憶されている
データと加算して直線補間を実現し、Ｄ／Ａ変換
回路３７へ出力する。
形データは、RAMデータバスRDを介し、タイ
ミング信号φWに同期して＋１されたアドレスの
波形データがラツチ４５２にセツトされ、次のタ
イミング信号φSに同期してラツチ４５２のデータ
はレジスタ４５３に、＋１されないアドレスデー
タによつて読み出された波形データはレジスタ４
５２に読み込まれる。そして、減算器４５４にお
いてレジスタ４５１の値からレジスタ４５３の値
を減算し、その差データに上記アドレスコントロ
ール部４３から送られてくるアドレスデータの小
数部を乗算器４５５により乗算することによつ
て、整数部のアドレスデータによつて指定される
波形データに対する小数部の割合が得られ、加算
器４５６によりレジスタ４５３に記憶されている
データと加算して直線補間を実現し、Ｄ／Ａ変換
回路３７へ出力する。
Ｄ／Ａ変換回路３７では入力されたデイジタル
波形データをアナログ値に変換し、チヤンネル１
指定により能動化されているVCA３８1を介して
楽音出力端子３９1に出力される。そして鍵を押
し続けた場合には、ループオンフリツプフロツプ
５６をセツトしていなければ記憶波形を読み出し
終わつたところで音は停止するが、ループオンフ
リツプフロツプ５６をセツトし、ループスタート
レジスタ５６をループエンドレジスタ５５に適当
な値をセツトしておけば、鍵を押し続けている間
音を持続する。鍵を押したときにループオンレジ
スタ５７をリセツトすれば、波形を最後まで読み
出して停止する。
波形データをアナログ値に変換し、チヤンネル１
指定により能動化されているVCA３８1を介して
楽音出力端子３９1に出力される。そして鍵を押
し続けた場合には、ループオンフリツプフロツプ
５６をセツトしていなければ記憶波形を読み出し
終わつたところで音は停止するが、ループオンフ
リツプフロツプ５６をセツトし、ループスタート
レジスタ５６をループエンドレジスタ５５に適当
な値をセツトしておけば、鍵を押し続けている間
音を持続する。鍵を押したときにループオンレジ
スタ５７をリセツトすれば、波形を最後まで読み
出して停止する。
以上詳述したように、この発明によれば、アド
レス信号発生手段の時分割処理による複数チヤン
ネルのうちの少なくとも１つのチヤンネルによつ
て、波形メモリ手段に書き込みアドレス信号を与
えるようにして音響波形信号を書き込むよう書込
制御手段にて制御するようにし、演奏手段の演奏
操作に従い複数チヤンネルから時分割的に複数音
分の読み出しアドレス信号を上記波形メモリ手段
に与えて、複数音分の音響波形信号を出力するよ
う読出制御手段にて制御するようにしたので、音
響波形信号の読み出しのための時分割処理による
複数チヤンネルが、書き込み時にも使用でき、書
き込みのための別個のハードウエアを必要としな
いので、構成が簡単となり、ポリフオニツク化を
容易に実現することができる。
レス信号発生手段の時分割処理による複数チヤン
ネルのうちの少なくとも１つのチヤンネルによつ
て、波形メモリ手段に書き込みアドレス信号を与
えるようにして音響波形信号を書き込むよう書込
制御手段にて制御するようにし、演奏手段の演奏
操作に従い複数チヤンネルから時分割的に複数音
分の読み出しアドレス信号を上記波形メモリ手段
に与えて、複数音分の音響波形信号を出力するよ
う読出制御手段にて制御するようにしたので、音
響波形信号の読み出しのための時分割処理による
複数チヤンネルが、書き込み時にも使用でき、書
き込みのための別個のハードウエアを必要としな
いので、構成が簡単となり、ポリフオニツク化を
容易に実現することができる。
第１図は、本発明の構成を示す図であり、第２
図乃至第９図は、本発明の一実施例を示す図であ
り、第２図はその全体構成図、第３図は音源制御
回路３４のブロツク構成図、第４図はメインコン
トロール部４２の詳細図、第５図はアドレスコン
トロール部４３の詳細図、第６図はトリガー制御
回路４２２の詳細図、第７図は波形メモリ部４４
と補間部４５の詳細図、第８図は同実施例の録音
動作を説明するためのフローチヤート、第９図は
同実施例の録音動作を説明するためのタイムチヤ
ートであり、第１０図は従来例を説明するための
図である。 Ａ……波形メモリ手段、Ｂ……アドレス信号発
生手段、Ｃ……指示手段、Ｄ……書込制御手段、
Ｅ……演奏手段、Ｆ……読出制御手段、３１……
CPU、３２……キーボード、３３……キースイ
ツチ群、３４……音源制御回路、３６……Ａ／Ｄ
変換回路、３７……Ｄ／Ａ変換回路、４１……イ
ンターフエース部、４２……メインコントロール
部、４３……アドレスコントロール部、４４……
波形メモリ部、４５……補間部、４２１……コマ
ンド制御回路、４２２……トリガー制御回路、４
４１……波形メモリ。
図乃至第９図は、本発明の一実施例を示す図であ
り、第２図はその全体構成図、第３図は音源制御
回路３４のブロツク構成図、第４図はメインコン
トロール部４２の詳細図、第５図はアドレスコン
トロール部４３の詳細図、第６図はトリガー制御
回路４２２の詳細図、第７図は波形メモリ部４４
と補間部４５の詳細図、第８図は同実施例の録音
動作を説明するためのフローチヤート、第９図は
同実施例の録音動作を説明するためのタイムチヤ
ートであり、第１０図は従来例を説明するための
図である。 Ａ……波形メモリ手段、Ｂ……アドレス信号発
生手段、Ｃ……指示手段、Ｄ……書込制御手段、
Ｅ……演奏手段、Ｆ……読出制御手段、３１……
CPU、３２……キーボード、３３……キースイ
ツチ群、３４……音源制御回路、３６……Ａ／Ｄ
変換回路、３７……Ｄ／Ａ変換回路、４１……イ
ンターフエース部、４２……メインコントロール
部、４３……アドレスコントロール部、４４……
波形メモリ部、４５……補間部、４２１……コマ
ンド制御回路、４２２……トリガー制御回路、４
４１……波形メモリ。
Claims (1)
- 【特許請求の範囲】 １ 音響波形信号を書き込むための波形メモリ手
段と、 この波形メモリ手段に対して上記音響波形信号
を書き込んだり読み出したりするためのアドレス
信号を複数チヤンネル分、時分割処理により発生
するアドレス信号発生手段と、 上記波形メモリ手段に対し上記音響波形信号を
書き込むことを指示する指示手段と、 この指示手段にて上記波形メモリ手段に対し上
記音響波形信号を書き込むことが指示されると、
上記アドレス信号発生手段の少なくとも１つのチ
ヤンネルによつて上記波形メモリ手段に対し書き
込みアドレス信号を与えるようにして上記音響波
形信号を書き込むよう制御する書込制御手段と、 上記波形メモリ手段に予め書き込まれた上記音
響波形信号を所望の音高で複数音同時に読み出す
ことを指示して、楽曲の演奏を行う演奏手段と、 この演奏手段の演奏操作に従い、上記アドレス
信号発生手段の複数チヤンネルから時分割的に複
数音分の読み出しアドレス信号を上記波形メモリ
手段に与えて、複数音分の音響波形信号を出力す
るよう制御する読出制御手段と、 を具備したことを特徴とする電子楽器。 ２ 上記アドレス信号発生手段は、 上記波形メモリ手段のアドレス信号を記憶する
一時記憶レジスタ手段と、 この一時記憶レジスタ手段の内容を更新する更
新手段と、 この更新手段の更新速度を決めるピツチデータ
を記憶するピツチレジスタ手段と、 上記更新される内容の最終値を記憶するエンド
レジスタ手段と、 上記一時記憶レジスタ手段の内容と上記エンド
レジスタ手段の内容とを比較し、上記一時記憶レ
ジスタ手段の内容が上記エンドレジスタ手段の内
容と一致するか大きくなつたとき上記更新手段に
対しエンド信号を出力するエンド信号出力手段
と、 を具備し、 上記一時記憶レジスタ手段、上記ピツチレジス
タ手段及び上記エンドレジスタ手段は、時分割処
理により複数チヤンネルの動作をするようにした
ことを特徴とする特許請求の範囲第１項記載の電
子楽器。 ３ 上記更新手段は、上記ピツチレジスタ手段か
ら出力する上記ピツチデータの補数を得る手段を
有し、上記一時記憶レジスタ手段の内容を補数更
新することにより上記アドレス信号を逆転歩進す
るようにしたことを特徴とする特許請求の範囲第
２項記載の電子楽器。 ４ 上記アドレス信号発生手段は、 上記波形メモリ手段のアドレス信号を記憶する
一時記憶レジスタ手段と、 この一時記憶レジスタ手段の内容を更新する更
新手段と、 この更新手段の更新速度を決めるピツチデータ
を記憶するピツチレジスタ手段と、 上記波形メモリ手段のアドレスの繰り返し指定
の先頭アドレスを記憶するループスタートレジス
タ手段と、 上記波形メモリ手段のアドレスの繰り返し指定
の最終アドレスを記憶するループエンドレジスタ
手段と、 上記一時記憶レジスタ手段の内容が上記ループ
エンドレジスタ手段の内容と一致するか大きくな
つたときにループエンド信号を出力し、上記ルー
プスタートレジスタ手段の内容を上記一時記憶レ
ジスタ手段に転送する手段と、 を具備し、 上記一時記憶レジスタ手段、上記ピツチレジス
タ手段、上記ループスタートレジスタ手段、及び
上記ループエンドレジスタ手段は、時分割処理に
より複数チヤンネルの動作をするようにしたこと
を特徴とする特許請求の範囲第１項記載の電子楽
器。
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59167119A JPS6145297A (ja) | 1984-08-09 | 1984-08-09 | 電子楽器 |
| US06/760,291 US4667556A (en) | 1984-08-09 | 1985-07-29 | Electronic musical instrument with waveform memory for storing waveform data based on external sound |
| DE19853528716 DE3528716A1 (de) | 1984-08-09 | 1985-08-09 | Elektronisches musikinstrument mit einem wellenformspeicher zum speichern von auf externen klaengen basierenden wellenformdaten |
| DE3546620A DE3546620C2 (ja) | 1984-08-09 | 1985-08-09 | |
| GB08520019A GB2162988A (en) | 1984-08-09 | 1985-08-09 | Electronic musical instrument with waveform memory for storing waveform data based on external sound |
| DE3546774A DE3546774C2 (ja) | 1984-08-09 | 1985-08-09 | |
| GB8810919A GB2206230B (en) | 1984-08-09 | 1988-05-09 | Electronic musical instrument with waveform memory for storing waveform data based on external sound |
| GB8826719A GB2208958A (en) | 1984-08-09 | 1988-11-15 | Electronic musical instrument with waveform memory for storing waveform data based on external sound |
| HK797/90A HK79790A (en) | 1984-08-09 | 1990-10-03 | Electronic musical instrument with waveform memory for storing waveform data based on external sound |
| HK1011/90A HK101190A (en) | 1984-08-09 | 1990-12-06 | Electronic musical instrument with waveform memory for storing waveform data based on external sound |
| HK1012/90A HK101290A (en) | 1984-08-09 | 1990-12-06 | Electronic musical instrument with waveform memory for storing waveform data based on external sound |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59167119A JPS6145297A (ja) | 1984-08-09 | 1984-08-09 | 電子楽器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6145297A JPS6145297A (ja) | 1986-03-05 |
| JPS649640B2 true JPS649640B2 (ja) | 1989-02-17 |
Family
ID=15843788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59167119A Granted JPS6145297A (ja) | 1984-08-09 | 1984-08-09 | 電子楽器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4667556A (ja) |
| JP (1) | JPS6145297A (ja) |
| DE (3) | DE3528716A1 (ja) |
| GB (2) | GB2162988A (ja) |
| HK (3) | HK79790A (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6145298A (ja) * | 1984-08-09 | 1986-03-05 | カシオ計算機株式会社 | 電子楽器 |
| US5050216A (en) * | 1985-09-13 | 1991-09-17 | Casio Computer Co., Ltd. | Effector for electronic musical instrument |
| US4864625A (en) * | 1985-09-13 | 1989-09-05 | Casio Computer Co., Ltd. | Effector for electronic musical instrument |
| DE3604686A1 (de) * | 1986-02-14 | 1987-08-27 | Rainer Gallitzendoerfer | Elektronisches musikinstument |
| JP2586450B2 (ja) * | 1986-03-25 | 1997-02-26 | ヤマハ株式会社 | 波形記憶再生装置 |
| US4829473A (en) * | 1986-07-18 | 1989-05-09 | Commodore-Amiga, Inc. | Peripheral control circuitry for personal computer |
| DE3786654T2 (de) * | 1987-01-07 | 1994-02-17 | Yamaha Corp | Tonsignal-Erzeugungsvorrichtung mit einer digitalen Ton-Speicher-Funktion. |
| US5007323A (en) * | 1987-08-07 | 1991-04-16 | Casio Computer Co., Ltd. | Polyphonic electronic musical instrument |
| JP2661053B2 (ja) * | 1987-08-17 | 1997-10-08 | カシオ計算機株式会社 | 音源装置 |
| KR930010396B1 (ko) * | 1988-01-06 | 1993-10-23 | 야마하 가부시끼가이샤 | 악음신호 발생장치 |
| US4915001A (en) * | 1988-08-01 | 1990-04-10 | Homer Dillard | Voice to music converter |
| US5245126A (en) * | 1988-11-07 | 1993-09-14 | Kawai Musical Inst. Mfg. Co., Ltd. | Waveform generation system with reduced memory requirement, for use in an electronic musical instrument |
| US5086475A (en) * | 1988-11-19 | 1992-02-04 | Sony Corporation | Apparatus for generating, recording or reproducing sound source data |
| EP0376342B1 (en) * | 1988-12-29 | 1994-07-27 | Casio Computer Company Limited | Data processing apparatus for electronic musical instruments |
| US5319151A (en) * | 1988-12-29 | 1994-06-07 | Casio Computer Co., Ltd. | Data processing apparatus outputting waveform data in a certain interval |
| US5069105A (en) * | 1989-02-03 | 1991-12-03 | Casio Computer Co., Ltd. | Musical tone signal generating apparatus with smooth tone color change in response to pitch change command |
| US5138925A (en) * | 1989-07-03 | 1992-08-18 | Casio Computer Co., Ltd. | Apparatus for playing auto-play data in synchronism with audio data stored in a compact disc |
| JP2697192B2 (ja) * | 1989-10-04 | 1998-01-14 | ヤマハ株式会社 | 電子楽器 |
| US5121667A (en) * | 1989-11-06 | 1992-06-16 | Emery Christopher L | Electronic musical instrument with multiple voices responsive to mutually exclusive ram memory segments |
| JP3092808B2 (ja) * | 1989-12-20 | 2000-09-25 | カシオ計算機株式会社 | 電子弦楽器 |
| JP2567717B2 (ja) * | 1990-03-30 | 1996-12-25 | 株式会社河合楽器製作所 | 楽音発生装置 |
| US5584034A (en) * | 1990-06-29 | 1996-12-10 | Casio Computer Co., Ltd. | Apparatus for executing respective portions of a process by main and sub CPUS |
| US5200564A (en) * | 1990-06-29 | 1993-04-06 | Casio Computer Co., Ltd. | Digital information processing apparatus with multiple CPUs |
| DE69125674T2 (de) * | 1990-09-04 | 1997-10-23 | Motorola Inc | Automatische analog digital Convertierung mit auswählbaren Formatresultaten |
| US5303309A (en) * | 1990-09-18 | 1994-04-12 | E-Mu Systems, Inc. | Digital sampling instrument |
| US5442125A (en) * | 1990-11-20 | 1995-08-15 | Casio Computer Co., Ltd. | Signal processing apparatus for repeatedly performing a same processing on respective output channels in time sharing manner |
| DE29601875U1 (de) * | 1996-02-05 | 1996-03-28 | Branstner, Gerhard, Dr., 10117 Berlin | Spielinstrument |
| DE59810778D1 (de) * | 1997-09-18 | 2004-03-25 | Infineon Technologies Ag | Anordnung mit einem Umlaufspeicher und mit eine Einrichtung, welche ein auf den Umlaufspeicher zugreifendes Programm ausführt |
| JP3980750B2 (ja) * | 1998-04-23 | 2007-09-26 | ローランド株式会社 | 電子楽器 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3539701A (en) * | 1967-07-07 | 1970-11-10 | Ursula A Milde | Electrical musical instrument |
| US3652776A (en) * | 1970-07-13 | 1972-03-28 | Karl F Milde Jr | Apparatus for simulating musical sound employing a scannable record and flying spot scanner |
| AT346109B (de) * | 1973-05-25 | 1978-10-25 | Kretztechnik Gmbh | Verfahren zum speichern und auswerten von aus untersuchungen bzw. untersuchungsschritten mit ultraschall erhaltenen informationen |
| GB1555980A (en) * | 1975-08-20 | 1979-11-14 | Nippon Musical Instruments Mfg | Channel processor |
| US4125865A (en) * | 1977-01-03 | 1978-11-14 | Lanier Business Products, Inc. | Recording system |
| US4184403A (en) * | 1977-11-17 | 1980-01-22 | Allen Organ Company | Method and apparatus for introducing dynamic transient voices in an electronic musical instrument |
| JPS54161313A (en) * | 1978-06-09 | 1979-12-20 | Nippon Gakki Seizo Kk | Electronic instrument |
| DE2826870A1 (de) * | 1978-06-19 | 1980-01-03 | Siemens Ag | Halbleitergeraet zur reproduktion akustischer signale |
| JPS5528072A (en) * | 1978-08-21 | 1980-02-28 | Nippon Musical Instruments Mfg | Electronic musical instrument |
| JPS55166698A (en) * | 1979-06-14 | 1980-12-25 | Nippon Musical Instruments Mfg | Electronic musical instrument |
| JPS5635192A (en) * | 1979-08-31 | 1981-04-07 | Nippon Musical Instruments Mfg | Electronic musical instrument |
| US4442745A (en) * | 1980-04-28 | 1984-04-17 | Norlin Industries, Inc. | Long duration aperiodic musical waveform generator |
| US4463650A (en) * | 1981-11-19 | 1984-08-07 | Rupert Robert E | System for converting oral music to instrumental music |
| US4435831A (en) * | 1981-12-28 | 1984-03-06 | Mozer Forrest Shrago | Method and apparatus for time domain compression and synthesis of unvoiced audible signals |
| US4433434A (en) * | 1981-12-28 | 1984-02-21 | Mozer Forrest Shrago | Method and apparatus for time domain compression and synthesis of audible signals |
| US4614983A (en) * | 1982-08-25 | 1986-09-30 | Casio Computer Co., Ltd. | Automatic music playing apparatus |
| DE4120222A1 (de) * | 1991-06-19 | 1992-12-24 | Porsche Ag | Deformationsglied fuer kraftfahrzeuge |
-
1984
- 1984-08-09 JP JP59167119A patent/JPS6145297A/ja active Granted
-
1985
- 1985-07-29 US US06/760,291 patent/US4667556A/en not_active Expired - Lifetime
- 1985-08-09 DE DE19853528716 patent/DE3528716A1/de active Granted
- 1985-08-09 DE DE3546774A patent/DE3546774C2/de not_active Expired - Lifetime
- 1985-08-09 GB GB08520019A patent/GB2162988A/en active Granted
- 1985-08-09 DE DE3546620A patent/DE3546620C2/de not_active Expired - Lifetime
-
1988
- 1988-05-09 GB GB8810919A patent/GB2206230B/en not_active Expired - Lifetime
-
1990
- 1990-10-03 HK HK797/90A patent/HK79790A/xx not_active IP Right Cessation
- 1990-12-06 HK HK1012/90A patent/HK101290A/xx not_active IP Right Cessation
- 1990-12-06 HK HK1011/90A patent/HK101190A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE3546774C2 (ja) | 1992-12-10 |
| GB2206230A (en) | 1988-12-29 |
| HK101190A (en) | 1990-12-14 |
| GB8810919D0 (en) | 1988-06-15 |
| US4667556A (en) | 1987-05-26 |
| GB2206230B (en) | 1990-03-07 |
| GB2162988B (ja) | 1990-01-10 |
| DE3546620C2 (ja) | 1992-03-19 |
| JPS6145297A (ja) | 1986-03-05 |
| US4667556B1 (ja) | 1989-01-24 |
| GB8520019D0 (en) | 1985-09-18 |
| HK79790A (en) | 1990-10-12 |
| DE3528716A1 (de) | 1986-02-13 |
| DE3528716C2 (ja) | 1988-07-28 |
| HK101290A (en) | 1990-12-14 |
| GB2162988A (en) | 1986-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS649640B2 (ja) | ||
| EP0365023B1 (en) | Address control circuit for data memory employed in signal delay circuit | |
| JPS62143097A (ja) | 楽音波形信号発生装置 | |
| JPH0636588A (ja) | メモリ制御装置 | |
| JPH0117158B2 (ja) | ||
| JP3978928B2 (ja) | 楽音生成装置 | |
| JP2530695Y2 (ja) | 電子楽器のアドレス制御装置 | |
| JPH0782759B2 (ja) | 音響録音再生装置 | |
| JP2798077B2 (ja) | 電子楽器用音源装置 | |
| JPS5840199B2 (ja) | デンシガツキ | |
| JP3252296B2 (ja) | 波形データ出力装置 | |
| GB2208958A (en) | Electronic musical instrument with waveform memory for storing waveform data based on external sound | |
| JPH02135564A (ja) | データ処理装置 | |
| JP2904576B2 (ja) | 波形発生装置 | |
| JPS6158915B2 (ja) | ||
| JP2768241B2 (ja) | 信号処理装置 | |
| JPH063440Y2 (ja) | 残響効果装置 | |
| JP3543203B2 (ja) | 電子楽器 | |
| JP2716131B2 (ja) | 楽音発生装置 | |
| JPH0237639B2 (ja) | ||
| JP3180351B2 (ja) | エフェクト装置 | |
| JPH0468632B2 (ja) | ||
| JPH03204695A (ja) | 楽音合成装置 | |
| JPS5842477B2 (ja) | 電子楽器 | |
| JP3651675B2 (ja) | 電子楽器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |