JPH0117158B2

JPH0117158B2 -

Info

Publication number: JPH0117158B2
Application number: JP61270954A
Authority: JP
Inventors: Kotaro Hanzawa; Shigenori Morikawa; Hiroshi Morokuma; Hiroyuki Sasaki
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1986-11-14
Filing date: 1986-11-14
Publication date: 1989-03-29
Also published as: JPS62161195A

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は、外部音をデジタル録音し、適宜読
み出すことによつて任意の楽音を発生させること
のできる電子楽器に関する。

〔発明の従来例とその問題点〕

従来のPCM録音機能付電子楽器は、第９図に
示すように、CPU１１の制御により、外部音入
力端子１２から入力した音をＡ／Ｄ変換回路１３
でデイジタル信号に変換して波形メモリ１４に録
音し、再生の際はDMAC（Direct Memory
Access Controller）１５の制御により波形メモ
リ１４からFIFO（First In First Out）バツフア
１６へDMA転送し、FIFOバツフア１６が空く
毎にDMA転送が行なわれるもので、キーボード
１７の鍵に対応した周波数をVCO１８に設定し
て、このVCO１８の設定周波数に従つてFIFOバ
ツフア１６からＤ／Ａ変換回路１９に出力するこ
とにより、波形メモリ１４に録音された楽音波形
に対応する楽音を出力端子２０に出力するように
なつている。

しかしながら、この種電子楽器では、DMA転
送を頻繁に行なうためCPUに負担がかかり、特
に高い周波数で再生する際やポリフオニツクで再
生する際には、CPUがDMA処理に専有されて他
の処理をする時間が無くなつてしまう問題があつ
た。

また、ある音を録音したいとき、その音の立上
りに対応する録音開始操作のタイミングが難かし
く、頭の部分が切れたり、無音部分が長くなつた
りする問題があつた。

〔発明の目的〕この発明は上記事情に鑑みて成されたもので、
録音開始時に、頭の部分が切れないように録音す
ることのできるデジタル録音機能付電子楽器を提
供することを目的とする。

〔発明の要点〕

この発明の特徴は、前録音命令により前録音を
繰り返し実行し、本録音命令により本録音を開始
して、前録音部分と本録音部分を後でつなぎ合わ
せて再生できるようにしたものである。

〔発明の実施例〕

第１図はこの発明の全体構成を示すもので、図
中３１はCPUであり、キーボード３２の鍵操作
により対応する楽音を発生する制御を行なうと共
に、キースイツチ群３３のキー入力に従つて録
音、再生の制御を行なう。３４は楽音の録音／再
生を行なう音源制御回路で、CPU３１とアドレ
スバスAB、データバスDB、コントロールバス
CBを介して接続されており、CPU３１からの命
令に従つて、外部音入力端子３５、Ａ／Ｄ変換回
路３６を介して入力された外部音を録音し、Ｄ／
Ａ変換回路３７、VCA３８₀〜３８₃、出力端子
３９₀〜３９₃を介して再生する。本実施例では４
音ポリフオニツクとなつており、VCA３８₀〜３
８₃に４チヤンネルの時分割タイミング信号T₀〜
T₃が入力され、VCA前段に設けられたチヤンネ
ル切換え回路により時分割動作する。また、
CPU３１からはチヤンネル切換信号CH₀〜CH₃
が供給され、指定されたチヤンネルのみ楽音を出
力するようになつている。なお、φ_RECは外部音を
サンプリングするクロツク、φsは波形読み出し
クロツクで、いずれも音源制御回路３４内で作ら
れる。

第２図は音源制御回路３４のブロツク構成を示
す図で、インターフエース部４１、メインコント
ロール部４２、アドレスコントロール部４３、波
形メモリ部４４、補間部４５から成る。インター
フエース部４１はCPU３１からのアドレスバス
AB、データバスDB、コントロールバスCBに接
続され、CPU３１と音源制御回路３４内のデー
タのインターフエースを行なう部分で、各種制御
信号を内部コントロールバスICBを介してメイン
コントロール部４２へ送出すると共に、先頭アド
レス、ピツチなどの初期データを内部データバス
IDBを介してアドレスコントロール部４３へ送出
する。また、RAMデータバスRDを介して波形
データを波形メモリ部４４との間で授受する。こ
のRAMデータバスRDは、Ａ／Ｄ変換回路３６
からゲート４６を介して入力される波形データの
通路でもあり、この波形データは補間部４５へ送
出される。メインコントロール部４２は、音源制
御回路３４全体を制御する回路であり、第３図に
示すように、内部コントロールバスICBを介して
送られてくる制御信号をコマンド制御回路４２１
でデコードして、各種コマンドをアドレスコント
ロール部４３へ送出すると共に、内部のトリガー
制御回路４２２へも送出する。このトリガー制御
回路４２２は、詳細は後述するが、録音開始時に
頭の部分が切れないように前録音と本録音を行な
うデイレイ・トリガー機能を実現する回路であ
る。このトリガー制御回路４２２からもコマンド
がアドレスコントロール部４３へ送出され、また
上記ゲート４６へゲートオープン信号GADが送
出される。また、内部にタイミング制御回路４２
３を有し、各種タイミング信号を発生する。各タ
イミング信号の関係は、第８図１〜８に示すとお
りである。更に、４２４はDMA制御回路であ
り、内部コントロールバスICBを介してDMA要
求信号RQを出力すると共に、DMA許可信号AK
を受けてDMAの制御を行なう回路である。そし
てコマンド制御回路４２１から、DMAの方向を
決める信号とDMAスタート指令が与えられる。
また、コマンド制御回路４２１から出力される信
号BSは、内部データバスIOBを介してデータが
CPU３１へ読み込まれるときの、データバスの
データ移動方向を切換えるスイツチング信号であ
る。

アドレスコントロール部４３は波形メモリ部４
４内の波形メモリ４４１（後述）のアドレスを指
定する回路で、メインコントロール部４２からの
制御によりアドレスを更新していき、更新終了で
END信号をメインコントロール部４２のトリガ
ー制御回路４２２へ出力する。このアドレスコン
トロール部４３から出力されるアドレスデータ
は、整数部分が波形メモリ部４４へ供給され、小
数部分が補間部４５へ供給される。

波形メモリ部４４は、Ａ／Ｄ変換回路３６から
供給される波形データを記録し、記憶した波形デ
ータをRAMデータバスRDを介してCPU３１ま
たは補間部４５に出力する回路である。

補間部４５は、波形メモリ部４４から読み出し
た波形データに対し、直線補間を行なつてＤ／Ａ
変換回路３７へ出力する回路である。

次に、アドレスコントロール部４３の詳細を第
４図に示す。図中、５１はピツチデータを記憶す
るピツチレジスタ、５２は波形メモリ４４１のア
ドレスを記憶する一時記憶レジスタ、５３は上記
一時記憶レジスタの内容更新の最終値を記憶する
エンドレジスタ、５４は繰り返し指定アドレスの
先頭アドレスを記憶するループスタートレジス
タ、５５は繰り返し指定アドレスの最終値を記憶
するループエンドレジスタ、５６は上記一時記憶
レジスタ５２の内容更新のスタート／ストツプを
制御するプレイフリツプフロツプ、５７は繰り返
しアドレス指定のオン／オフを制御するループオ
ンフリツプフロツプ、５８はピツチレジスタ５１
から読み出すピツチの極性を反転させるためのイ
ンバースフリツプフロツプであり、上記５１〜５
８はいずれも４段のシフトレジスタから構成さ
れ、タイミング信号φsに同期してシフトしてい
る。すなわち、４チヤンネルの４音ポリフオニツ
ク構成となつており、T₀、T₁、T₂、T₃のタイミ
ングで時分割駆動される。ピツチレジスタ５１に
は、内部データバスIDBを介してピツチデータが
供給され、メインコントロール部４２から印加さ
れるコマンド「PITCH WRITE」がゲート５９
を開きインバータ６０を介してゲート６１を閉じ
ることによつて、ピツチデータがセツトされる。
セツトされたピツチデータはゲート６１を介して
循環すると共に、エクスクルーシブオアゲート６
２を介してアンドゲード６３に入力される。一時
記憶レジスタ５２には、内部データバスIDBを介
してアドレスデータが供給され、メインコントロ
ール部４２から出力されるコマンド「TEMP
WRITE」がアンドゲート６４を介してゲート６
５に印加され、またノアゲート６６を介してゲー
ト６７に印加されてゲート６５が開きゲート６７
が閉じることによつてアドレスデータがセツトさ
れる。セツトされたアドレスデータは加算器６８
に入力して上記アンドゲート６３を介して入力さ
れるピツチデータと加算され、比較器６９に入力
されると共に、ゲート６７を介して一時記憶レジ
スタ５２に戻される。また、その整数部17ビツト
は波形メモリ４４１へアドレス指定データとして
出力され、小数部13ビツトは補間部４５へ補間デ
ータとして出力される。更に、メインコントロー
ル部４２からコマンド「TEMP READ」が印加
されると、ゲート７０が開いて一時記憶レジスタ
５２の内容は内部データバスIDBに出力される。
エンドレジスタ５３には内部データバスIDBを介
してエンドアドレスデータが供給され、メインコ
ントロール部４２から出力されるコマンド
「END WRITE」がゲート７１を開きインバータ
７２を介してゲート７３を閉じることによつてエ
ンドアドレスデータがセツトされる。セツトされ
たエンドアドレスデータは、タイミング信号φs
がインバータ７４を介して印加されているゲート
７５を介して上記比較器６９に入力される。しか
してこの比較器６９はこのエンドレジスタ５３か
ら出力されるエンドアドレスと加算器６８を介し
て出力される一時記憶レジスタ５２のアドレスデ
ータとを比較し、加算器６８から出力されるアド
レスデータの方が大きいか等しいとき信号LOOP
を出力する。この信号LOOPはアンドゲート７６
に入力すると共にタイミング信号φwに同期して
バツフア７７に読み込まれる。このバツフア７７
の出力信号ENDは、エンド信号としてメインコ
ントロール部４２へ送出されると共に、ノアゲー
ト７８に入力される。ループスタートレジスタ５
４には、ループスタートアドレスデータが内部デ
ータバスIDBを介して供給され、メインコントロ
ール部４２から出力されるコマンド「LS
WRITE」がゲート７９を開きインバータ８０を
介してゲート８１を閉じることによつてループス
タートアドレスデータがセツトされる。このセツ
トされたループスタートアドレスデータは、通常
はゲート８１を介して循環しており、上記LOOP
信号がアンドゲート７６を介してゲート８２を開
き、インバータ８３を介してアンドゲート６４を
閉じると共にノアゲート６６を介してゲート６７
を閉じたとき、ゲート８２を介して一時記憶レジ
スタ５２にセツトされる。ループエンドレジスタ
５５には、ループエンドアドレスデータが内部デ
ータバスIDBを介して供給され、メインコントロ
ール部４２から出力されるコマンド「LE
WRITE」がゲート８４を開き、インバータ８５
を介してゲート８５を閉じることによつてループ
エンドアドレスデータがセツトされる。このセツ
トされたループエンドアドレスデータはゲート８
６を介して循環すると共に、タイミング信号φs
が印加されたときに開くゲート８７を介して比較
器６９に入力される。従つて比較器６９に入力さ
れて一時記憶レジスタ５２と比較されるデータ
は、タイミング信号φsが印加されているときは
ループエンドレジスタ５５の内容、タイミング信
号φsの無いときはエンドレジスタ５３の内容と
いうことになる。プレイフリツプフロツプ５６
は、メインコントロール部４２からコマンド
「START」がノアゲート８８に入力されたとき
にセツトされ、コマンド「STOP」またはバツフ
ア７７からのエンド信号がノアゲート７８に入力
されたときリセツトされる。このプレイフリツプ
フロツプ５６の出力はノアゲート８８に戻される
と共に、アンドゲート６３に入力してゲートを開
く。更に、メインコントロール部４２からコマン
ド「STATUS READ」が出力されたときに、
ゲート８９が開いてプレイフリツプフロツプ５６
の出力は内部データバスIDBに出力される。ルー
プオンフリツプフロツプ５７は、メインコントロ
ール部４２からコマンド「LOOP ON」がノア
ゲート９０に入力されたときセツトされ、コマン
ド「LOOP OFF」がノアゲート９１に入力され
たときリセツトされる。このループオンフリツプ
フロツプ５７の出力はノアゲート９０に戻される
と共に、アンドゲート７６へ入力してゲートを開
く。インバースフリツプフロツプ５８は、メイン
コントロール部４２からコマンド「INV ON」
がノアゲート９２に入力されたときセツトされ、
コマンド「INV OFF」がノアゲート９３に入力
されたときリセツトされる。このインバースフリ
ツプフロツプ５８の出力は、ノアゲート９２に戻
されると共に、エクスクルーシブオアゲート６２
に入力されてピツチレジスタ５１からのピツチデ
ータを反転する。

第５図は、メインコントロール部４２内のトリ
ガー制御回路４２２の詳細を示す図である。図中
１０１は録音フリツプフロツプであり、コマンド
制御回路４２１からのコマンド「REC START」
がノアゲート１０２に入力されたときタイミング
信号φ_Rに同期してセツトされ、コマンド「REC
STOP」がノアゲート１０３に入力されたときリ
セツトされる。この録音フリツプフロツプ１０１
のＱ側出力はノアゲート１０２に戻されると共
に、ノアゲート１０４を介して出力されREC
ON信号となる。また、出力は、ノアゲート１
０５を介して出力されREC OFF信号となると共
に、ノアゲート１０６に入力される。一方、上記
ノアゲート１０３の出力はノアゲート１０５に入
力させると共に、インバータ１０７を介してノア
ゲート１０４に入力される。上記REC ON信号
は一方の入力端にタイミング信号T₀が入力され
るナンドゲート１０８に入力され、REC OFF信
号はタイミング信号T₀とT₁がオアゲート１０９
を介して入力されているナンドゲート１１０に入
力される。１１１はトリガーフリツプフロツプで
あり、コマンド制御回路４２１からコマンド
「REC TRIG」がノアゲート１１２に入力された
ときタイミング信号φ_Rに同期してセツトされ、
上記コマンド「REC START」がノアゲート１
１３に入力されたときリセツトされる。このトリ
ガーフリツプフロツプ１１１のＱ側出力は、ノア
ゲート１１２に戻されると共に、一方の入力端に
イミング信号T₁が入力されているアンドゲート
１１４を介してノアゲート１１５に入力される。
また、^Q側出力は、一方の入力端にタイミング信号
T₀が入力されているアンドゲート１１６を介し
てノアゲート１１５に入力されると共に、一方の
入力端にノアゲート１１３の出力が入力されてい
るアンドゲート１１７を介してTRIG ON信号と
なる。上記ノアゲート１１５の出力は、ノアゲー
ト１０６に入力されると共に、バツフア１１８に
読み込み信号として与えられる。このバツフア１
１８は、アドレスコントロール部４３のバツフア
７７からEND信号が供給され、その出力はバツ
フア１１９にタイミング信号φ_Rで読み込まれる。
そしてバツフア１１９の出力は、ノアゲート１０
３に入力される。上記アンドゲート１１７から出
力されるTRIG ON信号は、一方の入力端にタイ
ミング信号T₁が入力されているナンドゲート１
２０を介してナンドゲート１２１に入力されると
共に、一方の入力端にタイミング信号T₀が供給
されているナンドゲート１２２を介してナンドゲ
ート１２３に入力される。上記ナンドゲート１２
１の他方の入力端にはナンドゲート１０８の出力
が、ナンドゲート１２３の他方の入力端にはナン
ドゲート１１０の出力が入力されており、ナンド
ゲート１２１の出力は一方の入力端にコマンド制
御回路４２１からのコマンド「PLAY」が入力さ
れているオアゲート１２４を介してSTART信号
としてアドレスコントロール部４３へ出力され、
ナンドゲート１２３の出力は一方の入力端にコマ
ンド制御回路４２１からコマンド「STOP」が入
力されているオアゲート１２５を介して、STOP
信号としてアドレスコントロール部４３へ出力さ
れる。一方、ノアゲート１１５の出力と録音フリ
ツプフロツプ１０１の側出力が入力されている
ノアゲート１０６には、タイミング信号φ_RECが入
力され、その出力はGAD信号としてゲート４６
に印加され、ゲートを開いてＡ／Ｄ変換回路３６
からの波形データをRAMデータバスRDに取り
込む。

第６図は、波形メモリ部４４と補間部４５の詳
細を示すものである。アドレスコントロール部４
３から出力されるアドレスデータのうち、整数部
17ビツトは、タイミング信号φwがインバータ４
４２を介して与えられるゲート４４３を介して波
形メモリ４４１に与えられると共に、＋１回路４
４４で＋１された後、タイミング信号φwによつ
て開くゲート４４５を介して波形メモリ４４１に
与えられる。なお、波形メモリ４４１にはメイン
コントロール部４２から読み出し／書き込み信号
Ｒ／が与えられている。

この波形メモリ４４１の指定されたアドレスか
ら出力される波形データは、RAMデータバス
RDを介してタイミング信号φsに同期してレジス
タ４５１に読込まれると共に、タイミング信号
φwに同期してラツチ４５２に読み込まれた後、
タイミング信号φsに同期してレジスタ４５３に
読み込まれる。レジスタ４５１に読み込まれたデ
ータは、減算器４５４でレジスタ４５３に読み込
まれているデータを減算され、乗算器４５５に供
給される。この乗算器４５５にはアドレスコント
ロール部４３からアドレスデータの小数部が与え
られており、この小数部データと減算器４５４か
ら供給されるデータを乗算して加算器４５６へ出
力する。加算器４５６には上記レジスタ４５３の
出力が供給されており、この両者を加算してＤ／
Ａ変換回路３７へ出力する。

次に、上記のように構成された本実施例の動作
を、第７図及び第８図を参照して説明する。第７
図は、録音の動作を示すフローチヤートである。
外部音を録音する場合は、まずキースイツチ群３
３の録音キーをオンする（ステツプS₁）。次に、
任意の初期値をセツトする。この初期値とはアド
レスコントロール部４３の各レジスタにあらかじ
めセツトするデータであり、使用チヤンネルのピ
ツチデータ、先頭アドレスデータ、ループスター
トアドレスデータ、ループエンドアドレスデー
タ、エンドアドレスデータ、ループオンデータ等
をキースイツチ群３３から入力する（ステツプ
S₂）。このときCPU３１は、第８図１に示すよう
に、16ビツトのデータを下位８ビツト、上位８ビ
ツトの２回に分けて出力する。なお、このCPU
３１の動作タイミングは、第８図１〜８に示す音
源制御回路３４内のタイミングとは非同期であ
る。そして例えば１チヤンネルのピツチデータの
入力であれば、上記ピツチデータに続けてチヤン
ネル１指定データとピツチ指定データが出力され
る。この出力されたデータの音源制御回路３４へ
の取り込みは、第８図１０〜１３に示すようにコ
マンド制御回路４２１が発生する読み込み信号
WR０〜WR３により行なわれる。この読み込み
信号WR０により下位８ビツトデータが、WR１
により上位８ビツトデータがそれぞれインターフ
エース部４１を介して内部データバスIDBに取り
込まれ、WR３によりBUSY信号がコマンド制御
回路４２１からCPU３１へ出力されて次のイン
ストラクシヨンの実行を禁止する。しかして、こ
のBUSY信号の出力中に出力されるタイミング
信号φ_RによりCPU３１と音源制御回路３４の同
期をとるタイミング信号であるコマンド同期信号
がメインコントロール部４２内で立上る。このコ
マンド同期信号の発生中に、メインコントロール
部４２からのコマンドが出力される。しかして、
メインコントロール部４２内のコマンド制御回路
４２１では、タイミング信号T₁のタイミングで
コマンド「PITCH WRITE」を出力する。一
方、コマンド同期信号は次のタイミング信号φ_R
により立下り、この立下りによりBUSY信号を
立下らせる。さて、コマンド制御回路４２１から
コマンド「PITCH WRITE」が出力されると、
アドレスコントロール部４３のゲート５９が開
き、内部データバスIDBに出力されているピツチ
データがタイミング信号φsに同期して１チヤン
ネルのピツチレジスタ５１にセツトされる。他の
レジスタについてもセツト動作は同様である。

仮りに、ここでは以下のとおり初期値を設定す
るものとする。

PITCH〓０＝0.25 PITCH(1)＝0.25 TEMP〓０＝00000 LOOP START〓０＝00000 LOOP END〓０＝01000 LOOP ON〓０＝セツト TEMP(1)＝01000 END(1)＝08000 ここで〓０、(1)はチヤンネルを示し、TEMPは
一時記憶レジスタ５２を示す。

しかして、初期データのセツトが完了すると、
CPU３１はステツプS₃で録音スタート命令を発
生する。この録音スタート命令は上記同様に読み
込み信号WR₃により取り込まれ、BUSY信号発
生中のコマンド同期信号の出力タイミングでコマ
ンド制御回路４２１はコマンド「REC START」
を発生する。このコマンド「REC START」は
トリガー制御回路４２２のノアゲート１０２、ノ
アゲート１０３を介して録音フリツプフロツプ１
０１に入力され、次のタイミング信号φ_Rでこの
録音フリツプフロツプ１０１はセツトされる。従
つて録音フリツプフロツプのＱ側出力が“０”か
ら“１”になるから、REC ON信号が第８図１
７のように発生し、録音フリツプフロツプ１０１
のＱ側出力は同図１８のようになる。上記REC
ON信号はナンドゲート１０８に入力され、この
ナンドゲート１０８の出力はタイミング信号T₀
のタイミングだけ“０”となり、更にこの出力は
ナンドゲート１２１、オアゲート１２４を介して
第８図１９に示す「START」のコマンド
（START信号）としてアドレスコントロール部
４３へ出力される。他方、コマンド「REC
START」はノアゲート１１３を介してトリガー
フリツプフロツプ１１１に入力し、タイミング信
号φ_Rに同期してこれをリセツトする。従つてト
リガーフリツプフロツプ１１１のＱ側出力は第８
図２０に示すようになり、タイミング信号T₀が
アンドゲート１１６、ノアゲート１１５、ノアゲ
ート１０６を介して出力されゲートオープン信号
GADとしてゲート４６へ送出される。この結果、
T₀のタイミング毎にＡ／Ｄ変換回路３６でサン
プリングされた波形データがゲート４６を介して
RAMデータバスRDへ取り込まれる。

しかして、上記トリガー制御回路４２２から出
力されるコマンド「START」（START信号）
はアドレスコントロール部４３のノアゲート８
８、ノアゲート７８を介してプレイフリツプフロ
ツプ５６に入力され、タイミング信号φsに同期
してこれをセツトする。この状態で、前録音がス
タートするもので、上記プレイフリツプフロツプ
５６がセツトされると、その出力がアンドゲート
６３を開き、ピツチレジスタ５１からのピツチデ
ータを加算器６８に供給する。一時記憶レジスタ
５２には初期値“00000”（０番地）がセツトされ
ており、ピツチレジスタ５１にはピツチデータ
“0.25”がセツトされているから、加算器６８は
一時記憶レジスタの内容に順次0.25を加算してい
く。その加算データは波形メモリ部４４へ送られ
て、波形メモリ４４１の０番地から順次指定し、
Ａ／Ｄ変換回路３６でサンプリングされた波形デ
ータが、波形メモリ４４１の０番地から順次格納
されていく。一方、ループエンドレジスタ５５に
は“01000”（1000番地）がセツトされているか
ら、比較器６９において加算器６８から出力され
るアンドレスデータが1000と一致したときLOOP
信号を出力する。また、ループオンフリツプフロ
ツプ５７はセツトされているから、アンドゲート
７６が開き、ゲート８２をオンしてループスター
トレジスタ８１にセツトされているアドレスデー
タ“00000”を一時記憶レジスタ５２に転送する。
その後は再びピツチデータに応じてアドレス加算
処理が続行される。すなわち、ループスタートレ
ジスタ５４に記憶されているループスタートアド
レスから、ループエンドレジスタ５５に記憶され
ているループエンドアドレスまでを繰り返し指定
し、録音動作を行なうものである。これが前録音
状態である。

次に、キースイツチ群３３のトリガーキーを操
作するか、録音レベルが所定レベル以上になつた
ときに、CPU３１はREC TRIGGER命令を出力
する（第７図ステツプS₄、S₅及び第８図９）。す
ると、読込み信号WR３によりその命令が取り込
まれ、コマンド制御回路４２１はコマンド
「REC TRIG」を出力する。このコマンドはトリ
ガー制御回路４２２のノアゲート１１２、ノアゲ
ート１１３を介してトリガーフリツプフロツプ１
１１に入力され、タイミング信号φ_Rに同期して
これをセツトする。また、アンドゲート１１７か
らは第８図２２に示すようにTRIG ON信号が出
力され、ナンドゲート１２２に入力される。従つ
てタイミング信号T₀がナンドゲート１２２、１
２３、オアゲート１２５を介してSTOP信号とし
て出力され、アドレスコントロール部４３のノア
ゲート７８へ入力されて０チヤンネルのプレイフ
リツプフロツプ５６をリセツトする（第８図２
３）。これによりアンドゲート６３のゲートが閉
じてアドレス更新が停止する。また、TRIG ON
信号はナンドゲート１２０にも入力され、タイミ
ング信号T₁がナンドゲート１２０，１２１、オ
アゲート１２４を介してSTART信号として出力
する（第８図１９）。このSTART信号はアドレ
スコントロール部４３のノアゲート８８へ入力さ
れ、１チヤンネルのプレイフリツプフロツプをセ
ツトする。１チヤンネルの一時記憶レジスタ５２
には“01000”、エンドレジスタ５３には
“08000”、ピツチレジスタ５１には“0.25”がセ
ツトされており、1000番地からアドレス更新動作
が始まる。すなわち、波形メモリ４４１の1000番
地から波形データが書き込まれる（ステツプS₆）。
これが本録音動作である。CPU３１は、定期的
にコマンド「STATUS READ」を出力し、プ
レイフリツプフロツプ５６のセツト状態を読み取
る（ステツプS₇）。そしてプレイフリツプフロツ
プ５６がセツトされていれば、録音中と判断して
次の処理に移らない（ステツプS₈）。しかして、
比較器６９において加算器６８から出力されるア
ドレスデータがエンドレジスタ５３から出力され
るアドレスデータ“08000”と一致すると、
LOOP信号を出力する。このとき、１チヤンネル
のループオンフリツプフロツプ５７はセツトされ
ていないので、アンドゲート７６は開かない。一
方、上記LOOP信号はバツフア７７に読み込まれ
てEND信号として出力され、ノアゲート７８に
入力してプレイフリツプフロツプをリセツトする
と共に、メインコントロール部４２のトリガー制
御回路４２２のバツフア１１８へ入力される。第
８図２４に示すように、END信号がバツフア１
１８に入力されると、トリガーフリツプフロツプ
１１１のＱ側出力から“１”が供給されているア
ンドゲート１１４、ノアゲート１１５を介して出
力されるタイミング信号₁の立上り（T₁の立下
り）でバツフア１１８に読み込み、次のタイミン
グ信号φ_Rでバツフア１１９に読み込んで、ノア
ゲート１０３に供給する。この結果、録音フリツ
プフロツプ１０１がリセツトされ、その側出力
が“１”となるから、ノアゲート１０５を介して
REC OFF信号が出力される（第８図２５〜２
７）。従つて、ナンドゲート１１０からはオアゲ
ート１０９を介してタイミング信号T₀とT₁が供
給されてその出力は₀ ₁となり、ナンドゲート
１２３、オアゲート１２５を介してT₀とT₁のタ
イミングでSTOP信号が出力される（第８図２
３）。このSTOP信号はアドレスコントロール部
４３のノアゲート７８へ入力され、プレイフリツ
プフロツプを０チヤンネル、１チヤンネルの両方
ともリセツトする。そのため、アンドゲート６３
を閉じてアドレス更新が停止する。CPU３１は、
コマンド「STATUS READ」によりプレイフ
リツプフロツプ５６の内容を読み、リセツトされ
ていることがわかると次の処理に移る。

上記ステツプS₈までの処理でチヤンネル０によ
り波形メモリの０番地から1000番地まで繰り返し
録音が成され（前録音）、チヤンネル１により波
形メモリ４４１の1000番地から8000番地まで録音
が成されたわけであるが（本録音）、次の処理で
前録音部分と本録音部分をつなぐ処理を行なう。
まず、ステツプS₉でチヤンネル０により録音され
た波形メモリ４４１の０番地から1000番地の波形
データをDMAによりCPU３１内のメモリ（図示
せず）に転送する。すなわち、コマンド制御回路
４２１からDMA制御回路４２４に対しDAMス
タート信号とDMAの方向を示す信号（ここでは
波形メモリ４４１→CPU３１）が与えられ、
DMA制御回路４２４はCPU３１に対しDMA要
求信号RQを出力する。CPU３１は現在実行中の
処理を終わりDMA処理可能となつたときに
DMA許可信号AKを送出し、DMA転送が始ま
る。しかして、CPU３１内のメモリでは波形メ
モリ４４１の０番地から1000番地の波形データを
記憶して、そのデータを正しい順序に並べ換える
（ステツプS₁₀）。すなわち、０番地から1000番地
には繰り返し録音が成されているため、ループエ
ンド信号が出力されて前録音が停止した位置が
600番地とすると、601番地以降には１ループ前の
録音データが残つているから、601番地→1000番
地、０番地→600番地の順で並べ換えるのである。
しかして、このときのアドレスコントロール部４
３の一時記憶レジスタ５２の記憶内容は“00600”
であり、ループスタートレジスタ５４に
“00000”、ループエンドレジスタ５５に“01000”
をセツトし、ループオンレジスタ５７をセツトす
れば、一時記憶レジスタ５２の内容は601→1000、
０→600と更新され、波形メモリ４４１から正し
い順番で読み出される。なお、波形メモリ４４１
の０番地から1000番地を無条件に読み出して、
CPU３１内のメモリで並べ換えてもよい。その
ためには、CPU３１はコマンド「TEMP
READ」を出力し、ゲート７０を開いて一時記
憶レジスタ５２の内容を読み取る。そしてその値
が600番地とわかれば、上記の処理が可能となる。
次に、ステツプS₁₁にて、並べ換えたCPU３１内
のメモリの内容を波形メモリ４４１の０番地から
1000番地へDMA転送する。

以上で録音処理が完了する。次に再生処理につ
いて説明する。再生には、キーボード３２上の鍵
を押してその鍵に対応した音高で再生する方法
と、キースイツチ群３３内のモニタースイツチに
より録音した音をそのまま再生する方法がある
が、ここでは前者の方法を説明する。まず、キー
スイツチ群３３の再生キーを押して再生モードに
し、チヤンネル０〜４のいずれかを指定する。上
記録音の例で１チヤンネルにより０〜8000番地に
楽音波形を録音してあるので、チヤンネル１を指
定し、初期値として一時記憶レジスタ５２
（TEMP）に“00000”を、エンドレジスタ５３
に“08000”をセツトする。このセツト動作は録
音の場合と同様である。次に、キーボード３２上
にある鍵を押すと、その鍵に対応したピツチデー
タがピツチレジスタ５１にセツトされる。しかし
て、CPUが再生命令を出力すると、メインコン
トロール部４２のコマンド制御回路４２１は、コ
マンド「PLAY」を出力する。このコマンド
「PLAY」はトリガー制御回路４２２のオアゲー
ト１２４を介してアドレスコントロール部４３へ
入力され、ノアゲート８８，７８を介してプレイ
フリツプフロツプ５６をタイミング信号φsに同
期してセツトする。従つてこのセツトによりアン
ドゲート６３が開き、録音時と同様に一時記録レ
ジスタ５２のアドレスデータを、ビツチレジスタ
５１にセツトされているピツチデータに応じて更
新していく。このとき、インバースフリツプフロ
ツプ５８をコマンド「INV ON」によりセツト
しておくと、インバースフリツプフロツプ５８か
ら“１”信号がエクスクルーシブオアゲート６２
に入力し、従つてピツチレジスタ５１からエクス
クルージブオアゲート６２を介して出力するデー
タは“１”と“０”が反転する。従つて加算器６
８において一時記憶レジスタ５２の内容に対しピ
ツチデータの補数を加算することになり、すなわ
ち減算処理を行なうことになつて、波形メモリ４
４１からの逆転再生が可能となる。また、このイ
ンバースフリツプフロツプ５８のリセツトは、コ
マンド「INV OFF」によつて行なう。

しかて、加算器６８から出力されるアドレスデ
ータは、その整数部17ビツトが波形メモリ部４４
へ供給され、小数部１３ビツトが補間部４５へ供
給される。波形メモリ部４４へ入力されたアドレ
スデータは、φwのタイミングで＋１回路４４１
により＋１されて波形メモリ４４１のアドレスを
指定し、のタイミングでそのまま波形メモリ
４４１のアドレスを指定する。すなわち、時分割
であるアドレスとその次のアドレスを指定するわ
けである。そして、波形メモリ４４１から読み出
された波形データは、RAMデータバスRDを介
し、タイミング信号φwに同期して＋１されたア
ドレスの波形データがラツチ４５２にセツトさ
れ、次のタイミング信号φsに同期してラツチ４
５２のデータはレジスタ４５３に、＋１されない
アドレスデータによつて読み出された波形データ
はレジスタ４５２に読み込まれる。そして、減算
器４５４においてレジスタ４５１の値からレジス
タ４５３の値を減算し、その差にデータに上記ア
ドレスコントロール部４３から送られてくるアド
レスデータの小数部を乗算器４５５により乗算す
ることによつて、整数部のアドレスデータによつ
て指定される波形データに対する小数部の割合が
得られ、加算器４５６によりレジスタ４５３に記
憶されているデータと加算して直線補間を実現
し、Ｄ／Ａ変換回路３７へ出力する。Ｄ／Ａ変換
回路３７では入力されたデイジタル波形データを
アナログ値に変換し、チヤンネル１指定により能
動化されているVCA３８₁を介して楽音出力端子
３９₁に出力される。そして鍵を押し続けた場合
には、ループオンフリツプフロツプ５６をセツト
していなければ記憶波形を読み出し終わつたとこ
ろで音は停止するが、ループオンフリツプフロツ
プ５６をセツトし、ループスタートレジスタ５４
をループエンドレジスタ５５に適当な値をセツト
しておけば、鍵を押し続けている間音が持続す
る。鍵を離したときにループオンレジスタ５７を
リセツトすれば、波形を最後まで読み出して停止
する。

〔発明の効果〕

以上詳述したように、この発明によれば、音響
波形信号の書き込み時において、前録音命令に従
つて複数の書き込み／読み出しチヤンネル手段の
うちの特定の書き込み／読み出しチヤンネル手段
によつて、波形メモリ手段のなかの特定アドレス
エリアに繰り返し上記音響波形信号を書き込むと
ともに、本録音命令が与えられると、上記特定の
書き込み／読み出しチヤンネル手段とは別の書き
込み／読み出しチヤンネル手段にて上記波形メモ
リ手段のなかの上記特定アドレスエリア以外のア
ドレスエリアに上記音響波形信号の書き込みを行
うとともに、この書き込み完了後に、上記波形メ
モリ手段に書き込まれた前録音に係る上記音響波
形信号が、本録音に係る上記音響形信号に連続す
るように上記音響波形信号を編集処理するように
したので、録音開始時に頭の部分が切れずまた無
駄な無録音部分ができない効果がある。

【図面の簡単な説明】

第１図乃至第８図は本発明の一実施例を示すも
ので、第１図は全体構成図、第２図は音源制御回
路３４のブロツク構成図、第３図はメインコント
ロール部４２の詳細図、第４図はアドレスコント
ロール部４３の詳細図、第５図はトリガー制御回
路４２２の詳細図、第６図は波形メモリ部４４と
補間部４５の詳細図、第７図は本発明の録音動作
を説明するためのフローチヤート、第８図は本発
明の録音動作を説明するためのタイムチヤートで
ある。また第９図は従来例を説明するための図で
ある。３１……CPU、３２……キーボード、３３…
…キースイツチ群、３４……音源制御回路、３６
……Ａ／Ｄ変換回路、３７……Ｄ／Ａ変換回路、
４１……インターフエース部、４２……メインコ
ントロール部、４３……アドレスコントロール
部、４４……波形メモリ部、４５……補間部、４
２１……コマンド制御回路、４２２……トリガー
制御回路、４４１……波形メモリ。

Claims

【特許請求の範囲】１音響波形信号を書き込むための波形メモリ手
段と、この波形メモリ手段に対して上記音響波形信号
を書き込んだり読み出したりするための複数の書
き込み／読み出しチヤンネル手段と、上記音響波形信号の書き込み時において、本録
音に先立つて行う前録音を指定する前録音命令に
より、上記複数の書き込み／読み出しチヤンネル
手段のうちの特定の書き込み／読み出しチヤンネ
ル手段によつて、上記波形メモリ手段のなかの特
定アドレスエリアに繰り返し上記音響波形信号を
書き込むとともに、上記本録音を指定する本録音
命令が与えられると、上記複数の書き込み／読み
出しチヤンネル手段のうちの上記特定の書き込
み／読み出しチヤンネル手段とは別の書き込み／
読み出しチヤンネル手段によつて、上記波形メモ
リ手段のなかの上記特定アドレスエリア以外のア
ドレスエリアに上記音響波形信号を書き込むよう
にする書き込み制御手段と、上記音響波形信号の書き込み完了後に、上記波
形メモリ手段に書き込まれた前録音に係る上記音
響波形信号が、本録音に係る上記音響波形信号に
連続するように上記音響波形信号を編集処理する
編集処理手段と、を具備し、上記音響波形信号の読み出し時におい
て、上記複数の書き込み／読み出しチヤンネル手
段の読み出し処理によつて、頭切れのない音響信
号を複数音同時に生成できるようにしたことを特
徴とする電子楽器。２上記本録音命令は、上記音響波形信号のレベ
ルが所定レベルを越えるようになつたとき、また
は手動作による指示がなされたとき、上記書き込
み制御手段に与えられることを特徴とする特許請
求の範囲第１項記載の電子楽器。３上記複数の書き込み／読み出しチヤンネル手
段は、上記波形メモリ手段に対し別個独立して書
き込みまたは読み出しのためのアドレス信号を時
分割的に発生するアドレス信号発生手段を含んで
なることを特徴とする特許請求の範囲第１項また
は第２項記載の電子楽器。４上記アドレス信号発生手段は、上記音響波形
信号の書き込み時において、上記特定の書き込
み／読み出しチヤンネル手段及び上記別の書き込
み／読み出しチヤンネル手段について、現在アド
レス信号を所定のサンプリングレートで歩進しな
がら発生し、上記音響波形信号の読み出し時にお
いて、上記複数の書き込み／読み出しチヤンネル
手段の夫々について、現在アドレス信号を発生す
べき音階に対応するレートで別個独立して時分割
的に歩進しながら発生するようにしたことを特徴
とする特許請求の範囲第３項記載の電子楽器。