JPS62161195A - 電子楽器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、外部音をデジタル録音し、適宜読み出すこ
とによって任意の楽音を発生させろことのできる電子楽
器に関する。

〔発明の従来例とその問題点〕

従来のＰＣＭ録音機能付電子楽器は、第９図に示すよう
に、ＣＰＵＩＩの制御により、外部音入力端子１２から
入力した音をＡ／Ｄ変換回路１３でディジタル信号に変
換して波形メモリ１４に録音し、再生の際はＤ　Ｍ　Ａ
　Ｃ（Ｄ　１ｒｅｃｔ　　ＭｅｍｏｒｙＡｃｃｅｓｓ　
　Ｃｏｎｔｒｏｌｌｅｒ　）　　１５の制御により波形
メモリ１４からＦ　Ｉ　Ｆ　Ｏ（Ｆｉｒｓｔ　Ｉｎ　Ｆ
ｉｒｓｔ　Ｏｕｔ　）バッファ１６へＤＭＡ転送し、Ｆ
ＩＦＯバッファ１６が空く毎にＤＭＡ転送が行なわれる
もので、キーボード１７の鍵に対応した周波数をＶＣ０
１８に設定して、このＶＣＯ１８の設定周波数に従って
ＦＩＦＯバッファ１６からＤ／Ａ変侠変格回路１９力す
ることにより、波形メモリ１４に録音された楽ｔｉ形に
対応する楽音を出力端子２０に出力するようになってい
る。

しかしながら、この柚電子楽器では、Ｄ　Ｍ　Ａ転送を
ＩＭ繁に行なうためＣＰＵに負担がかかり、符に高い周
波数で再生する際やホリ７オニツクで再生する際には、
ＣＰＵがＤＭＡ処坤に専有されて他の処理をする時間が
無くなってしまう問題があった。

また、ある音を録音したいとき、その音の立上りに対す
る録音開始操作のタイミングが雌かしく、頭の部分が切
れたり、無音部分が長くなったりする問題があった。

〔発明の目的〕

この発明は上記事情に鑑みて成されたもので、録音開始
時に、頭の部分が切れないように録音することのできる
デジタル録音機能付電子楽器を提供することを目的とす
る。

〔発明の要点〕

この発明の特徴は、前録音命令により前球音を繰り返し
実祈し、本録音命令により本録音を開始して、前録音部
分と本録音副分を後でつなぎ合わせて再生できるように
したものである。

〔発明の実施例〕

第１図はこの発明の全体構成を示すもので、図中３１は
ＣＰＵであり、キーボード３２の鍵操作により対応する
某廿を発生する制御ケ行なうと共に、キースイッチ群３
３のキー人力に従って録音、再生の制御を行なう。３４
は楽音の録音／再生を行なう音源制御回路で、ＣＰＵ３
１とアドレスバスＡＢ、ｆ−タバスＤＢ、コントロール
パスＣＢを介して接続されており、ＣＰＵ３１からの命
令に従って、外部音入力端子３５、Ａ／Ｄｆ侠回路３６
を介して入力された外部音を録音し、Ｄ／Ａ変換回路３
７、ＶＣＡ３８ｏ〜３８．　、出力端子３９、〜３９．
を介して再生する。本実施例では４音ポリフオニツクと
なっており、ＶＣＡ３８゜〜３８３に４チヤンネルの時
分割タイミング信号Ｔ。

〜Ｔ、が入力され、ＶＣＡ前段に設けられたチャンネル
切換え回路により時分割動作する。また、ＣＰＵ３１か
らはチャンネル切換信号ＣＨｏ〜ＣＨ。

が供給され、指定されたチャンネルのみ楽音を出力する
ようになっている。なお、φＩＥｃは外部音をサンツー
リングするクロック、φＳは波形読み出しクロックで、
いずれも音源制御回路３４内で作られる。

第２図は音源制御回路３４のブロック構成を示す図で、
インターフェース部４１、メインコントロール［４２，
アドレスコントロール都４３，１１形メモリ部４４、補
間部４５から成る。インターフェース部４１はＣＰＵ３
１からのアドレスバスＡＢ、ｆ−タバスＤＢ、コントロ
ールバスＣＢＫ接続され、ＣＰＵ３１と音源制御回路３
４内のデータのインターフェースを行なう部分で、各種
制ａ１信号を内部コントロールパスＩＣＢを介してメイ
ンコントロール部４２へ送出すると共に、先頭アドレス
、ピッチなどの初期データを内部データバスよりＢを介
してアドレスコントロール部４３へ送出する。また、Ｒ
ＡＭデータバスＲＤを介して波形データを波形メモリ部
４４との間で授受する。このＲＡＭデータバスＲＤは、
Ａ／Ｄ変侠変換）３３６からゲート４６を介して入力さ
れる波形データの通路でもあり、この波形データは補間
部４５へ送出される。メインコントロール部４２は、音
源制御回路３４全体を制御する回路であり、ｆ、　３図
に示すように、内部コントロールパスＩＣＢを介して送
られてくる制御信号をコマンド制御回路４２１でデコー
ドして、各種コマンドをアドレスコントロール部４３へ
送出すると共に、内部のトリガー制御回路４２２へも送
出する。このトリガｔＢＩＪ御回路４２２は、詳細は後
述するが、録音開始時に頭の部分が切れないように前球
音と本録音を行なうディレィ・トリガー＠能を実現する
回路である。このトリガー制御回路４２２からもコマン
ドがアドレスコントロール部４３へ送出され、また上記
ゲート４６へゲートオーブン信号ＧＡＤが送出される。

また、内部にタイミングｆｌｊ制御回路４２３を有し、
各種タイミング信号を発生する。

各タイミング信号の関係は、第８図（１１〜（８）Ｋ示
すとおりである。史に、４２４はＤＭＡ制御回路であり
、内部コントロールバスＩＣＢを介し′ＣＤＭＡｍ求信
号ＲＱを出力すると共に、ＤＭＡ許可信号ＡＫを受けて
ＤＭＡの制御を行なう回路である。

そしてコマンド匍」御回路４２１から、Ｄ　ｈｉ　Ａの
方向を決める信号とＤＭＡスタート指令が与えられる。

また、コマンド制御回路４２１から出力される信号ＢＳ
は、内部データバスＩＯＢを介してデータがＣＰｔＪ３
１へ読み込まれるときの、データバスのデータ移動方向
を切換えるスイッチング信号である。

アドレスコントロール部４３は波形メモリ部４４内の波
形メモＩＪ　４４１　（後述）のアドレスを指定ｉｆに
よりアドレスを更新していき、更′＃終了でＥＮＤ信号
をメインコントロール部４２のトリカー制御回路４２２
へ出力する。このアドレスコントロールｓ４３から出力
されるアドレスデータは、整数部分が波形メモリ部４４
へ供給され、小数部分が補間部４５へ供給される。

波形メモリ部４４は、Ａ／Ｄ変換回路３６から供給され
る波形データを記録し、記憶した波形データをＲＡＭデ
ータバスＨＤを介してＣＰＵ３１または補間部４５に出
力する回路である。

補間部４５は、波形メモリ部４４から読み出した波形デ
ータに対し、直線補間を行なってＤ／Ａ変換回路３７へ
出力する回路である。

次に、アドレスコントロール部４３の詳細を第４図に示
す。図中、５】はピッチデータを記憶するピッチレジス
タ、５２は波形メモリ４４１のアドレスを記憶する一時
記憶レジスタ、５３は上記一時記憶レジスタの内容更新
のｉ＆終値を記憶するエンドレジスタ、５４は繰り返し
指定アドレスの先頭アドレスを記憶するループスタート
レジスタ、５５は繰り返し指定アドレスの最終値を記憶
するループエンドレジスタ、５６は上記一時記憶レジス
タ５２の内容更新のスタート／ストップを制御するプレ
イフリップフロップ、５７は繰り返しアドレス指定のオ
ン／オフをＩ＋１制御するループオンフリップフロップ
、５８はピッチレジスタ５１から読み出すピッチの極性
を反転させるためのインバースフリップフロップであり
、上記５１〜５８はいずれも４段のシフトレジスタから
構成され、タイミング信号φＳに同期してシフトしてい
る。すなわち、４チヤンネルの４音ポリフオニツク構成
となっており、Ｔｏ　、Ｔｔ　、Ｔｔ　、Ｔｓのタイミ
ングで時分割駆動される。ピッチレジスタ５１には、内
部データバスＩＤＥを介してピッチデータが供給され、
メインコントロール部４２から印加されるコマンドｒＰ
ＩＴｃＨ，ＷＲＩＴＥＪがゲート５９を開きインバータ
６０を介してゲート６１を閉じることによって、ピッチ
データがセットされる。セットされたピッチデータはゲ
ート６１を介して循環すると共に、エクスクル−シブオ
アゲート６２を介してアンドグーｈ　６３１ｆＣ入力さ
れる。

−特記ｔＶレジスタ５２には、内部データバスＩＤＢを
介してアドレスデータが供給され、メインコントロール
部４２から出力されろコマンドｒＴＥＭＰ　　ＷＲＩＴ
ＥＪがアンドゲート６４を介してゲート６５に印加され
、またノアゲート６６を介してゲート６７に印加されて
ゲート６５が開きゲート６７が閉じることによってアド
レスデータがセットされる。セットされたアドレスデー
タは加算器６８に入力し℃上記アンドゲート６３を介し
て入力されろピッチデータと加算され、比較器６９に入
力されると共に、ゲート６７を介して一時記憶レジスタ
５２に戻される。また、その整数部１７ビツトは波形メ
モリ４４１ヘアドレス指定データとして出力され、小数
部１３ビットは補間部４５へ補間データとして出力され
る。更に、メインコントロール部４２からコマンドｒＴ
ＥＭＰ　　ＲＥＡＤＪが印加されると、ゲート７０が開
いて一時記憶レジスタ５２の内容は内部データバスＩＤ
Ｂに出力される。エンドレジスタ５３には内部データバ
スＩＤＢを介してエンドアドレスデータが供給され、メ
インコントロール部４２から出力されるコマンドｒＥＮ
Ｄ　　ＷＲＩＴＥＪがゲート７１を開きインバータ７２
を介してゲート７３を閉じることによってエンドアドレ
スデータがセットされる。セットされたエンドアドレス
データは、タイミング信号φＳがイ／ノミ−タフ４を介
して印加されているゲート７５を介して上記比較器６９
に入力される。しかしてこの比較器６９はこのエンドレ
ジスタ５３から出力される工ｙドアドレスと加算器６８
を介して出力される一時記憶レジスタ５２のアドレスデ
ータとを比威し、加算器６８から出力されるアドレスデ
ータの方が太さいか等しいとき（１号ＬＯＯＰを出力す
る。この信号ＬＯＯＰはアンドゲート７６に入力ｊると
共にタイミング信号φＷに同期してバッファ７７Ｖｃ読
み込まれる。このバッファ７７の出力信号ＥＮＤは、エ
ンド信号としてメインコントロール部４２へ送出される
と共に、）゛ｒゲート７８に人力される。ループスター
トレジスタ５４には、ループスタートアドレスデータが
内部データバスＩＤＥを介して供給され、メインコント
ロール部４２から出力されるコマンドｒＬＳ　　ＷＲＩ
ＴＥＪがゲート７９を開きインバータ８０を介してゲー
ト８１を閉じることによってループスタートアドレスデ
ータがセットされる。このセットされたルーズスタート
アドレスデータは、通常はゲート８１を介して循環して
おり、上記Ｌ　００　Ｐ　（Ｍ号がアンドゲート７６を
介してゲート８２を開き、インバータ８３を介してアン
ドケート６４を閉じると共にノアゲート６６を介してゲ
ート６７を閉じたとき、ケート８２を介して一時記憶レ
ジスタ５２にセットされろ。ループエンドレジスタ５５
には、ルーズエンドアドレスデータが内部データバスＩ
ＤＢを介して供給され、メインコントロール部４２から
出力されるコマンドｒＬＥ　　ＷＲＩＴＥＪがゲート８
４を開き、インバータ８５を介してゲート８５を閑じる
ことによってループエンドアドレスデータがセットされ
る。このセットされたループエンドアドレスｆ　−タは
ゲート８６を介して循環すると共に、タイミング信号φ
５が印加されたときに開くゲート８７を介して比較器６
９に入力される。従って比叡器６９に入力されて一時記
憶レジスタ５２と比較されるデータは、タイミング信号
φ菖が印加されているときはループエンドレジスタ５５
の内容、タイミング信号φＳの無いときはエンドレジス
タ５３の内容ということになる。ブレイクリップ７０ツ
ブ５６は、メインコントロールｂ４２からコマンド［５
ＴＡＲＴＪがノアゲート８８に入力されたときにセット
され、コマンドｒｓＴＯＰＪ　ｔたはバッファ７７から
のエンド信号がノアゲート７８に入力されたときリセッ
トされる。このプレイフリップフロッグ５６の出力はノ
アケート８８に戻されると共に、アンドゲート６３に入
力してゲートを開く。史ｖｃ、メインコントロール部４
２からコマンドｒｓＴＡＴＵｓ　　ＲＥＡＤＪが出力さ
れたときに、ゲート８９が開いてブレイクリップ７０ツ
ブ５６の出力は内部データバスｔＤ　Ｂ　Ｋ出力される
。

ループオンフリップフロップ５７は、メインコントロー
ル部４２からコマンドｒＬＯＯＰ　　ＯＮＪがノアゲー
ト９０に人力されたときセットされ、＝ｙ　Ｖ　ｙドｒ
ＬＯＯＰ　　０ＦＦＪがノアゲート９１に入力さハたと
きリセットされる。このループオンフリップフロップ５
７の出力はノアゲート９０に戻されると共に、アンドゲ
ート７６へ入力してゲートを開く。インバースフリップ
フロップ５８は、メインコントロール部４２からコマン
ド「ＩＮＶ　　ＯＮＪがノアゲート９２に入力されたと
ぎセットされ、コマンドｒＩＮＶ　　０ＦＦＪ？”ノア
ゲート９３に人力されたときリセットされる。このイン
バースフリップフロップ５８の出力は、ノアゲート９２
に戻されると共に、エクスクル−シブオアゲート６２に
入力されてピッチレジスタ５１からのピッチデータを反
転する。

第５図は、メインコントロール部４２内のトリガー？ｔ
ｆｌｌ　’１ｌｓＪ回路４２２の詳細を示す図である。

図中１０１は録音クリップフロップであり、コマンド制
御回路４２１からのコマンドｒＲＥＣＳ’ｌ’ＡＩｔ　
Ｔ　Ｊがノアゲート１０２に人力されたときタイミング
信号φ＊ＶＣ同期してセットされ、コマンドｒＲＥＣ５
ＴＯＰＪがノアゲート１０３に入力されたときリセット
される。この芹音７リップフロッゾ１０１のＱ側出力は
ノアゲート１０２に戻されると共に、ノアゲート１０４
を介して出力さね、ＲＥＣＯＮ信号となる。また、Ｑ側
出力は、ノアゲート１０５を介して出力されＲＥＣＯＦ
Ｆ信号となると共に、ノアゲート１０６Ｖｃ入力される
。一方、上記ノアゲート１０３の出力はノアゲート１０
５に入力させろと共に、インバー・り１０７を介してノ
アゲート１０４に入力される。

上ｎｄ　ＲＥ　ＣＯＮ信号は一方の入力端にタイミング
信号Ｔｏが入力されるナントゲート１０８に入力され、
ＲＥＣＯＦＦ信号はタイミング信号Ｔ０とＴ、かオアゲ
ート１０９を介して入力されているナントゲートｌｌ０
Ｋ入力される。１１１はトリガーフリップフロップであ
り、コマンド制御回ｌ＠４２１からコマンドｒＲＥｃ　
　ＴＲＩＧＪがノアゲート１１２に入力されたときタイ
ミング信号φ凡に同期してセットされ、上記コマンドｒ
ＲＥＣ３ＴＡＲＴＪがノアゲート１１３に入力されたと
ぎリセットされる。このトリガーフリップフロップ１１
１のＱ側出力は、ノアゲート１１２に戻されると共に、
一方の入力端にタイミング信号Ｔ。

が入力されているアンドゲート１１４を介してノアゲー
ト１１５に入力される。また、Ｑ側出力は、一方の入力
端にタイミング信号Ｔ。が入力されているアンドゲート
１１６を介してノアゲート１１５に入力されると共に、
一方の入力端にノアゲート１１３の出力が人力されてい
るアンドゲート１１７を介してＴＲＩＧＯＮ信号となる
。上記ノアゲート１１５の出力は、ノアゲート１０６に
入力されると共に、バッファ１１８に読み込み信号とし
て与えられる。このバッファ１】８は、アドレスコント
ロール部４３のバッファ７７からＥＮＤ信号が供給され
、その出力はバッファ１】９にタイミング信号φ鳳で読
み込まれろ。　そしてバッファ】１９の出力は、ノアゲ
ート１０３に入力される。

上■ごアンドゲート１１７から出力されるＴＲＩＧＯＮ
信号は、一方の入力端にタイミング信号Ｔ。

が入力されているナントゲート１２０を介してナントゲ
ート１２１に入力されると共に、一方の入力端にタイミ
ング信号Ｔ０が供給されているナントゲート１２２を介
してナントゲート１２３に入力される。上記ナントゲー
ト１２１の他方の入力端にはナントゲート１０８の出力
が、ナントゲート１２３の他方の入力端にはナントゲー
ト１１０の出力が入力されており、ナントゲート１２１
の出力は一方の入力端にコマンド制御回路４２１からの
コマンドｒＰＩ、ＡＹＪが入力されているオアゲート１
２４を介して５ＴＡＲＴ信号としてアドレスコントロー
ル部４３へ出力され、ナントゲート１２３の出力は一方
の入力端にコマンド制御回１Ｉ６４２１からコマンドｒ
ｓＴＯＰＪが入力されているオアゲート１２５を介して
、５ＴＯＰ信号としてアドレスコントロール部４３へ出
力される。

一方、ノアゲート１１５の出力と録晋フリップ、フロラ
フ′１０１のＱ　１１１１出力が入力されているノアゲ
ート１０６には、タイミングイぎ号φＲＥＣが入力され
、その出力はＧＡＤ信号としてゲート４６に印塀され、
ゲートを開いてＡ／Ｄｉ換回に！２１３６からの波形デ
ータをＲＡＭデータバスＲＤＫ取り込む。

第６図は、波形メモリ部４４と補間部４５の詳細を示す
ものである。アドレスコントロール部４３から出力され
るアドレスデータのうち、整数ｓ１７ビツトは、タイミ
ング信号φＷがインバータ４４２を介して与えられるゲ
ート４４３を介して波形メモリ４４１に与えられると共
に、＋１回ｋ１２ｓ４４４で＋１された後、タイミング
信号φＷによって開くゲート４４５を介して波形メモリ
４４１に与えられる。なお、？２＆形メモリ４４１には
メインコントロール部４２から読み出し／書き込みイぎ
号Ｒ／Ｗが与えられている。

この波形メモリ４４１の指定されたアドレスから出力さ
れる波形データは、ＲＡＭデータバスＲＤを介してタイ
ミング（ｇ号φＳに同期してレジスタ４５１に読込まれ
ろと共に、タイミング信号φ豐に同期してラッチ４５２
に抗み込まれた仮、タイミング信号φＳに同期してレジ
スタ４５３に読み込まれる。レジスタ４５１に耽み込ま
れたデータは、減算器４５４でレジスタ４５３に読み込
まわているデータを減算され、乗算器４５５に供給され
る。

この乗ｎ器４５５にはアドレスコントロール部４３から
アドレスデータの小数部が与えられており、この小数部
データと減算器４５４から供給されるデータを乗算して
加算器４５６へ出力する。加算器４５６には上記レジス
タ４５３の出力が供給されており、この両省を加算して
Ｄ／Ａ変換回路３７へ出力する。

次に、上記のように構成された本実施例の動作を、第７
図及び第８図を参照して説明する。第７図は、録音の動
作を示すフローチャートである。

外部音を録音する場合は、まずキースイッチ群３３の峠
音キーンオンする（ステップＳ＋）。　次に、任意の初
期値をセットする。この初期値とはアドレスコントロー
ル部４３の各レジスタにあらかじめセットするデータで
あり、使用チャンネルのピッチデータ、先頭アドレスデ
ータ、ループスタートアドレステータ、ループエンドア
ドレスデータ、エンドアドレスデータ、ルーズオンデー
タ等をキースイッチ群３３から入力する（ステップＳｔ
　）。

このときＣＰＵ３１は、第８図（１）に示すように、１
６ピツトのデータを下位８ビツト、上位８ピツトの２回
に分けて出力する。なお、このＣＰＵ３１の動作タイミ
ングは、第８図（１）〜（８）に示す音諒制御回路３４
内のタイミングとは非同期である。そして例えば１チヤ
ンネルのピッチデータの入力であれば、上記ピッチデー
タに続けてチャンネル１指定データとピッチ指定データ
が出力される。この出力されたデータの音ω、制仰回路
３４への取り込みは、＠８図αＵ）〜しに示すようにコ
マンド制御回路４２１が発生する読み込み信号ＷＲＯ−
ＷＲ３により行なわれろ。この読み込み１３号ＷＨＯに
より下位８ビツトデータが、ＷＲＩにより上位８ビツト
データがそれぞれイ／メーフエース部４１を介して内部
データバスＩＤＥに取り込まれ、Ｗ　Ｒ３によりＢＵＳ
Ｙ信号がコマンド制御回路４２１からＣＰＵ３１へ出力
されて次のインストラクションの実行を禁止する。しか
して、このＢＵＳＹ信号の出力中に出力されろタイミン
グ信号φＲによりＣＰ　Ｕ　３１と音続制御回路３４の
同期をとるタイミング信号である：１マント同期信号が
メインコントロール部４２内で立上る。このコマンド同
期信号の発生中に、メインコントロール部４２からのコ
マンドが出力される。しかして、メインコントロール部
４２内のコマンド制御回路４２１では、タイミング信号
Ｔ、のタイミングでコマンド「ＰＩＴＣＨＷＲＩＴＥＪ
を出力する。一方、コマンド同期信号は次のタイミング
信号φＢにより立下り、この立下りによりＢＵＳＹ信号
を立下らせる。

さて、コマンド制御回路４２１からコマンド［ＰＩＴＣ
ｆ（ＷＲＩＴＥＪが出力されると、アドレスコントロー
ル部４３のゲート５９が開き、内部データバスＩＤＢに
出力されているピッチデータがタイミング信号φ３に同
期して１チヤンネルのピッチレジスタ５１にセットされ
る。他のレジスタについてもセット動作は同様である。

仮りに、ここでは以下のとおり初期値を設定するものと
する。

ＰＩＴＣ（０１＝　　０．２５ Ｐ　Ｉ　ＴＣＨ（１１＝　　０．２５ Ｔ　Ｅ　Ｍ　Ｐ　（（１＝　　０００　ｏ　０ＬＯＯＰ
　　５ＴＡＲＴ（０１＝　　０００００ＬＯＯＰ　　Ｅ
ＮＩ］０１　　　　＝　　０１０００ＬＯＯＰ　　ＯＮ
　　（０＋　　　＝　　セットＴＥＭＰ　　（１＋　　
　　　　　　＝　　０１００（ＪＥＮ　　Ｄ　　（１１
＝　　０８０００ここで（ω、（１）はチャンネルを示
し、Ｔ　Ｅ　Ｍ　Ｐは一時記憶レジスタ５２を示す。

しかして、初期データのセットが光子すると、ＣＰＵ３
１はステップＳ３で録音スタート命令を発生する。この
録音スタート命令は上記同様に読み込み信号ＷＲ，によ
り取り込まれ、ＢＬＩＳＹ信号発生中のコマンド同期信
号の出力タイミングでコマンド制（財）回路４２１はコ
マンドｒ　ＲＥ　Ｃ５ＴＡＲＴｊを発生する。このコマ
ンドｒＲＥＣ８Ｔ　Ａ　ＲＴ　Ｊはトリガー制御回路４
２２のノアゲート１０２、ノアゲート１ｏ３を介して録
音フリップフロップ１０１に入力され、次のタイミング
信号φ貢でこの録音フリップフロップ１０１はセットさ
れる。従って録音フリップフロップのＱ　Ｉ１１出力が
０”から１′になるから、ＲＥＣＯＮ信号が第８図（１
７１のように発生し、録音フリップフロップ１０１のＱ
側出力は同図＋１９のようになる。

上記ＲＥＣＯＮ信号はナントゲート１０８に入力され、
このナントゲート１０８の出力はタイミング信号Ｔ。の
タイミングだけ０”となり、更にこの出力はナントゲー
ト１２１、オアゲート１２４を介して第８図Ｃ１９に示
すｒｓＴＡＲＴＪのコマンド（ＳＴＡＲＴ信号）として
アドレスコントロール部４３へ出力される。他方、コマ
ンドｒＲＥＣ８ＴＡＲＴＪはノアゲート１１３を介して
トリガーフリツフーフロツ７゛１１１に入力し、タイミ
ング信号φＲに同期してこれをリセットする。従ってト
リガーフリップ７０ツブ１１１のＱ仙」出力は第８米油
に示すようになり、タイミング信号Ｔ０がアンドゲート
１１６、ノアゲート１１５、ノアゲート１０６を介して
出力されケートオープン信号ＧＡＤとしてケート４６へ
送出される。この結果、Ｔｏのタイミング毎にＡ／Ｄｉ
換回路３６でサンプリングされた波形データがゲート４
６を介してＲＡ　ＭデータバスＲＤへ取り込まれる。

しかして、上記トリガー匍制御回路４２２かも出力され
るコマンドｒｓＴＡＲＴＪ　（Ｓ’ｌ”ＡＲＴ信号）は
アドレスコントロール部４３のノアゲート８８、ノアゲ
ート７８を介してプレイフリップフロップ゛５６に入力
され、タイミング信号φＳに同期してこれをセットする
。この状態で、前録音がスタートするもので、上記プレ
イフリップフロラ１５６がセットされると、その出力が
アンドゲート６３を開き、ピッチレジスタ５１からのピ
ッチデータを加算器６８に供給する。−特記１意レジス
タ５２には初期値”０００００”（Ｏ番地）がセットさ
れており、ピッチレジスタ５】にはピッチデータ”０．
２５″がセットされているから、加算器６８は一時記憶
レジスタの同各に１１次０．２５を加算していく。その
加算データは波形メモリ部４４へ送られて、波形メモリ
４４１のＯ番地からｌｌａｌ次指定し、Ａ／Ｄ！（％回
路３６でサンプリングされた波形データが、波形メモリ
４４１のＯ番地から順次格納されていく。一方、ループ
エンドレジスタ５５には”０１０００”（１０００番地
）がセットされているから、比較器６９において加算器
６８から出力されるアンドレスデータが１０００　と一
致したときＬＯＯＰ信号を出力する。また、ループオン
フリラグフロツブ５７はセットされているから、アンド
ゲート７６が開き、ゲート８２をオンしてループスター
トレジスタ８１にセットされているアドレスデータ”ｏ
ｏｏｏｏ″を一時記憶レジスタ５２に転送する。その後
は再びピッチデータに応じてアドレス加算処理が続行さ
れる。すなわち、ルーツスタートレジスタ５４に吉己憶
されているルーゲスタートアドレスから、ループエンド
レジスタ５５　Ｖ（記憶されているループエンドアドレ
スまでを繰り返し指定し、録音動作を行なうものである
。

これが前録音状態である。

次に、キースイッチ群３３のトリガーキーを操作するか
、録音レベルが所定レベル以上になったとぎに、ＣＰ＠
３］はＲＥＣＴＲＩＧＧＥＲ命令を出力する（第７図ス
テップＳ４．Ｓ、及び第８図（９０゜すると、読み込み
信号ＷＲ３によりその命令が堆り込まれ、コマンド制御
回路４２１はコマンドｒＲＥＣＴＲＩＧＪを出力する。

このコマンドはトリガー制御回路４２２のノアゲート１
１２、ノアゲート１１３を介してトリガーフリラグフロ
ップ１１１に入力され、タイミング信号φ艮に同期して
これをセットする。また、アンドゲート１１７からは第
８図（２）に示すようにＴＲＩＧＯＮ信号が出力され、
ナントゲート１２２に入力される。従ってタイミング信
号Ｔ、がナントゲート１２２．１２３％オアゲート１２
５を介して５ＴＯＰ信号として出力され、アドレスコン
トロール部４３のノアゲート７８へ入力されて０チヤン
ネルのプレイフリップフロップ５６をリセットする（第
８図＠）。これによりアンドゲート６３のゲートが閉じ
てアドレス更新が停止する。また、ＴＲＩＧ　　ＯＮ信
号はナンドゲー）１２０にも入力され、タイミング信号
Ｔ、がナントゲート１２ｏ、１２Ｉ、オアゲート１２４
を介して５ＴＡＲＴ信号として出力する（第８図０」）
。このＳＴＡＲＴ信号はアドレスコントロール部４３の
ノアゲート８８へ入力され、１チヤンネルのプレイフリ
ップフロッグをセットする。１チヤンネルの一時記憶レ
ジスタ５２には”０１０００”、エンドレジスタ５３に
は”ｏｓｏｏｏ”、ピッチレジスタ５１には’０．２５
”がセットされており、１０００番地からアドレス史衝
動作が始まる。すなわち、波形メモリ４４１の１０００
番地から波形データが省き込まれる（ステップＳｓ）。

これが不録音動作である。ＣＰＵ３１は、定期的にコマ
ンドｒｓ’ｒＡＴＵＳ　　ＲＥＡＤＪを出力し、プレイ
フリップフロッグ５６のセット状態を読み取る（ステッ
プＳｔ）。

そしてプレイフリップフロップ５６がセットされていれ
ば、録音中と判断して次の処理に移らない（ステップＳ
ｓ）。しかして、比較器６９において加昇器６８から出
力されるアドレスデータがエンドレジスタ５３から出力
されるアドレスデータ″０８０００　”と一致すると、
ＬＯＯＰイｒ号を出力する。このとぎ、１チヤンネルの
ルーフ゛オンフリップフロップ５７はセットされていな
いので、アンドゲート７６は開かない。一方、上記ＬＯ
ＯＰ信号はバッファ７７に読み込まねてＥＮＤ信号とし
て出力され、ノアゲート７８に入力してプレイフリップ
フロップをリセットすると共に、メインコントロール部
４２のトリガー゛利側１回路４２２のバッファ１１８へ
人力されろ。第８図Ｃ！（１）に示すように、ＥＮＤ信
号がバック７１１８に入力されると、トリガー７リツプ
フロツプ１１１のＱ　ｉｔＪ：＋出力から１”が供給さ
れているアンドゲート１１４、ノアゲート１１５を介し
て出力されるタイミング信号Ｔ、の立上り（Ｔ＋の立下
り）でバッファ１１８に読み込み、次のタイミング信号
φＲでバッファ１】９に読み込んで、ノアゲート１０３
に供給する。この結果、録音フリップフロップ１０１が
リセットされ、そのＱ　Ｉ１１出力が１”となるから、
ノアゲート１０５を介してＲＥＣＯＦＦ信号が出力され
る（第８図（ハ）〜助）。従って、ナントゲート１１０
からはオアゲート１０９を介してタイミング信号Ｔｏ　
とＴ、が供給されてその出力はＴ。Ｔ、となり、ナント
ゲート１２３．オアゲート１２５を介してＴ、とＴ、の
タイミングで５ＴＯＰ信号が出力される（第８図（ハ）
）。このＳＴＯＰ　４Ｎ号はアドレスコントロール部４
３のノアゲート７８へ入力され、プレイフリップフロッ
プを０チヤンネル、１チヤンネルの両方ともリセットす
る。そのため、アンドゲート６３を閉じてアドレス５！
新が停止する。ＣＰＵ３１は、コマンドｒｓＴＡＴＵｓ
　　ＲＥＡＤＪによりプレイフリップ７０ツフ５６の内
容を読み、リセットされていることがわかると医の処理
に移る。

上記ステップＳ、までの処理でチャンネルＯにより波形
メモリの０査地から１０００番地まで繰り返し録音が成
され（前録音）、チャンネルｌにより波形メモリ４４１
の１０００番地から８０００査地まで録音が成されたわ
けであるが（本録音）、次の処理で前録音部分と本録音
部分をつなぐ処理を行なう。まず、ステップＳ９でチャ
ンネル０により録音された波形メモ９４４１００査地か
ら１０００番地の波形データをＤＭＡによりＣＰＵ３１
内のメモリ（図示せず）に転送する。すなわち、コマン
ド制御回路４２１からＤＭＡ制御回路４２４に対しＤＭ
Ａスタート信号とＤＭＡの方向を示す信号（ここでは波
形メモリ４４１→ＣＰＵ３１）が与えられ、Ｄ　Ｍ　Ａ
　！ＩＩ御回路４２４はＣＰＵ３１に対しＤ　ＭＡ　要
求信号ＲＱを出力する。ＣＰＵ３１は現在実行中の処理
を終わりＤＭＡ処理可Ｂ目となったとぎ［ＤＭＡ許可信
号ＡＫを送出し、ＤＭＡ転送が始まる。しかして、ＣＰ
Ｕ３　］内のメモリでは波形メモ＋７４４１の０査地か
ら１０００番地の波形データを記憶して、そのデータを
正しい順序に並べ換える（ステップＳ１゜）。すなわち
、０査地から１０００番地には繰り返し録音が成されて
いるため、ループエンド信号が出力されて前録音が停止
した位置が６００査地とすると、６０１番地以降には１
ループ前の録廿テータが残っているから、６０１：４１
地→１０００蚤堆、０査地→６００番地の１１１１で並
べ換えるのである。しかして、このトキのアドレスコン
トロール部４３の一時記憶レジスタ５２の記憶内容は’
００６００”であり、ルーズスタートレジスタ５４にｏ
　ｏ　ｏ　ｏ　ｏ　”、ループエンドレジスタ５５に”
０１０００”をセットし、ルーズオンレジスタ５７をセ
ットすれば、一時記憶レジスタ５２の内容は６０１→１
０００、Ｏ→６００と更新され、波形メモリ４４１から
正しい順番で読み出されろ。なお、波形メモ＋Ｊ　４４
１９ＪＯ査地から１０００査地を無条件に読み出して、
ＣＰＵ３１内のメモリで並べ換えてもよい。そのために
は、ＣＰＵ３１はコマンドｒＴＥＭＰ　　ＲＥ　Ａ　Ｄ
　Ｊを出力し、ゲート７０を開いて一時記憶レジスタ５
２の内容を読み取る。そして七の値が６００番地とわか
れば、上記の処理が可能となる。

次に、ステップＳｌ＋にて、並べ換えたＣＰＵ３１内の
メモリの内容を波形メモリ４４１のＯ番地から１０００
番地へＤ　Ｍ　Ａ転送する。

以上で録音処理が完了する。次に舟生処坤について説明
する。再生には、キーボード３２上の鍵を押してその鍵
に対応した音高で再生する方法と、キースイッチ群３３
内のモニタースイッチにより録音した音をそのまま再生
する方法があるが、ここでは前者の方法を説明する。ま
ず、キースイッチ群３３の再生キーを押して再生モード
にし、チャンネル０〜４のいずれかを指定する。上記０
８０例で１チヤンネルにより０〜８０００＠地に楽音波
形を録音しであるので、チャンネル１を指定し、初ＡＪ
Ｉ値として一時記憶レジスタ５２（ＴＥｈｉＰ）に’ｏ
ｏｏｏｏ”を、エンドレジスタ５３にｏ　ｓ　ｏ　ｏ　
ｏ　”をセットする。このセット動作は録音の場合と同
様でめろ。次に、キーボード３２上のある鍵を押すと、
その鍵に対応したピッチデータがヒツチレジスタ５１に
セットされる。しかして、ＣＩ’Ｕが丹生命令を出力す
ると、メインコントロール部４２のコマンド制御回路４
２１に’！、コマンド「Ｆ　ＬＡＹＪを出力する。この
コマンドｒＰＬＡＹＪはトリガー制御回路４２２のオア
ゲート１２４を介してアドレスコントロール部４３へ入
力され、ノアゲート８８．７８を介してプレイフリップ
フロラ１５６をタイミング信号φｓｖｃ同期してセット
する。従ってこのセットによりアンドゲート６３が開き
、録音時と同様に一時記憶レジスタ５２のアドレスデー
タを、ピッチレジスタ５１にセットされているピッチデ
ータに工６じて更新していく。このとき、インバースフ
リップ７０ツブ５８をコマンド「工ＮＶ　　０ＮＪＫよ
りセットしておくと、インバースフリップフロップ５８
から″′１″信号がエクスクル＝７プオアゲート６２に
入力し、従ってピッチレジスタ５１からエクスクル−シ
ブオアゲート６２を介して出力するデータは１”とｎ　
Ｏｎが反転する。従って加算器６８において一時記憶レ
ジスタ５２の内容に対しピッチデータの補数を加算する
ことになり、すなわちへ共処理を行なうことになって、
波形メモリ４４１からの逆転再生が可能となる。、マた
、このインバースフリップフロップ５８のリセットは、
コマンドｒＩＮＶ　０ＦＦＪによって行なう。

しかして、加算器６８から出力されるアドレスデータは
、その整数部１７ピツトが成形メそり部４４へ供給され
、小数部１３ビットが補間部４５へ供給される。波形メ
モリ部４４へ入力されたアドレスデータは、φＷのタイ
ミングで＋１回路４４】により＋１されて波形メモリ４
４１のアドレスを指定し、φＷのタイミングでそのまま
波形メモリ４４１のアドレスを指定する。づ−なわち、
時分割であるアドレスとその次のアドレスを指定するわ
けである。そして、波形メモリ４４１からωＬみ出され
た波形データは、Ｉ’ｔＡＭデータバスＲＤを介し、タ
イミング信号φＷに同期して＋１されたアドレスの波形
データが２ツチ４５２にセットされ、次のタイミング信
号φＳに同期してラッチ４５２のデータはレジスタ４５
３に、＋１されないアドレスデータによって読み出され
た波形データはレジスタ４５２に読み込まれる。そして
、減算器４５４においてレジスタ４５１の値からレジス
タ４５３の値を減算し、その点データに上記アドレスコ
ントロール部４３から送られてくるアドレスデータの小
数部を乗算器４５５により乗算することによって、整数
部のアドレスデータによって指定されろ波形データに対
する小数部の割合が得られ、加算器４５６によりレジス
タ４５３に記憶されているデータと加−算して直紛桶間
を実机し、Ｄ　／　Ａ変換回路３７へ出力する。Ｄ／Ａ
ＸＩ実回路３７では入力されたディジタル波形データを
アナログ値に変換し、チャンネル１指定により能動化さ
れているＶＣＡ３８．を介して条音出力端子３９１に出
力される。そして鍵を押し続けた場合には、ループオン
フリラグフロツノ５６をセットしていなければ記憶成形
をホ？、み出し終わったところで音は停止するが、ルー
プオンフリッグフロツ１５６をセットシ、ループスター
トレジスタ５４をループエンドレジスタ５５に適当な１
直をセットしておけは、鍵を押し絖げている開音が持続
する。鍵を騙したとぎにルーズオンレジスタ５７なリセ
ットすれは、波形を最後まで読み出して停止する。

〔発明の効果〕

以上祥述したように、この発明によれば、鎌音開姑時に
前録音を繰り返し行なっておぎ、トリガーｍ音開始によ
って本録音を行なうようにしたので、録音開始時に頭の
部分が切れずまた無駄な無録音部分ができない効果があ
る。

【図面の簡単な説明】

第１図乃至第８図は本発明の一実施例を示すもので、第
１図は全体構成図、第２図は音源制＃回路３４のブロッ
ク構成図、第３図はメインコミトロール部４２の詳細図
、第４図はアドレスコントロール部４３の詳細図、第５
図はトリカー制御回路４２２の詳細図、第６図は波形メ
モリ都４４と桶間部４５の詳細図、第７図は本発明の録
音動作を説明するためのフローチャート、′８Ａ８図は
本発明の′＃廿動作を説明するためのタイムチャートで
ある。また第９図は従来例を説明するための図である。 ３１・・・ＣＰＵ、３２・・・キーボード、３３・・・
キースイッチ群、３４・・・Ｖ源制御回路、３６・・・
Ａ／Ｄ変換回路、３７・・・Ｄ／Ａ変換回路、４１・・
・インターフェースｍ、４２・・・メインコントロール
部、４３・・・アドレスコントロール部、４４・・・波
形メモリ部、４５・・・桶間部、４２１・・・コマンド
制（３１回路、４２２・・・トリガー制御回路、４４１
・・・波形メモリ。

Claims (2)

【特許請求の範囲】
1. （１）楽音波形を書き込むための波形メモリと、外部音
   をサンプリングして上記波形メモリに書き込む手段と、
   上記波形メモリに書き込まれている楽音波形を読み出す
   読み出し手段と、制御手段と、この制御手段からの命令
   により上記波形メモリのアドレスを指定するアドレスコ
   ントロールロジック回路手段とを具備し、上記アドレス
   コントロールロジック回路手段は、上記制御手段からの
   前録音命令により上記波形メモリの所定アドレス領域を
   書き込みアドレスとして繰り返し指定する手段と、上記
   制御手段からの本録音命令により上記波形メモリの別の
   アドレス領域を書き込みアドレスとして指定する手段と
   を具備していることを特徴とする電子楽器。
2. （２）上記制御手段は、録音スタート指示に従って上記
   アドレスコントロールロジック回路手段に対し上記前録
   音命令を与え、所定音量レベル以上に上記外部音がなつ
   たときに発生するトリガー信号もしくは手動操作により
   発生するトリガー指示に従つて上記アドレスコントロー
   ルロジック回路手段に対し上記本録音命令を与えるよう
   にしたことを特徴とする特許請求の範囲第１項記載の電
   子楽器。