JPH0741599U - 遅延装置 - Google Patents

Abstract

(57)【要約】 【目的】操作子をリアルタイムで操作することにより、
遅延時間を連続的に任意に変化可能とする。 【構成】リアルタイム操作子１０と、その操作に応じて
遅延時間を設定する遅延時間設定手段１２と、遅延時間
設定手段１２により設定された遅延時間だけ信号を遅延
させる遅延手段１４とを備え、遅延時間設定手段１２
は、サンプリング周期より長い周期でリアルタイム操作
子１０の操作状態を検出する操作検出手段１６と、操作
検出手段１６の検出結果に応じて補間を行い、遅延時間
情報を遅延手段１４へ出力する制御信号補間手段１８と
を備え、遅延手段１４は、信号を読み書き可能に記憶す
る記憶手段２０と、小数点表現のアドレスの記憶手段２
０に記憶された記憶データを算出して遅延データを得る
遅延データ補間手段２２と、記憶手段２０および遅延デ
ータ補間手段２２とを制御する制御手段２４とを備え
る。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、遅延装置に関し、さらに詳細には、電子楽器において入力された楽 音信号を所定の遅延時間だけ遅延させて出力する遅延装置であって、遅延時間を 変化することのできる遅延装置に関する。

【０００２】

【考案の背景および考案が解決しようとする課題】

従来より、電子楽器の分野においては、入力された楽音信号を予め設定した所 定の遅延時間だけ遅延させて出力する遅延装置が知られており、こうした遅延装 置は、一般に遅延時間を変化することができるようになされている。

【０００３】 上記したような遅延時間を変化することのできる遅延装置としては、例えば、 特開昭６３−３２５９５号公報あるいは特公昭６３−３２３９３号公報に開示さ れた構成を備えた遅延装置が知られている。

【０００４】 特開昭６３−３２５９５号公報に開示された構成の遅延装置は、遅延時間を変 化させた際の楽音信号の不連続点の発生に伴うノイズの発生を防止するために、 遅延時間を変更する際に当該楽音信号をミューティングして、楽音信号の不連続 点の発生に伴うノイズの発生を防止している。

【０００５】 しかしながら、楽音信号の不連続点の発生に伴うノイズの発生を防止するため に、楽音信号をミューティングしてしまう場合には、外部の操作子のリアルタイ ム操作によって遅延時間を変化させると、発音中の楽音がミューティングにより 消えてしまうことになってしまい、リアルタイム操作で遅延時間を変更するには 適当でないという問題点があった。

【０００６】 また、特公昭６３−３２３９３号公報に開示された構成を備えた遅延装置は、 読み出しアドレスを変調信号で変調して、遅延時間を変化させるものであるが、 デイジタルメモリ４の出力側に補間手段を有していないものである。つまり、デ イジタルメモリ４に供給するアドレスは整数アドレスであり、例えば、変調信号 ＭＤ’が非常に低い周波数の場合（小数点の領域での変化が長く、ときどき整数 の領域が変化するような変調データの場合である。）には、整数の部分が変化し たときにだけ変調されるという、極めて不自然な変調が発生することになる。こ うしたことを防止するためには、不自然な変調がかからないような波形の変調信 号のみを予め記憶しておく必要があり、外部の操作子のリアルタイム操作により 任意の変調信号で変調を行い、それに基づき遅延時間を変更することは考慮され ていないという問題点があった。

【０００７】 即ち、上記したような従来の遅延装置においては、遅延時間をリアルタイムで 任意にデジタル的に制御することは、全く考慮されていないという問題点があっ た。

【０００８】 本考案は、従来の技術の有するこのような問題点に鑑みてなされたものであり 、その目的とするところは、リアルタイムで操作できる操作子を配設し、当該操 作子をリアルタイムで操作することにより遅延時間を連続的に任意に変化可能と し、しかもその際にミューティングを行わずに連続的に遅延時間を変化させても 、楽音信号の不連続点の発生に伴うノイズを発生する恐れのない遅延装置を提供 しようとするものである。

【０００９】

【課題を解決するための手段】

上記目的を達成するために、本考案における遅延装置は、リアルタイムで操作 制御するリアルタイム操作子と、上記リアルタイム操作子の操作に応じて、入力 端子より所定のサンプリング周期で入力される楽音信号の遅延時間を設定する遅 延時間設定手段と、上記遅延時間設定手段により設定された遅延時間分だけ、上 記楽音信号を遅延させて出力端子へ出力する遅延手段とを有し、上記遅延時間設 定手段は、上記サンプリング周期より長い第一の周期で上記リアルタイム操作子 の操作状態を検出し、上記リアルタイム操作子の操作状態を示す第一の制御信号 を出力する操作検出手段と、上記第一の制御信号を入力し、上記第一の周期より 短く、かつ上記サンプリング周期より長いか等しい第二の周期で補間を行い第二 の制御信号を生成し、上記第二の制御信号を上記遅延手段に出力する制御信号補 間手段とを有し、上記遅延手段は、上記入力端子より上記サンプリング周期で入 力される上記楽音信号を記憶データとして読み書き可能に記憶する記憶手段と、 上記記憶手段の読み出しアドレスとして小数点表現のアドレスを使用し、上記小 数点表現のアドレスに対応して上記記憶データにより補間を行い、遅延データを 生成して出力端子へ出力する遅延データ補間手段と、上記第二の制御信号に基づ いて、上記記憶手段から上記遅延データ補間手段への記憶データの読み出しおよ び上記遅延データ補間手段における遅延データの生成を制御する制御手段とを有 するようにしたものである。

【００１０】

【作用】

リアルタイム操作子を操作すると、この操作状態が第一の周期で操作検出手段 によって検出され、その検出結果たる第一の制御信号が制御信号補間手段に与え られる。制御信号補間手段は、第一の制御信号に基づき、第一の周期より短く、 かつサンプリング周期より長いか同等の周期で補間を行い、その結果を遅延時間 を示す第二の制御信号として制御手段に供給する。そして、制御手段は、記憶手 段より遅延信号算出に必要な遅延データを読み出し、遅延データ補間手段により 補間演算を行い、当該補間演算結果に基づき入力された楽音信号を遅延させて出 力する。

【００１１】

【実施例】

以下、添付の図面を参照しながら、本考案による遅延装置の実施例を詳細に説 明する。

【００１２】 図１は、本考案による遅延装置の第一の実施例を示すブロック構成図であり、 この遅延装置は、例えば、電子楽器の構成の一部として実施されるものである。

【００１３】 そして、この遅延装置は、中央処理装置（ＣＰＵ）により全体の制御を行うよ うになされており、リアルタイム操作子１０と、リアルタイム操作子１０の操作 に応じて、入力端子ＩＮより所定のサンプリング周期で入力された楽音信号の遅 延時間を設定する遅延時間設定手段１２と、遅延時間設定手段１２により設定さ れた遅延時間分だけ、入力端子ＩＮより入力された楽音信号を遅延させて出力端 子ＯＵＴへ出力する遅延手段１４とから構成されている。

【００１４】 リアルタイム操作子１０は、リアルタイムで操作可能な操作子であって、例え ば、電子楽器の制御に使用するためのエクスプレッション・ペダルなどのペダル 操作子や、ピッチ・ベンドの制御に使用するベンダーなどのレバー操作子であっ て、リアルタイムで操作可能な操作子のことである。

【００１５】 また、遅延時間設定手段１２は、サンプリング周期より長い所定の周期（以下 、第一の周期と称す。）でリアルタイム操作子１０の操作状態を検出する操作検 出手段１６と、操作検出手段１６の検出結果（第一の制御信号）を入力され、そ れに応じて補間を行い、その結果を遅延時間情報（第二の制御信号）として遅延 手段１４へ出力する制御信号補間手段１８とから構成されている。

【００１６】 この制御信号補間手段１８は、第一の周期より短く、かつサンプリング周期よ り長いか同等の周期（以下、第二の周期と称す。）で所定の補間を行い、その結 果を遅延時間情報として遅延手段１４へ供給するものである。

【００１７】 即ち、制御信号補間手段１８においては、以下のような処理が行われている。 なお、操作検出手段１６において第一の周期によって検出した検出値ａ〜検出値 ｂを、直線補間によって補間するものとし、第一の周期を第二の周期の「０」〜 「ｎ−１」のｎステップに補間する場合に関して説明する。

【００１８】 まず、１ステップ分の変化量ｄを、 ｄ＝（ｂ−ａ）（１／ｎ） より算出する。

【００１９】 以下、第二の周期で１ステップ毎にｄを累算して、補間値Ｄｎを遅延手段１４ へ出力する。

【００２０】 即ち、 Ｄ_n＝ａ＋（ｄ×ｎ） の演算を実行することとなる。各ステップ毎に詳細に示すと、 ０ステップ Ｄ₀＝ａ＋０＝ａ １ステップ Ｄ₁＝ａ＋ｄ ２ステップ Ｄ₂＝ａ＋２ｄ ３ステップ Ｄ₃＝ａ＋３ｄ ・ ・ ・ （ｎ−１）ステップ Ｄ_n-1＝ａ＋（ｎ−１）ｄ となる。

【００２１】 さらに、遅延手段１４は、入力端子ＩＮから入力された楽音信号を読み書き可 能に記憶する記憶手段２０と、小数点表現のアドレスの記憶手段２０に記憶され た記憶データを算出して遅延データを得る遅延データ補間手段２２と、記憶手段 ２０および遅延データ補間手段２２とを制御する制御手段２４とから構成されて いる。

【００２２】 ここにおいて制御手段２４は、制御信号補間手段１８から入力された遅延時間 情報が示す遅延時間に対応した値の制御信号を記憶手段２０に入力することによ り、書き込みアドレスから当該遅延時間に対応したアドレスだけ離れた小数点表 現のアドレスの記憶データの補間に必要な複数の記憶データを、記憶手段２０か ら読み出す制御を行う。

【００２３】 さらに、制御手段２４は、記憶手段２０から読み出した小数点表現のアドレス を遅延データ補間手段２２に供給し、遅延データ補間手段２２における補間演算 の制御を行う。

【００２４】 また、遅延データ補間手段２２においては、以下のような処理が行われている 。まず、制御信号補間手段１８から供給された遅延時間情報により、記憶手段２ ０から読み出す小数点表現のアドレスが（Ｉ＋Ｄ）とし（Ｉ：整数アドレス、Ｄ ：小数点アドレス）、整数アドレスＩの記憶データがＷ_I、整数アドレスＩ＋１ の記憶データがＷ_I+1とすると、小数点表現のアドレス（Ｉ＋Ｄ）のデータ（遅 延データ）Ｗ_I+Dは、 Ｗ_I+D＝Ｗ_I+1×Ｄ＋Ｗ_I×（１−Ｄ） という補間演算によって算出できる。

【００２５】 以上の構成において、リアルタイム操作子１０を操作すると、この操作状態が 第一の周期で操作検出手段１６によって検出され、その検出結果（第一の制御信 号）が制御信号補間手段１８に与えられる。制御信号補間手段１８は、第一の周 期より短く、かつサンプリング周期より長いか同等の第二の周期で補間を行い、 その結果を遅延時間情報（第二の制御信号）として制御手段２４に供給する。そ して、制御手段２４は、記憶手段２０より遅延信号算出に必要な遅延データを読 み出し、遅延データ補間手段２２により補間演算を行い、当該補間演算結果に基 づき入力された楽音信号を遅延させて出力する。

【００２６】 このため、遅延時間を変更したときにも楽音信号の不連続点が発生しないよう に補間が行われるので、ノイズの発生を確実に防止することができる。

【００２７】 なお、上記した第一の実施例においては、制御信号補間手段１８に関しては、 直線補間を行う処理に関して説明したが、これに限られるものではなく、積分回 路やフィルタをシミュレートしたものや、ｎ次関数によるｎ次補間などのように 、他の補間方法による処理をしてもよいことは勿論である。

【００２８】 また、積分回路やフィルタをシミュレートしたものについては、時定数に相当 するパラメータの値によって、補間の変化する速度を任意に制御することができ る。

【００２９】 さらに、操作検出手段１６がリアルタイム操作子１０の操作状態を読み出す周 期たる第一の周期は、第一の実施例においては定期的なものであるが、リアルタ イム操作子１０の操作量が所定量以上になったときだけ、その値を検出し出力す るような非周期的なものとしてもよい。

【００３０】 また、遅延データ補間手段の補間方法も、電子楽器の記憶波形読み出し方式の 音源装置などで使用される補間方法を用いてもよい。

【００３１】 図２は、本考案による遅延装置の第ニの実施例を示すブロック構成図であり、 各構成要素の処理をＣＰＵとＤＳＰとにより実現している点で第一の実施例と異 なるものである。

【００３２】 即ち、第ニの実施例においては、遅延時間設定手段１２の操作検出手段１６は ＣＰＵで構成され、遅延時間設定手段１２の制御信号補間手段１８および遅延手 段１４（記憶手段２２、遅延データ補間手段２２および制御手段２４）はＤＳＰ で構成されている。

【００３３】 図３は、第二の実施例における操作検出手段１６の処理を示すフローチャート であるが、この操作検出手段１６は、サンプリング周期より長い周期で動作する ものであり、例えば、サンプリング周期Ｔ_sのｎ倍の周期で動作するものとする と、時間ｎＴ_s毎に図３に示すフローチャートの処理が実行されることになる。

【００３４】 即ち、まず、ステップＳ３０２において、リアルタイム操作子１０の現在値Ｐ を、時間ｎＴ_s毎に入力する。

【００３５】 ステップＳ３０２の処理を終了すると、ステップＳ３０４へ進み、ステップＳ ３０２において入力された現在値Ｐと、先に制御信号補間手段１８に出力した出 力値Ｐ_cとを比較する。

【００３６】 ステップＳ３０４の判断結果により、現在値Ｐと出力値Ｐ_cとが同一であると 判断された場合には、リアルタイム操作子１０は何等の操作もなされてはないた め、以降の処理は何も行わずに、このフローチャートの処理を終了する。

【００３７】 一方、ステップＳ３０４の判断結果により、現在値Ｐと出力値Ｐ_cとが同一で ない（異なっている）と判断された場合には、リアルタイム操作子１０は操作さ れたものであり、ステップＳ３０６へ進む。

【００３８】 ステップＳ３０６においては、出力値Ｐ_cを現在値Ｐに書き換える。そして、 ステップＳ３０６の処理を終了すると、ステップＳ３０８へ進む。

【００３９】 ステップＳ３０８では、ステップＳ３０６において書き換えられた出力値Ｐ_c を、制御信号補間手段１８へ出力し、このフローチャートの処理を終了する。

【００４０】 以上の操作検出手段１６の処理は、第一の実施例の場合とは異なり、リアルタ イム操作子１０が操作されたときにのみ、当該操作に基づく操作データを制御信 号補間手段１８へ出力するようになっている。

【００４１】 図４は、第二の実施例における制御信号補間手段１８の処理を示すフローチャ ートであるが、この制御信号補間手段１８の動作は、後述するステップＳ４０８ で実行される演算により充放電特性をシミュレートするものであり、操作検出手 段１６から入力される出力値Ｐ_cが、制御信号補間手段１８に入力される毎に、 その充放電の目標値が変更されるようになっている。

【００４２】 また、制御信号補間手段１８はサンプリング周期Ｔ_sで動作するようになされ ているので、時間Ｔ_s毎に図４に示すフローチャートの処理が実行されることに なる。

【００４３】 なお、「Ｔ_s＜ｌＴ_s＜ｎＴ_s」（ｌ、ｎは正の整数。）の場合における「ｌＴ_s 」の周期で動作してもよい。

【００４４】 まず、ステップＳ４０２においては、リアルタイム操作子１０が操作されて、 出力値Ｐ_cが入力されたか否かを判断する。

【００４５】 ステップＳ４０２の判断結果が肯定（Ｙ）、即ち、リアルタイム操作子１０が 操作されて出力値Ｐ_cが入力された場合にはステップＳ４０４へ進み、ステップ Ｓ４０２の判断結果が否定（Ｎ）、即ち、リアルタイム操作子１０が操作されて おらず出力値Ｐ_cが入力されなかった場合には、ステップＳ４０６へ進む。

【００４６】 ステップＳ４０４においては、出力値Ｐ_cが入力されたため、充放電の目標値 Ｍを出力値Ｐ_cに変更する。

【００４７】 ステップＳ４０４の処理を終了すると、ステップＳ４０６へ進み、図示しない 操作子によって指定された値Ｋを設定する。この値Ｋは、充放電回路の時定数に 対応するもので、適宜図示しない操作子の操作によって設定可能である。

【００４８】 ステップＳ４０６の処理を終了すると、ステップＳ４０８へ進み、 Ｄ_n＋（Ｍ−Ｄ_n）／Ｋ の演算を実行して充放電特性をシミュレートし、Ｄ_nを変更する。

【００４９】 ステップＳ４０８の処理を終了すると、ステップＳ４１０へ進み、ステップＳ ４０８で得たＤ_nを遅延データとして遅延手段１４へ出力し、このフローチャー トの処理を終了する。

【００５０】 従って、上記した第二の実施例によれば、操作子データの補間処理はＤＳＰで 行うようにして、処理をＣＰＵとＤＳＰとに分割しており、さらにＣＰＵから制 御信号補間手段１８へ転送するデータが、リアルタイム操作子１０を操作したと きだけでよいように構成されているため、定期的にリアルタイム操作子データを 転送するものに比べて、ＣＰＵ処理の負担が軽減され、他の処理を行うことがで きるようになる。

【００５１】 なお、上記した第二の実施例に関しても、第一の実施例と同様な種々の変形を 行ってよいことは勿論である。

【００５２】 以上説明したように、上記した本考案による第一の実施例あるいは第二の実施 例のいずれにおいても、リアルタイム操作子１０を操作することにより、遅延時 間の変化をリアルタイムで行うことができるようになるので、演奏会場の雰囲気 や演奏状態に合わせて遅延時間を制御することが可能となり、演奏表現が極めて 豊かになる。

【００５３】 即ち、具体的には、次のような場合に本考案を利用することができる。

【００５４】 １．ビブラート 遅延信号が発生中に遅延時間をリアルタイムで変化すると周波数変調が発生し 、その制御を周期的にするとビブラート効果を付加することができる。

【００５５】 発振器によって発生された周期信号による変調とは異なって、演奏者の制御に 応じたビブラート効果を付加することができる。

【００５６】 ２．ピッチベンド 上記した周波数変調を一方にして制御すると、ピッチベンド効果を付加するこ とができる。例えば、遅延時間を短くする方に制御すると、ピッチが上昇する。 その反対に、遅延時間を長くする方に制御すると、ピッチが下降する。

【００５７】 従って、演奏者の制御に応じたピッチベンド効果を、リアルタイムで付加する ことができる。

【００５８】 なお、音源を備えた電子楽器においては、音源を直接制御して自由にピッチベ ンドの制御をできるものがあるが、本考案は外部から入力された楽音信号にピッ チベンド効果を付加している点でその構成が異なるものである。

【００５９】 ３．遅延時間のリアルタイム設定 演奏テンポに合った遅延時間を設定するすることができるので、演奏テンポに 合った繰り返し周期の遅延信号を得る場合に有利である。即ち、遅延信号を聴取 しながらリアルタイム操作子を操作することができるため、演奏テンポが変化し ても、確実に対応することができる。

【００６０】 なお、演奏テンポの周期で操作子のスイッチを操作することによって、遅延時 間を設定することができる遅延装置はあるが、このようなものでは、操作した次 の周期から遅延時間が変化するようになっており、不連続な変化をするもので、 本考案のように連続的に遅延時間が変化するものではない。

【００６１】

【考案の効果】

本考案は、以上説明したように構成されているので、以下に記載されるような 効果を奏する。

【００６２】 リアルタイムで操作制御するリアルタイム操作子と、リアルタイム操作子の操 作に応じて入力端子より所定のサンプリング周期で入力される楽音信号の遅延時 間を設定する遅延時間設定手段と、遅延時間設定手段により設定された遅延時間 分だけ、楽音信号を遅延させて出力端子へ出力する遅延手段とを有し、遅延時間 設定手段は、サンプリング周期より長い第一の周期でリアルタイム操作子の操作 状態を検出し、リアルタイム操作子の操作状態を示す第一の制御信号を出力する 操作検出手段と、第一の制御信号を入力し、第一の周期より短く、かつサンプリ ング周期より長いか等しい第二の周期で補間を行い第二の制御信号を生成し、第 二の制御信号を遅延手段に出力する制御信号補間手段とを有し、遅延手段は、入 力端子よりサンプリング周期で入力される楽音信号を記憶データとして読み書き 可能に記憶する記憶手段と、記憶手段の読み出しアドレスとして小数点表現のア ドレスを使用し、その小数点表現のアドレスに対応して記憶データにより補間を 行い、遅延データを生成して出力端子へ出力する遅延データ補間手段と、第二の 制御信号に基づいて、記憶手段から遅延データ補間手段への記憶データの読み出 しおよび遅延データ補間手段における遅延データの生成を制御する制御手段とを 有するようにしたため、リアルタイム操作子を操作すると、この操作状態が第一 の周期で操作検出手段によって検出され、その検出結果たる第一の制御信号が制 御信号補間手段に与えられる。そして、制御信号補間手段は第一の制御信号に基 づき、第一の周期より短く、かつサンプリング周期より長いか同等の周期で補間 を行い、その結果を遅延時間を示す第二の制御信号として制御手段に供給する。 さらに、制御手段は、記憶手段より遅延信号算出に必要な遅延データを読み出し 、遅延データ補間手段により補間演算を行い、当該補間演算結果に基づき入力さ れた楽音信号を遅延させて出力する。

【００６３】 従って、本考案によれば、リアルタイム操作子を操作することにより遅延時間 を連続的に任意に変化することが可能であり、しかもその際にミューティングを 行わずに連続的に遅延時間を変化させても、楽音信号の不連続点の発生に伴うノ イズを発生する恐れを確実に防止することができる。

【図面の簡単な説明】

【図１】本考案による遅延装置の第一の実施例を示すブ
ロック構成図である。

【図２】本考案による遅延装置の第二の実施例を示すブ
ロック構成図である。

【図３】第二の実施例における操作検出手段の処理を示
すフローチャートである。

【図４】第二の実施例における制御信号補間手段の処理
を示すフローチャートである。

【符号の説明】

１０ リアルタイム操作子 １２ 遅延時間設定手段 １４ 遅延手段 １６ 操作検出手段 １８ 制御信号補間手段 ２０ 読み書き可能記憶手段 ２２ 遅延データ補間手段 ２４ 制御手段

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】 リアルタイムで操作制御するリアルタイ
   ム操作子と、 前記リアルタイム操作子の操作に応じて、入力端子より
   所定のサンプリング周期で入力される楽音信号の遅延時
   間を設定する遅延時間設定手段と、 前記遅延時間設定手段により設定された遅延時間分だ
   け、前記楽音信号を遅延させて出力端子へ出力する遅延
   手段とを有し、 前記遅延時間設定手段は、 前記サンプリング周期より長い第一の周期で前記リアル
   タイム操作子の操作状態を検出し、前記リアルタイム操
   作子の操作状態を示す第一の制御信号を出力する操作検
   出手段と、 前記第一の制御信号を入力し、前記第一の周期より短
   く、かつ前記サンプリング周期より長いか等しい第二の
   周期で補間を行い第二の制御信号を生成し、前記第二の
   制御信号を前記遅延手段に出力する制御信号補間手段と
   を有し、 前記遅延手段は、 前記入力端子より前記サンプリング周期で入力される前
   記楽音信号を、記憶データとして読み書き可能に記憶す
   る記憶手段と、 前記記憶手段の読み出しアドレスとして小数点表現のア
   ドレスを使用し、前記小数点表現のアドレスに対応して
   前記記憶データにより補間を行い、遅延データを生成し
   て出力端子へ出力する遅延データ補間手段と、 前記第二の制御信号に基づいて、前記記憶手段から前記
   遅延データ補間手段への記憶データの読み出しおよび前
   記遅延データ補間手段における遅延データの生成を制御
   する制御手段とを有することを特徴とする遅延装置。
2. 【請求項２】 リアルタイムで操作制御するリアルタイ
   ム操作子と、 前記リアルタイム操作子の操作に応じて、入力端子より
   所定のサンプリング周期で入力される楽音信号の遅延時
   間を設定する遅延時間設定手段と、 前記遅延時間設定手段により設定された遅延時間分だ
   け、前記楽音信号を遅延させて出力端子へ出力する遅延
   手段とを有し、 前記遅延時間設定手段は、 前記サンプリング周期より長い第一の周期で前記リアル
   タイム操作子の操作状態を検出し、前記リアルタイム操
   作子の操作状態を示す第一の制御信号を出力する操作検
   出手段と、 前記第一の制御信号を入力し、前記第一の周期より短
   く、かつ前記サンプリング周期より長いか等しい第二の
   周期で補間を行い第二の制御信号を生成し、前記第二の
   制御信号を前記遅延手段に出力する制御信号補間手段と
   を有し、 前記遅延手段は、 前記入力端子より前記サンプリング周期で入力される前
   記楽音信号を、記憶データとして読み書き可能に記憶す
   る記憶手段と、 前記記憶手段の読み出しアドレスとして小数点表現のア
   ドレスを使用し、前記小数点表現のアドレスに対応して
   前記記憶データにより補間を行い、遅延データを生成し
   て出力端子へ出力する遅延データ補間手段と、 前記第二の制御信号を入力されて、書き込みアドレスか
   らの前記第二の制御信号に対応したアドレスだけ離れた
   小数点表現のアドレスの記憶データの補間に必要な複数
   の記憶データを前記記憶手段から前記遅延データ補間手
   段へ読み出すとともに、前記遅延データ補間手段に小数
   アドレスを供給して補間演算をさせる制御手段とを有す
   ることを特徴とする遅延装置。