JP3223555B2 - 波形読出装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＤＰＣＭ（差分パルス
符号変調）方式で記憶された波形データに対してループ
再生を行なって楽音を生成する電子楽器等に用いられる
波形読出装置に関する。

【０００２】

【従来の技術及び発明が解決しようとする課題】電子楽
器の音源としてＰＣＭ方式の音源が開発されている。Ｐ
ＣＭ方式の音源では、自然楽器の楽音などの音響信号が
所定のサンプリング周波数でサンプリングされ、各サン
プル値が量子化された後、その量子化されたサンプル値
が２進符号に符号化され、各符号が波形データとして予
めメモリ（波形メモリ）に記憶される。その波形データ
は、演奏に応じて読み出され、電子楽器の音源波形とし
て使用される。

【０００３】ＰＣＭ方式の音源は、自然界の様々な音の
音色に忠実に従った楽音を生成できるという特徴を有す
る。ここで、周波数特性及びＳ／Ｎ特性が優れた楽音を
得るためには、音響信号を高いサンプリング周波数（例
えば４４ｋＨｚ程度）でサンプリングし、かつ各サンプ
ルを大きな量子化ビット数（例えば１６ビット）で量子
化しなければならない。この結果、波形データを記憶す
るために大きな記憶容量の波形メモリを必要とする。

【０００４】このような問題点を解決するために、ＤＰ
ＣＭ方式の音源が開発されている。ＤＰＣＭ方式の音源
では、ＰＣＭ方式の場合と同様にして音響信号の量子化
されたサンプル値が得られた後に、隣接するサンプル値
間の差分値が計算され、各差分値が２進符号に符号化さ
れ、それが差分値データとして予め波形メモリに記憶さ
れる。その差分値データは、演奏に応じて読み出されて
順次積分され（累算され）、その結果得られる波形デー
タが電子楽器の音源波形として使用される。

【０００５】一般に、音響信号の各サンプル値の差分値
は、元のサンプル値に比べてダイナミックレンジが狭
い。このため、ＰＣＭ方式の場合と同じ音質の楽音を生
成するために、ＤＰＣＭ方式の場合には、差分値データ
の符号長を、ＰＣＭ方式の場合における波形データの符
号長より短くすることができる。従って、ＤＰＣＭ方式
の場合には、データの記憶容量をＰＣＭ方式の場合より
小さくすることが可能となる。

【０００６】一方、ＰＣＭ方式において波形メモリの記
憶容量の削減を図った音源として、いわゆるループ再生
方式の音源が開発されている。ループ再生方式の音源で
は、音響信号の楽音の音色が変化しない区間（例えばサ
スティーン区間）については、その区間の一部分の音響
信号のみが波形データとして波形メモリに記憶される。
そして、演奏時には、この区間の波形データが波形メモ
リから繰り返し読み出され、電子楽器の音源波形として
使用される。

【０００７】ループ再生方式では、音響信号の全ての区
間の波形データを記憶する必要はないため、波形データ
の記憶容量の削減効果が大きい。従って、このループ再
生方式を上述のＤＰＣＭ方式と組み合せることによっ
て、差分値データの記憶容量を更に削減できることが期
待される。

【０００８】ここで、ＰＣＭ方式におけるループ再生で
は、波形メモリから波形データが読み出される場合、波
形メモリの読出しアドレスが所定のエンドアドレスに達
したら、その読出しアドレスがループスタートアドレス
に戻された後に波形データメモリからの波形データの読
出しが続行される。

【０００９】これに対して、ＤＰＣＭ方式においては、
波形メモリ上の連続するアドレスの各差分値データを順
次読み出して積分してゆかなければ、正しい波形データ
を得ることはできない。従って、ＤＰＣＭ方式において
ループ再生を行なおうとする場合には、アドレスがエン
ドアドレスからループスタートアドレスに戻される場合
に、エンドアドレスにおける積分結果である波形出力
が、ループスタートアドレスにおいて本来演算される積
分結果と異ならないように制御を行なう必要がある。さ
もないと、ループの毎にバイアスが重畳され続けてしま
い、生成される楽音に大きな雑音が含まれることになっ
てしまう。

【００１０】このような問題点を解決するに、それぞれ
における積分結果である各波形出力が共に０となるよう
なエンドアドレスとループスタートアドレスを選択する
ようにした従来例がある。しかし、この従来例では、エ
ンドアドレスとループアドレスとして選択可能なアドレ
スが限られ、また、その条件を満たすアドレスを検出す
るために煩雑な作業を必要とするという問題点を有して
いる。

【００１１】また、エンドアドレスとループアドレスに
よって定まるループ区間において、波形出力の平均値が
０となるように差分値データに修正を加えるようにした
従来例もある。しかし、この従来例の場合、例えば音色
データを何百種類も記憶するような電子楽器の開発にお
いては、各音色毎に、ループ区間の波形出力の平均値を
計算し差分値データを修正する処理を行なわなければな
らず、非常に煩雑な作業を必要とするという問題点を有
している。また、この従来例では、ループ区間内の波形
に修正が加えられるため、生成される楽音の音質を劣化
させてしまうおそれがあるという問題点も有している。

【００１２】本発明の課題は、ループ区間の設定を簡単
に行うことができ、音質の劣化も少なく、かつ音源規模
の増大を抑えることのできる電子楽器の波形読出装置を
実現することにある。

【００１３】

【課題を解決するための手段】本発明は、まず、音響信
号波形の隣接する波形値間の差分値を示す差分値データ
を記憶すると共に、前記音響信号波形の所定のループス
タート時点における波形値を記憶する波形記憶手段を有
する。

【００１４】次に、波形記憶手段から差分値データを順
次読み出すための複数のアドレスであって、音響信号の
所定のループスタート時点から所定のループエンド時点
までの区間の差分値データを繰り返す読み出すためのア
ドレスを生成するアドレス生成手段を有する。

【００１５】更に、サンプリングタイミング毎に、通常
はアドレス生成手段で生成されたアドレスの整数部であ
る上位アドレス及び当該上位アドレスの１つ前のアドレ
スを表わすデクリメントアドレスを選択出力し、アドレ
ス生成手段で生成されたアドレスが所定のループエンド
時点から所定のループスタート時点に折り返るタイミン
グではデクリメントアドレスに代えて所定のループスタ
ート時点における波形値が記憶されたアドレスを選択出
力する選択出力手段と、選択出力手段により選択出力さ
れたデクリメントアドレスにより波形記憶手段から順次
読み出された各差分値データを順次積分することにより
積分値を演算する積分演算手段と、選択出力手段により
選択出力された所定のループスタート時点における波形
値が記憶されたアドレスにより波形値が読み出されたと
きは、積分演算手段で演算された積分値を波形値に設定
し直す波形設定手段と、選択出力手段により選択出力さ
れた上位アドレスデータ、積分演算手段からの積分値、
及びアドレス生成手段からのアドレスの小数部を表わす
下位アドレスデータに基づいて波形データを補間して出
力する補間手段と、を有する。

【００１６】ここで、波形記憶手段において音響信号波
形の所定のループスタート時点における波形値が記憶さ
れるアドレスは、例えば所定のループエンド時点に対応
するアドレスである。

【００１７】

【作用】選択出力手段は、サンプリングタイミング毎
に、通常はアドレス生成手段で生成されたアドレスの整
数部である上位アドレス及び当該上位アドレスの１つ前
のアドレスを表わすデクリメントアドレスを選択出力
し、アドレス生成手段で生成されたアドレスが所定のル
ープエンド時点から所定のループスタート時点に折り返
るタイミングではデクリメントアドレスに代えて所定の
ループスタート時点における波形値が記憶されたアドレ
スを選択出力する。 そして、デクリメントアドレスによ
り、順次波形記憶手段から差分値データを読み出して積
分することにより、音響信号波形を復元する。また、所
定のループエンド時点から所定のループスタート時点に
折り返るタイミングでは、所定のループスタート時点に
おける波形値が読み出され、積分値がこの波形値に設定
し直される。そしてこの積分値、上位アドレスにより読
み出された差分値及びアドレスの小数部である下位アド
レスデータにより出力波形データを生成する。

【００１８】このように、積分値は、ループ動作毎に、
ループスタートアドレスにおいて本来演算される積分値
に戻されることになるため、ループの毎にバイアスが重
畳され続けてしまうという事態を避けることができる。

【００１９】

【実施例】以下、本発明の実施例につき詳細に説明す
る。図１は、本発明の実施例の全体構成図である。

【００２０】アドレスジェネレータ１０１は、特には図
示しない電子楽器の制御回路からの指示に基づいて、ア
ドレスの更新動作を行い、波形ＲＯＭ１０２に対してア
ドレス出力１０４を出力すると共に、積分補間回路１０
３に対して補間用小数部１０６、積分値ステップ信号１
０７及びループ信号１０８を出力する。

【００２１】波形ＲＯＭ１０２は、原則として楽音の差
分値データを記憶し、アドレスジェネレータ１０１から
のアドレス出力１０４に対応する差分値を記憶データ１
０５として積分補間回路１０３に出力する。なお、エン
ドアドレスには、差分値ではなく、ループスタートアド
レスにおける積分値が記憶されている。

【００２２】積分補間回路１０３は、アドレスジェネレ
ータ１０１からの補間用小数部１０６及び積分値ステッ
プ信号１０７に基づいて、波形ＲＯＭ１０２から出力さ
れる記憶データ１０５に対して積分（累算）演算及び補
間演算を実行し、更に、アドレスジェネレータ１０１か
らのループ信号１０８に基づいてループ再生処理を実行
する。その結果、積分補間回路１０３は、波形出力１０
９を出力する。

【００２３】図２は、図１のアドレスジェネレータ１０
１の回路構成図である。破線から上はアドレス更新部分
であり、現在値アドレスＲＡＭ２０１、アドレス歩進量
ＲＡＭ２０２、加算器２０３、エンドアドレスＲＡＭ２
０４、比較器２０５、減算器２０６、ループスタートア
ドレスＲＡＭ２０７、加算器２０８、及びデータセレク
タ２０９とで構成される。

【００２４】破線から下はアドレス送出部分であり、デ
クリメンタ２１１、アドレスセレクタ２１２、及びアド
レスレジスタ２１３とで構成される。以下に図２のアド
レスジェネレータ１０１の動作について説明する。

【００２５】まず、現在値アドレスＲＡＭ２０１には、
各サンプリングタイミング毎に出力される図１の波形出
力１０９に対応する現在値アドレスが保持される。次
に、アドレス歩進量ＲＡＭ２０２には、特には図示しな
い電子楽器の制御回路から設定され、ユーザによる演奏
操作などに基づいて指定される音高に対応するアドレス
歩進量が保持される。

【００２６】また、エンドアドレスＲＡＭ２０４には、
特には図示しない電子楽器の制御回路から設定され、図
１の波形ＲＯＭ１０２から読み出されるべき記憶データ
１０５のエンドアドレスが保持される。

【００２７】更に、ループスタートアドレスＲＡＭ２０
７には、図１の波形ＲＯＭ１０２から読み出されるべき
記憶データ１０５のループスタートアドレスが保持され
る。このループスタートアドレスは、特には図示しない
電子楽器の制御回路から設定される。

【００２８】そして、まず、加算器２０３は、各サンプ
リングタイミング毎に、現在値アドレスＲＡＭ２０１に
保持される現在値アドレスにアドレス歩進量ＲＡＭ２０
２に保持されるアドレス歩進量を順次加算する。なお、
加算器２０３は、通常、ローレベルの積分値ステップ信
号１０７を出力している。

【００２９】このようにして得られた更新値アドレス
は、比較器２０５においてエンドアドレスＲＡＭ２０４
から出力されているエンドアドレスと比較される。そし
て、更新値アドレスの方がエンドアドレスより小さけれ
ば、比較器２０５から出力されるループ信号１０８はロ
ーレベルとなり、データセレクタ２０９は、上記更新値
アドレスを新たな現在値アドレスとして現在値アドレス
ＲＡＭ２０１に格納する。

【００３０】以上のように現在値アドレスが更新される
毎に、その現在値アドレスの小数部は補間用小数部１０
６として図１の積分補間回路１０３に入力され、波形出
力１０９を得るための後述する補間演算に使用される。

【００３１】また、現在値アドレスの整数部は、整数部
２１０としてアドレスセレクタ２１２及びデクリメンタ
２１１に入力される。今、アドレスセレクタ２１２及び
アドレスレジスタ２１３には、各サンプリングタイミン
グ毎に図３(a) に示されるようなクロックＣＬＫが供給
される。そして、前述したループ信号１０８がローレベ
ルの場合には、アドレスセレクタ２１２は、図３(a) に
示されるように、各サンプリングタイミングにおいて上
記クロックＣＬＫのパルスが入力する毎に、更新値アド
レス（現在値アドレス）の整数部２１０及びデクリメン
タ２１１の出力であるデクリメントアドレスを順次選択
する。

【００３２】この結果、アドレスレジスタ２１３は、各
サンプリングタイミングの前半の期間で、更新値アドレ
スの整数部２１０を選択してアドレス出力１０４として
波形ＲＯＭ１０２に出力し、後半の期間で上記整数部２
１０の値が−１された値であるデクリメントアドレスを
選択してアドレス出力１０４として波形ＲＯＭ１０２に
出力する。

【００３３】そして、デクリメントアドレスであるアド
レス出力１０４に基づいて図１の波形ＲＯＭ１０２から
読み出される記憶データ１０５（差分値）は、後述する
桁上がりが発生した場合に、積分補間回路１０３におい
て、後述する積分演算に使用される。また、更新値アド
レスの整数部２１０であるアドレス出力１０４に基づい
て波形ＲＯＭ１０２から読み出される記憶データ１０５
は、積分補間回路１０３において、後述する補間演算に
使用される。

【００３４】上述の現在値アドレスの更新動作におい
て、加算器２０３は、図４(a) に示されるように、整数
部と小数部とからなる現在値アドレスに小数部のみから
なるアドレス歩進量を加算し、更新値アドレスを出力す
る動作を行なう。この場合に、更新値アドレスにおいて
その小数部から整数部への桁上がり（Carry ）が発生す
ると、加算器２０３は、ハイレベルの積分値ステップ信
号１０７を出力する。この積分値ステップ信号１０７
は、図１の積分補間回路１０３において、後述する記憶
データ１０５（差分値）の積分演算を指示するための制
御信号として使用される。

【００３５】上述の桁上がりが発生した場合には、更新
値アドレス（現在値アドレス）の整数部２１０は＋１さ
れるため、そのサンプリングタイミングにおいては、ア
ドレスレジスタ２１３からは前回のサンプリングタイミ
ングに比較してそれぞれ値が＋１された更新値アドレス
の整数部２１０とデクリメントアドレスの組が出力され
る。

【００３６】そして、積分補間回路１０３では、後述す
るように、ハイレベルの積分値ステップ信号１０７に基
づいて、デクリメントアドレスに対応する記憶データ１
０５（図１）の積分演算が実行される。また、積分補間
回路１０３では、更新値アドレスの整数部２１０に対応
する記憶データ１０５に基づいて補間演算が実行され
る。

【００３７】次に、上述の現在値アドレスの更新動作に
おいて、加算器２０３から出力される更新値アドレスが
エンドアドレスＲＡＭ２０４から出力されているエンド
アドレスより大きくなると、比較器２０５から出力され
るループ信号１０８はハイレベルとなり、データセレク
タ２０９は、更新値アドレスは選択せずに、加算器２０
８の出力を選択する。

【００３８】今、図４(b) に示されるように、減算器２
０６は、加算器２０３より出力される更新値アドレスか
らエンドアドレスＲＡＭ２０４より出力されるエンドア
ドレスを減算している。そして、加算器２０８は、その
減算結果をループスタートアドレスＲＡＭ２０７より出
力されるループスタートアドレスに加算している。

【００３９】そして、ループ信号１０８がハイレベルに
なるタイミングでは、データセレクタ２０９は、この加
算器２０８の出力を更新値アドレスとして選択し、新た
な現在値アドレスとして現在値アドレスＲＡＭ２０１に
格納する。すなわち、現在値アドレスにアドレス歩進量
が加算された結果得られる更新値アドレスがエンドアド
レスを越えたら、その越えた分だけループスタートアド
レスの側に折り返されることになるのである。

【００４０】また、ループ信号１０８がハイレベルにな
るタイミングでは、アドレスセレクタ２１２は、図３
(b) に示されるように、各サンプリングタイミングにお
いてクロックＣＬＫのパルスが入力する毎に、更新値ア
ドレス（現在値アドレス）の整数部２１０及びエンドア
ドレスＲＡＭ２０４から出力されるエンドアドレスを順
次選択するこの結果、アドレスレジスタ２１３は、ルー
プ信号１０８がハイレベルとなるサンプリングタイミン
グの前半の期間で、更新値アドレスの整数部２１０を選
択してアドレス出力１０４として波形ＲＯＭ１０２に出
力し、後半の期間で、デクリメントアドレスではなく、
エンドアドレスＲＡＭ２０４からのエンドアドレスを選
択してアドレス出力１０４として波形ＲＯＭ１０２に出
力する。

【００４１】ここで、波形ＲＯＭ１０２（図１）の上記
エンドアドレスに対応するアドレスには、差分値ではな
くループスタートアドレスにおける積分値そのものが格
納されている。そして、積分補間回路１０３は、上記エ
ンドアドレスであるアドレス出力１０４に基づいて波形
ＲＯＭ１０２から読み出される記憶データ１０５（積分
値）を、新たな積分値として設定し直す。また、積分補
間回路１０３は、更新値アドレスの整数部２１０（ルー
プスタートアドレス）であるアドレス出力１０４に基づ
いて波形ＲＯＭ１０２から読み出される記憶データ１０
５を、補間演算に使用する。

【００４２】図５は、図１の積分補間回路１０３の回路
構成図であり、積分値用ＲＡＭ５０１と、各サンプリン
グタイミング毎に波形ＲＯＭ１０２から順次出力される
各記憶データ１０５が格納される第１波形データレジス
タ５０２及び第２波形データレジスタ５０３と、ループ
信号１０８を反転しその出力をゲート回路５０７に供給
するインバータ５０５と、ループ信号１０８及び積分値
ステップ信号１０７を入力しその出力をゲート回路５０
６に供給するオア回路５０４と、積分用加算器５０８
と、直線補間用乗算器５０９と、直線補間用加算器５１
０とから構成される。

【００４３】以下に図５の積分補間回路１０３の動作に
ついて説明する。図１、図２のアドレスジェネレータ１
０１から出力される更新値アドレスの整数部２１０であ
るアドレス出力１０４に基づいて波形ＲＯＭ１０２から
出力される記憶データ１０５は、第２波形データレジス
タ５０３に保持される。一方、アドレスジェネレータ１
０１から出力されるデクリメントアドレスであるアドレ
ス出力１０４に基づいて波形ＲＯＭ１０２から出力され
る記憶データ１０５は、第１波形データレジスタ５０２
に保持される。

【００４４】今、図６に示されるように、或るサンプリ
ングタイミングｍにおいて、図２のアドレスジェネレー
タ１０１の現在値アドレスＲＡＭ２０１に得られている
現在値アドレスがアドレスＡ_m であるならば、サンプリ
ングタイミングｍにおいて、上記現在値アドレス（更新
値アドレス）の整数部２１０として出力されるアドレス
出力１０４はＳ_n であり、上記整数部２１０に対応する
デクリメントアドレスとして出力されるアドレス出力１
０４はＳ_n-1 である。ここで、波形ＲＯＭ１０２上の各
アドレスに対応する整数アドレスＳ_n-1 、Ｓ_n 、Ｓ_n+1
及びＳ_n+2 において、隣接するアドレス同士のアドレス
差はそれぞれ１である。また、サンプリングタイミング
ｍにおいて図５の積分値用ＲＡＭ５０１に保持されてい
る積分値をＩ_n とする。

【００４５】この状態では、第１波形データレジスタ５
０２には、アドレス出力Ｓ_n-1 に対応して波形ＲＯＭ１
０２から出力された記憶データ１０５として差分値Ｄ
_n-1 が保持され、第２波形データレジスタ５０３には、
アドレス出力Ｓ_n に対応して波形ＲＯＭ１０２から出力
された記憶データ１０５として差分値Ｄ_n が保持され
る。

【００４６】今、現在値アドレスＡ_m の両側の整数アド
レスＳ_n+1 、Ｓ_n のアドレス差は１であり、上記各整数
アドレスにおける積分値Ｉ_n+1 、Ｉ_n の差（Ｉ_n+1 −Ｉ
_n ）が差分値Ｄ_n となる。従って、現在値アドレスＡ_m
とその整数部であるアドレスＳ_n との差、すなわち現在
値アドレスＡ_m の小数部をｆ_m とし、現在値アドレスＡ
_m における差分値をＤ_m とすれば、直線補間の原理によ
り次式が成り立つ。 ｆ_m ： １ ＝ Ｄ_m ： Ｄ_n Ｄ_m ＝ ｆ_m × Ｄ_n 即ち、現在値アドレスＡ_m における差分値Ｄ_m は、現在
値アドレス（更新値アドレス）の整数部２１０であるア
ドレスＳ_n に記憶されている差分値Ｄ_n に、現在値アド
レスＡ_m の小数部ｆ_m が乗算されて得られる値として求
めることができる。これを計算するのが、直線補間用乗
算器５０９である。

【００４７】すなわち、直線補間用乗算器５０９は、第
２波形データレジスタ５０３からの記憶データ１０５に
図２のアドレスジェネレータ１０１からの補間用小数部
１０６を乗算することによって、現在値アドレスに対応
する差分値を演算する。前述したように、第２波形デー
タレジスタ５０３に格納されている記憶データ１０５
は、図２のアドレスジェネレータ１０１からアドレス出
力１０４として出力される現在値アドレス（更新値アド
レス）の整数部２１０に対応して、波形ＲＯＭ１０２か
ら読み出された差分値である。また、アドレスジェネレ
ータ１０１から出力されている補間用小数部１０６は、
更新値アドレス（現在値アドレス）の小数部である。

【００４８】次に、現在値アドレスＡ_m における差分値
Ｄ_m が、現在値アドレスＡ_m の整数部であるアドレスＳ
_n での積分値Ｉ_n に加算されることにより、現在値アド
レスＡ_m における波形出力Ｗ_m が求まる。これを計算す
るのが、直線補間用加算器５１０である。

【００４９】すなわち、直線補間用加算器５１０は、直
線補間用乗算器５０９から出力される現在値アドレスの
差分値を、積分用加算器５０８から出力される積分値に
加算し、その加算結果を波形出力１０９（図１参照）と
して出力する。

【００５０】上述した或るサンプリングタイミングｍに
おいて、図２のアドレスジェネレータ１０１の現在値ア
ドレスＲＡＭ２０１に得られている現在値アドレスがア
ドレスＡ_m であるときに、アドレス歩進量ＲＡＭ２０２
に図６に示されるアドレス歩進量Ｐ´が設定されている
とすれば、サンプリングタイミングｍ＋１において図２
の加算器２０３から出力される更新値アドレスは、図６
に示されるＡ_m+1 ´となる。

【００５１】上記サンプリングタイミングｍ＋１におい
て、上記現在値アドレス（更新値アドレス）の整数部２
１０として出力されるアドレス出力１０４はサンプリン
グタイミングｍの場合と同様にＳ_n であり、上記整数部
２１０に対応するデクリメントアドレスとして出力され
るアドレス出力１０４もサンプリングタイミングｍの場
合と同様にＳ_n-1 である。従って、サンプリングタイミ
ングｍ＋１においては、サンプリングタイミングｍの場
合と同様に、第１波形データレジスタ５０２には、アド
レス出力Ｓ_n-1 に対応する差分値Ｄ_n-1 が保持され、第
２波形データレジスタ５０３には、アドレス出力Ｓ_n に
対応する差分値Ｄ_n が保持される。

【００５２】一方、図２のアドレスジェネレータ１０１
から図５の直線補間用乗算器５０９には、補間用小数部
１０６として、新たな現在値アドレスＡ_m+1 ´とその整
数部であるアドレスＳ_n との差である小数部をｆ_m+1 ´
が入力される。従って、直線補間用乗算器５０９では、
上記差分値Ｄ_n と小数部ｆ_m+1 ´とに基づいて、図６に
示されるように、現在値アドレスＡ_m+1 ´に対応する新
たな差分値Ｄ_m+1 ´が演算される。

【００５３】ここで、図２のアドレスジェネレータ１０
１において、現在値アドレスがＡ_mからＡ_m+1 ´に更新
されても、小数部から整数部への桁上がり（Carry ）は
発生しないため、加算器２０３は、ローレベルの積分値
ステップ信号１０７を出力する。また、ループ信号１０
８もローレベルのままである。このため、図５の積分補
間回路１０３において、ゲート回路５０７がオン、ゲー
ト回路５０６がオフとなる。従って、サンプリングタイ
ミングｍ＋１において、積分値用ＲＡＭ５０１に保持さ
れている積分値Ｉ_n は積分用加算器５０８において更新
されず、その積分値Ｉ_n が再び積分値用ＲＡＭ５０１に
格納される。

【００５４】この結果、直線補間用加算器５１０は、現
在値アドレスＡ_m+1 ´における差分値Ｄ_m+1 ´を積分値
Ｉ_n に加算することにより、現在値アドレスＡ_m+1 ´に
おける波形出力Ｗ_m+1 ´を出力する。

【００５５】これに対して、前述した或るサンプリング
タイミングｍにおいて、図２のアドレスジェネレータ１
０１の現在値アドレスＲＡＭ２０１に得られている現在
値アドレスがアドレスＡ_m であるときに、アドレス歩進
量ＲＡＭ２０２に図６に示されるアドレス歩進量Ｐが設
定されているとすれば、サンプリングタイミングｍ＋１
において図２の加算器２０３から出力される更新値アド
レスは、図６に示されるＡ_m+1 となる。

【００５６】上記サンプリングタイミングｍ＋１におい
て、上記現在値アドレス（更新値アドレス）の整数部２
１０として出力されるアドレス出力１０４は、サンプリ
ングタイミングｍの場合から１アドレス進んだ値Ｓ_n+1
となり、上記整数部２１０に対応するデクリメントアド
レスとして出力されるアドレス出力１０４は、Ｓ_n とな
る。従って、サンプリングタイミングｍ＋１において
は、第１波形データレジスタ５０２には、アドレス出力
Ｓ_n に対応する差分値Ｄ_n が保持され、第２波形データ
レジスタ５０３には、アドレス出力Ｓ_n+1 に対応する差
分値Ｄ_n+1 が保持される。

【００５７】一方、図２のアドレスジェネレータ１０１
から図５の直線補間用乗算器５０９には、補間用小数部
１０６として、新たな現在値アドレスＡ_m+1 とその整数
部であるアドレスＳ_n+1 との差である小数部をｆ_m+1 が
入力される。従って、直線補間用乗算器５０９では、上
記差分値Ｄ_n+1 と小数部ｆ_m+1 とに基づいて、図６に示
されるように、現在値アドレスＡ_m+1 に対応する新たな
差分値Ｄ_m+1 が演算される。

【００５８】ここで、図２のアドレスジェネレータ１０
１において、現在値アドレスがＡ_mからＡ_m+1 に更新さ
れると、小数部から整数部への桁上がり（Carry ）が発
生するため、加算器２０３は、ハイレベルの積分値ステ
ップ信号１０７を出力する。また、ループ信号１０８は
ローレベルのままである。このため、図５の積分補間回
路１０３では、ゲート回路５０７及びゲート回路５０６
が共にオンとなる。従って、サンプリングタイミングｍ
＋１において、積分用加算器５０８は、積分値用ＲＡＭ
５０１に保持されている積分値Ｉ_n に対して、第１波形
データレジスタ５０２に保持されている差分値Ｄ_n を積
分し（累算し）、新たな積分値Ｉ_n+1 を出力する。そし
て、積分値Ｉ_n+1 は、積分値用ＲＡＭ５０１に保持され
る。

【００５９】この結果、直線補間用加算器５１０は、現
在値アドレスＡ_m+1 における差分値Ｄ_m+1 を新たな積分
値Ｉ_n+1 に加算することにより、現在値アドレスＡ_m+1
における波形出力Ｗ_m+1 を出力する。

【００６０】以上のようにして、積分補間回路１０３に
おいて、積分演算及び補間演算が実行されることによ
り、各サンプリングタイミング毎に波形出力１０９が順
次出力される。

【００６１】そして、図２のアドレスジェネレータ１０
１において現在値アドレスＲＡＭ２０１に保持される現
在値アドレスが順次更新され、加算器２０３から出力さ
れる更新値アドレスがエンドアドレスＲＡＭ２０４から
出力されているエンドアドレスより大きくなると、ルー
プ信号１０８がハイレベルになる。この結果、前述した
ように、データセレクタ２０９が加算器２０８の出力を
選択し、現在値アドレスＲＡＭ２０１には、ループスタ
ートアドレス側に折り返された更新値アドレスが得られ
る。

【００６２】そして、前述したように、アドレスレジス
タ２１３は、ループ信号１０８がハイレベルとなるサン
プリングタイミングの前半の期間で、上記ループスター
トアドレス側に折り返された更新値アドレスの整数部２
１０（すなわちループスタートアドレス）を選択してア
ドレス出力１０４として波形ＲＯＭ１０２に出力し、後
半の期間で、デクリメントアドレスではなく、エンドア
ドレスＲＡＭ２０４からのエンドアドレスを選択してア
ドレス出力１０４として波形ＲＯＭ１０２に出力する。

【００６３】この結果、図５の積分補間回路１０３内の
第１波形データレジスタ５０２には、上述したエンドア
ドレスであるアドレス出力１０４に対応して波形ＲＯＭ
１０２から出力された記憶データ１０５が保持され、第
２波形データレジスタ５０３には、上述したループスタ
ートアドレスであるアドレス出力１０４に対応して波形
ＲＯＭ１０２から出力された記憶データ１０５が保持さ
れる。ここで、波形ＲＯＭ１０２（図１）の上記エンド
アドレスに対応するアドレスには、図７に示されるよう
に、差分値ではなくループスタートアドレスにおける積
分値そのものが格納されている。従って、第１波形デー
タレジスタ５０２には、上記ループスタートアドレスに
おける積分値が保持される。また、第２波形データレジ
スタ５０３には、ループスタートアドレスにおける差分
値が保持される。

【００６４】そして、ループ信号１０８がハイレベルと
なるタイミングでは、図２のアドレスジェネレータ１０
１から図５の直線補間用乗算器５０９には、補間用小数
部１０６として、ループスタートアドレス側に折り返さ
れた新たな現在値アドレスとその整数部であるループス
タートアドレスとの差である小数部が入力される。従っ
て、直線補間用乗算器５０９では、上記ループスタート
アドレスにおける差分値と補間用小数部１０６とに基づ
いて、ループスタートアドレス側に折り返された現在値
アドレスに対応する新たな差分値が演算される。

【００６５】また、ループ信号１０８がハイレベルとな
るタイミングでは、ゲート回路５０７がオフ、ゲート回
路５０６がオンとなる。従って、第１波形データレジス
タ５０２に保持されているループスタートアドレスにお
ける積分値が、積分用加算器５０８を介して積分値用Ｒ
ＡＭ５０１に設定し直される。

【００６６】この結果、直線補間用加算器５１０は、ル
ープスタートアドレス側に折り返された現在値アドレス
における差分値をループスタートアドレスにおける積分
値に加算することにより、波形出力１０９を出力する。

【００６７】以上説明したように、本実施例では、現在
値アドレスがエンドアドレス側からループスタートアド
レス側に折り返されるときに、積分補間回路１０３内の
積分値用ＲＡＭ５０１に保持される積分値が、ループス
タートアドレスにおいて本来演算される積分値に設定し
直される。このため、ループ動作毎にバイアスが重畳さ
れ続けてしまうという事態を避けることができる。

【００６８】また、ループスタートアドレスにおける積
分値は、波形ＲＯＭ１０２内のエンドアドレスに格納さ
れ、それが積分補間回路１０３内の第１波形データレジ
スタ５０２を介して積分値用ＲＡＭ５０１に読み込まれ
るため、ハードウエアの規模が増大することはない。更
に、特別な演算処理なども必要ない。

【００６９】なお、ループスタートアドレスは、一般に
そこでの積分値が小さい値となるように選択されるた
め、波形ＲＯＭ１０２上のエンドアドレスにループスタ
ートアドレスの積分値を格納するために必要なビット数
（符号長）は、他のアドレスに差分値を格納するために
必要なビット数と同じでよい。

【００７０】

【発明の効果】本発明によれば、差分値データが順次積
分されて得られる波形値である積分値は、ループ動作毎
に、ループスタートアドレスにおいて本来演算される積
分値に戻されるため、ループの毎にバイアスが重畳され
続けてしまうという事態を避けることが可能となる。

【図面の簡単な説明】

【図１】本発明の実施例の全体構成図である。

【図２】アドレスジェネレータの回路構成図である。

【図３】アドレス出力動作のタイミングチャートであ
る。

【図４】アドレス更新動作の説明図である。

【図５】積分補間回路の構成図である。

【図６】補間動作の説明図である。

【図７】ループ動作の説明図である。

【符号の説明】

１０１ アドレスジェネレータ １０２ 波形ＲＯＭ １０３ 積分補間回路 １０４ アドレス出力 １０５ 記憶データ １０６ 補間用小数部 １０７ 積分値ステップ信号 １０８ ループ信号 １０９ 波形出力 ２０１ 現在値アドレスＲＡＭ ２０２ アドレス歩進量ＲＡＭ ２０３、２０８ 加算器 ２０４ エンドアドレスＲＡＭ ２０５ 比較器 ２０６ 減算器 ２０７ ループスタートアドレスＲＡＭ ２０９ データセレクタ ２１０ 整数部 ２１１ デクリメンタ ２１２ アドレスセレクタ ２１３ アドレスレジスタ ５０１ 積分値用ＲＡＭ ５０２ 第１波形データレジスタ ５０３ 第２波形データレジスタ ５０４ オア回路 ５０５ インバータ ５０６、５０７ ゲート回路 ５０８ 積分用加算器 ５０９ 直線補間用乗算器 ５１０ 直線補間用加算器

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 音響信号波形の隣接する波形値間の差分
   値を示す差分値データを記憶すると共に、前記音響信号
   波形の所定のループスタート時点における波形値を記憶
   する波形記憶手段と、 該波形記憶手段から差分値データを順次読み出すための
   複数のアドレスであって、前記音響信号波形の所定のル
   ープスタート時点から所定のループエンド時点までの区
   間の差分値データを繰り返し読み出すためのアドレスを
   生成するアドレス生成手段と、サンプリングタイミング毎に、通常は前記アドレス生成
   手段で生成されたアドレスの整数部である上位アドレス
   及び当該上位アドレスの１つ前のアドレスを表わすデク
   リメントアドレスを選択出力し、前記アドレス生成手段
   で生成されたアドレスが前記所定のループエンド時点か
   ら前記所定のループスタート時点に折り返るタイミング
   では前記デクリメントアドレスに代えて前記所定のルー
   プスタート時点における波形値が記憶されたアドレスを
   選択出力する選択出力手段と、 前記選択出力手段により選択出力されたデクリメントア
   ドレスにより前記波形記憶手段から順次読み出された各
   差分値データを順次積分することにより積分値を演算す
   る積分演算手段と、 前記選択出力手段により選択出力された前記所定のルー
   プスタート時点における波形値が記憶されたアドレスに
   より前記波形値が読み出されたときは、前記積分演算手
   段で演算された積分値を前記波形値に設定し直す波形設
   定手段と、 前記選択出力手段により選択出力された前記上位アドレ
   スデータ、前記積分演算手段からの積分値、及び前記ア
   ドレス生成手段からのアドレスの小数部を表わす下位ア
   ドレスデータに基づいて波形データを補間して出力する
   補間手段と、 を有することを特徴とする波形読出装置。
2. 【請求項２】 前記波形記憶手段において前記音響信号
   波形の所定のループスタート時点における波形値が記憶
   されるアドレスは、前記所定のループエンド時点に対応
   するアドレスである、 ことを特徴とする請求項１に記載の波形読出装置。