JP2736550B2 - 電子楽器の補間回路 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、波形メモリに記憶された波形データを読出
して、楽音を発生させる装置に関し、特に波形メモリに
記憶されていない波形データを補間演算によって求めて
発生させるものに関する。

［従来の技術］ 従来、上記のような補間回路としては、例えば特開昭
62−115194号公報に開示されているようなものがある。
この補間回路の原理は、例えば第６図に示すように、波
形メモリには整数番地に対応する波形の振幅値をそれぞ
れ記憶し、振幅値が記憶されていない小数番地に対応す
る振幅値P₄を補間によって求める場合、各波形の振幅値
W₀乃至W₇及び第７図に示すようなFIR係数f₀乃至f₃₂を用
い、 P₄＝W₀・f₁＋W₁・f₅＋W₂・f₉＋W₃・f₁₃ ＋W₄・f₁₇＋W₅・f₂₁＋W₆・f₂₅＋W₇・f₂₉ の演算を行なうもので、このような演算を発音させる楽
音のピッチに応じて定めた各補間点ごとに行なう。その
ため、各波形振幅値及びFIR係数をメモリに記憶させ、
これらを演算する際に読出すことが行なわれている。

［発明が解決しようとする課題］ このようにして補間を行なう場合、補間に必要な波形
データの数が多いので、比較的大きな容量のメモリを使
用しなければならない。ところが、このようなメモリは
アクセスに時間がかかり、ボイス数（電子楽器が同時に
発生することができる楽音の数）を増やしたり、より高
精度に補間するために１つの波形振幅値を補間により発
生させる際に使用する波形振幅値の数を増加させたりす
ることができないという問題点があった。

例えば、上記の例のように、１つの波形振幅値を補間
により求めるのに８つの波形振幅値を用いる場合、メモ
リのアクセスタイムが例えば200n秒であれば、１回の補
間演算を行なうには、200n秒×８＝1600n秒＝1.6μ秒の
時間が必要である。各波形振幅値のサンプリング周波数
を32KHzとすると、サンプリング周期は約30μ秒とな
る。従って、１サンプリング周期の間に補間によって発
生させることができる楽音の数（チャンネル数）は、30
÷1.6＝18〜19となる。近年の電子楽器では、豊かな響
きの楽音を形成するために、１ボイス当りのチャンネル
数を増加させる傾向にある。また、人間が演奏を行なう
のと同時に自動演奏を行なう機能も搭載されるようにな
り、益々多くのチャンネルが要求される。従って、上記
のような１サンプリング周期間に発生させることができ
るチャンネル数では不足ぎみである。

［課題を解決するための手段］ 本発明は、上記の問題点を解決するためになされたも
ので、電子楽器として、波形を読出す速度は元の音高の
せいぜい倍かそれ以下であるので、毎回補間演算を行な
う際に必要とする波形データは、その一部を更新するだ
けでよく、残りの波形データは前回読み込んだ値を使用
できることに着目したものである。例えば、第６図にお
いて、P₄は上述したように、 P₄＝W₀・f₁＋W₁・f₅＋W₂・f₉＋W₃・f₁₃ ＋W₄・f₁₇＋W₅・f₂₁＋W₆・f₂₅＋W₇・f₂₉ によって求められる。歩進アドレスを0.25とすれば、次
に補間演算する波形振幅値はP₅であり、 P₅＝W₀・f₀＋W₁・f₄＋W₂・f₈＋W₃・f₁₂＋ W₄・f₁₆＋W₅・f₂₀＋W₆・f₂₄＋W₇・f₂₈ で求められ、その次に補間演算される波形振幅値P₆は、 P₆＝W₁・f₃＋W₂・f₇＋W₃・f₁₁＋W₄・f₁₅ ＋W₅・f₁₉＋W₆・f₂₃＋W₇・f₂₇＋W₈・f₃₁ の演算で求められる。ここで、P₄、P₅を比較すると、使
用されている波形振幅値は全て共通であり、P₅、P₆を比
較すると、波形振幅値W₁乃至W₇は共通であり、P₅ではW₀
を用いているのに対し、P₆ではW₈を用いている。そこ
で、この発明では、ROM等の波形データメモリから共通
に使用できる波形データを、高速でアクセスすることが
できるメモリに記憶させ、更新する必要がある場合に限
り、波形データメモリから読出すようにして、補間演算
を高速に行なえるようにしたものである。

即ち、本発明は、複数の振幅データである、波形デー
タを記憶した第１のメモリと、この第１のメモリに記憶
された複数の振幅データよりも少ない数の複数の振幅デ
ータを記憶し、前記第１のメモリよりも高速でアクセス
することができる読み書き可能な第２のメモリと、再生
音高に対応した歩進アドレスを発生する歩進アドレス発
生手段と、前記歩進アドレスを累算する累算手段と、前
記第２のメモリから複数の連続した振幅データを読み出
す複数のアドレスを発生するもので、その発生される複
数のアドレスは、前記累算手段の累算アドレスの変化に
対応して、連続した振幅データの範囲が変化するもので
ある第２メモリ用アドレス発生手段と、この第２メモリ
用アドレス発生手段から発生されるアドレスに従って第
２のメモリに記憶された複数の波形データを使用し、波
形データの補間演算を行う補間演算手段と、前記累算手
段の累算アドレスの変化に従って前記補間演算手段にお
いて使用される複数の波形データが前記第２のメモリに
記憶されたものでは不足する場合、前記第２のメモリに
記憶された複数の波形データのうちの一部の波形データ
を、前記第１のメモリから読出される波形データによっ
て、更新する第２のメモリ用更新手段とを、具備するも
のである。

［作用］ 本発明によれば、第２メモリ用アドレス発生手段が発
生するアドレスによって第２のメモリから複数の連続し
た振幅データが読出され、補間演算手段によって補間演
算される。この第２メモリ用アドレス発生手段が発生す
るアドレスは、累算手段の累算アドレスが変化すると、
読出される連続した振幅データの範囲が変化する。この
ように振幅データの範囲が変化した結果、補間演算手段
において使用される複数の波形データが第２のメモリに
記憶されたものでは不足する場合、第２のメモリ用更新
手段が、第２のメモリに記憶された複数の波形データの
一部の波形データを、第１のメモリから読出される波形
データに、更新する。

［実施例］ この実施例の電子回路は、第３図に示すようにキーボ
ード２、アサイナ４及びチャンネル６、６…を備えてい
る。キーボード２は、演奏者が鍵盤の鍵またはギターシ
ンセサイザの弦を操作したことに応動して演奏情報を発
生し、アサイナ４に供給するものである。アサイナ４
は、各チャンネル６のうち空いているものに、キーボー
ド２から供給された演奏情報を割り当てるものである。
なお、キーボード２に代えて、演奏者の演奏に応じて演
奏情報を記録し、後にその演奏情報をアサイナ４に供給
するシーケンサを使用することもできる。

第１図は１つのチャンネル６の詳細なブロック図で、
このチャンネル６は波形ROM8を有している。この波形RO
M8は、第６図に示す楽音波形のサンプリング値（波形デ
ータ）W₀、W₁、W₂、W₃、W₄、W₅、W₆、W₇……をアドレス
０、１、２、３、４、５、６、７……に順に記憶してい
るものである。

さらに、チャンネル６は、RAM10を有している。このR
AM10はアドレス０から７までの８つの領域を有し、補間
演算に用いられる波形振幅値が記憶されている。なお、
波形ROM8は、そのアクセスタイムが例えば200n秒のもの
であり、RAM10は例えば40n秒のもので、RAM10の方が高
速にアクセスすることができるものである。

また、チャンネル６は、FIRROM12を有している。この
FIRROM12は、第７図に示したような補間用のFIR係数f₁
乃至f₃₁を各アドレスに記憶しているものであるが、後
述する補間演算の際に、これら係数を読出すための構成
を簡略化するために、アドレスの小さなものから順にf₁
乃至f₃₁を記憶させるのではなく、第４図に示すように
アドレス０にf₀を、アドレス0.25にf₃を、アドレス0.5
にf₂を、アドレス0.75にf₁を、アドレス1.00にf₄という
ように、小数値が０でないアドレスにおいては前後をひ
っくり返して記憶させている。

補間を行なうためには、波形ROM8、FIRROM12、RAM10
や、後述する各種機器を制御する必要があるが、その制
御はタイミングジェネレータ18が発生する各種制御信号
によって行なわれる。タイミングジェネレータ18は、こ
れら各種信号を、クロックジェネレータ（図示せず）か
らのckクロックや、鍵盤の鍵等が操作されたときに、ア
サイナ４が発生するボイスオン信号や、後述する第１加
算器20が発生するキャリイ信号に基づいて発生する。

ボイスオン信号が立上ると、SW1信号が「１」とな
り、これに応じてスイッチ22の接触子22aが「１」側の
接点22bに切り換わり、スタートアドレス部14の整数部1
4aに記憶されているスタートアドレスがレジスタ24に供
給され、記憶される。

一方、SW1信号と同期して「１」となったSW3信号によ
ってスイッチ38の接触子38aが「１」側接点38bに切り換
わり、スタートアドレス部14の小数部14bの記憶値がレ
ジスタ40に供給され記憶される。

これらSW1信号、SW3信号は、ボイスオン信号が立ち上
ったときのみ「１」となり、次にボイスオン信号が立ち
上るまでスイッチ22の接触子22a、スイッチ38の接触子3
8aは、それぞれ「０」側接点22c、33cに切り換わった状
態を維持する。

なお、スタートアドレス部14には、読み出される波形
が記憶された領域の先頭アドレスが記憶される。複数の
音色に対応するそれぞれの波形は、１つのメモリの特定
の領域に記憶され、例えば、演奏者が音色を選択するこ
とにより、その音色の波形を記憶した領域の先頭アドレ
スが決まる。複数周期の波形を記憶し、そのうちの特定
の周期を繰返し読み出す場合には、波形のゼロクロス点
がスタートアドレスとして指定されることがあり、この
場合にはスタートアドレスは小数値をもつことがある。

以下、このチャンネル６の動作を第２図に示すタイミ
ング図を参照しながら説明する。チャンネル６では、波
形振幅値とFIR係数とを用いて、上述した式に基づいて
８点補間を行なうものであるが、説明の都合上、第６図
に示すアドレス3.75のP₄を補間によって求め、次にアド
レス4.00のP₅を、その次にアドレス4.25のP₆を補間する
ものとする。従って、補間によって求められる波形デー
タのアドレスは、3.75から0.25ずつ増加していくことに
なる。すなわち演奏情報により指定された音高に対応す
るフェーズインクリメントが0.25であり、ある時刻にP₄
を補間により求めるものとする。

また、第２図（ｈ）に示すように０番目のckクロック
が立ち上がるごとにSW2信号が「１」となり、スイッチ2
8の接触子28aが「０」側接点28cから「１」側接点28bに
切り換わり、モジュロ８のポインタカウンタ30のカウン
ト値がレジスタ32に供給される。そして、１番目のckク
ロックが立ち上がることによって、レジスタ32にそのポ
インタカウンタ30のカウント値が記憶される。

今、P₄を補間演算する場合を考える。このときRAM10
にはW₀乃至W₆が、レジスタ24には第２図（ｃ）に示すよ
うに「０」が、レジスタ40には同図（ｏ）に示すように
「0.75」がそれぞれ記憶されているとする。レジスタ24
の記憶値「０」は＋７加算器26によって＋７されて、第
２図（ｄ）に示すように波形ROM8にアドレスとして供給
される。その結果、同図（ｅ）に示すように所定のアド
レスタイムの後に、波形ROM8の出力にアドレス７に記憶
されているW₇が発生し、RAM10の入力とスイッチ34bの
「１」側接点34bに供給される。

また、レジスタ40の記憶値「0.75」はFIRROM12に、そ
のアドレスの小数部として供給される。

そして、第１番目のckクロックが立ち上ったとき、上
述したようにアドレス32の記憶値は「０」となり、これ
がRAM10にアドレスとして供給される。その結果、第２
図（ｋ）に示すように短いアクセスタイムでRAM10からW
₀が読み出される。このとき第２図（ｌ）に示すようにS
W4信号が「０」であることによって接触子34aが「０」
側接点34cに切り換わっているスイッチ34を介してレジ
スタ36にW₀が供給される。このレジスタ36は第２図
（ｍ）に示すように第２番目のckクロックに応動してW₀
を記憶する。

また、第１番目のckクロックが立ち上ったとき、８モ
ジュロのＦカウンタ42のカウント値が第２図（ｐ）に示
すように「０」とされ、このカウント値がFIRROM12にア
ドレスの整数部として供給される。FIRROM12には、小数
部として「0.75」が供給されているので、結局アドレス
0.75からFIR係数f₁が読み出され、第２図（ｔ）に示す
ように第２番目のckクロックの立ち上がりに応動して、
レジスタ44に記憶される。

このレジスタ44の記憶値f₁とレジスタ36の記憶値W₀と
は乗算器46によって乗算され、その乗算値IP₀0は第２図
（ｕ）に示すように第３番目のckクロックの立ち上がり
に応動してレジスタ48に記憶され、第２加算器50を介し
てレジスタ52に供給され、第２図（ｗ）に示すように第
４番目のckクロックに応動してレジスタ52に記憶され
る。

そして、第２番目のckクロックが立上ったとき、SW2
信号が「０」であるのでスイッチ28の接触子28aは
「０」側接点28cに切り換わっており、レジスタ32の記
憶値「０」が＋１加算器54で＋１されたもの「１」がレ
ジスタ32の入力側に供給されており、これがレジスタ32
に記憶され、上述したものと同様にして、RAM10のアド
レス１からW₁が読出され、レジスタ36に記憶される。一
方、第２番目のckクロックの立上りに応動してＦカウン
タ42のカウント値は「１」となり、これがFIRROM12のア
ドレスの整数値として与えられる。このとき、レジスタ
40の値0.75のままであるので、FIRROM12のアドレス1.75
からFIR係数f₅が読出され、レジスタ44に記憶される。
そして、上述したのと同様にW₁とf₅との乗算が乗算器46
において行なわれ、その乗算器IP₀1はレジスタ48に記憶
され、第２加算器50においてアンドゲート56を介して供
給されたレジスタ52の記憶値IP₀0と加算されて、第２図
（ｗ）に示すようにレジスタ52に記憶される。

以下、同様にしてckクロックが立上るごとに、レジス
タ32の記憶値及びＦカウンタ42のカウント値が１ずつ大
きくなり、RAM10のアドレス２、３、４、５、６から
W₂、W₃、W₄、W₅、W₆が読出されると共に、FIRROM12のア
ドレス2.75、3.75、4.75、5.75、6.75からFIR係数f₉、f
₁₃、f₁₇、f₂₁、f₂₅が順次読出され、それぞれW₂とf₉、W
₃とf₁₃、W₄とf₁₇、W₅とf₂₁、W₆とf₂₅が乗算され、これ
らの累算値がレジスタ52に記憶される。

そして、２度目に第０番目のckクロックが立上ったと
き、レジスタ32の記憶値は７となり、このときSW4信号
が「１」となり、スイッチ34の接触子34aが「１」側接
点34b側に切り換わり、波形ROM8からW₇がレジスタ36に
供給され、２度目に第１番目のckクロックが立上ったと
き、レジスタ36にW₇が記憶される。そして、２度目に第
０番目のckクロックが立上ったとき、Ｆカウンタ42の値
は７であるので、FIRROM12のアドレス7.25からFRI係数f
₂₉が読出され、２度目に第１番目のckクロックが立上っ
たとき、レジスタ44にf₂₉が記憶され、乗算器46によっ
てW₇とf₂₉との乗算がなされ、その乗算値IP₀7はレジス
タ48に記憶され、レジスタ52に累算される。この累算値
が点P₄の補間値であり、これは第２図（ｘ）に示すck3
のクロックに応動して第２図（ｙ）に示すように出力レ
ジスタ58に記憶される。

２度目に第１番目のckクロックが立上ったとき、第２
図（ｎ）に示すようにck2クロックが立上り、これによ
てレジスタ40の記憶値0.75とフェーズインクリメント部
16の値0.25とが第１加算器20によって加算され、その加
算値の小数部0.00はレジスタ40に記憶され、FIRROM12に
アドレスの小数部として供給される。このとき第１加算
器20は、キャリイを第２図（ｒ）に示すように発生し、
タイミングジェネレータ18に供給する。また、このとき
Ｆカウンタ42は８モジュロのカウンタであるので記憶値
は０で、これがFIRROM12にアドレスの整数部として供給
される。従って、以下上述したのと同様にして、ckクロ
ックが立上るごとに、波形RAM10のアドレス０、１、
２、３、４、５、６からW₀、W₁、W₂、W₃、W₄、W₅、W₆が
読出され、FIRROM12のアドレス0.00、1.00、2.00、3.0
0、4.00、5.00、6.00からFIR係数f₀、f₄、f₈、f₁₂、
f₁₆、f₂₀、f₂₄が読出され、乗算が行なわれる。そし
て、３度目に第０番目のckクロックが立上ったとき、上
述したのと同様にスイッチ34が切り換わり、W₇がレジス
タ36に供給され、またFIRROM12からf₂₈が読出され、W₇
とf₂₈とが乗算される。このようにして得られた各乗算
値は、累算され、出力レジスタに記憶される。この出力
レジスタに記憶値がP₅の補間値である。

ところで、３度目に第０番目のckクロックが立上った
ときに、先にキャリイ信号が発生していることによりRA
M10に第２図（ｊ）に示すように書込み信号が供給され
る。このときRAM10にはレジスタ32からアドレス信号と
して７が供給され、かつ入力信号としてW₇が供給されて
いるので、RAM10のアドレス７にW₇が記憶される。そし
て、３度目の第１番目のckクロックが立上ったとき、先
にキャリイ信号が発生していることによりck1クロック
が立上り、これによってポインタカウンタ30の値は、１
歩進して１となる。このときSW2信号も「１」となるの
でスイッチ28を介してこの「１」がレジスタ32に供給さ
れ、３度目の第１番目のckクロックの立上りに応動して
レジスタ32に記憶される。従って、以下ckクロックが発
生するごとに、レジスタ32は「１」、「２」、「３」と
言う順に変化し、RAM10からはW₁、W₂、W₃が読出され
る。

また、３度目に第０番目のckクロックが立上ったと
き、先にキャリイ信号が立上っていることにより、ck0
クロック信号が立上り、レジスタ24の記憶値は、＋１加
算器25によって１歩進して「１」となり、これが＋７加
算器26で７加算され、「８」となって波形ROM8に供給さ
れる。その結果、波形ROM8からはW₈が読出される。

また、３度目の第１番目のckクロックが立上ったと
き、レジスタ40の記憶値0.00とフェーズインクリメント
部の値0.25とが第１の加算器20で加算され、その加算値
0.25がレジスタ40に記憶される。なお、このときには桁
上げは発生しないので、キャリイは消失する。従って、
以後ckクロックが発生するごとに、FIRROM12のアドレス
0.25、1.25、2.25、3.25、4.25、5.25、6.25からf₃、
f₇、f₁₁、f₁₅、f₁₉、f₂₁、f₂₅が読出される。以下、上
述したのと同様にしてW₁、W₂、W₃、W₄、W₅、W₆、W₇と
f₃、f₇、f₁₁、f₁₅、f₁₉、f₂₁、f₂₅とがそれぞれ乗算さ
れ、また波形ROM8からのW₈とFIRROM12からのf₂₉とが乗
算される。これら乗算値が累算されて、P₆の補間値が求
められる。

上記の実施例では、レジスタ40の記憶値をそのままFI
RROM12の小数アドレスとして使用するために、FIRROM12
に第４図に示すように各係数を記憶させたが、FIRROM12
に各係数を第６図に示すようにf₁から順に記憶させる場
合には、レジスタ40の出力を反転器によって反転させて
FIRROM12に供給すればよい。ただし、この場合、単なる
反転では１の補数よりも小さいので、各FIR係数はアド
レスをずらせて記憶させる。上記の実施例では、波形RO
M8に波形振幅値を波形データとしてそのまま記憶させた
が、例えば上述した特開昭62−115194号公報に開示され
ているように各波形振幅値間の差分値（第６図に示すd
0、d1、d2…）を波形データとして記憶させてもよい。
その場合、FIRROM12には各FIR係数の積分値を記憶させ
る必要がある。

また上記の実施例では、フェーズインクリメントを0.
25と１より小さくしたので、RAM10には波形振幅値を１
つだけ更新する場合と、更新しない場合とがあったが、
フェーズインクリメントを１以上２以下とした場合、RA
M10に１だけ更新すればよい場合と２つ更新する場合と
がある。例えば、第５図にP₄をスタートアドレスとし
て、1.25づつフェーズインクリメントするとすれば、補
間する波形データはアドレスが3.75、5.00、6.25のP₄、
P_x、P_yとなり、P₄、P_x、P_yはそれぞれ P₄＝W₀・f₁＋W₁・f₅＋W₂・f₉＋W₃・f₁₃ ＋W₄・f₁₇＋W₅・f₂₁＋W₆・f₂₅＋W₇・f₂₉ P_x＝W₁・f₀＋W₂・f₄＋W₃・f₈＋W₄・f₁₂ ＋W₅・f₁₆＋W₆・f₂₀＋W₇・f₂₄＋W₈f₂₈ P_y＝W₃・f₃＋W₄・f₇＋W₅・f₁₁＋W₆・f₁₅ ＋W₇・f₁₉＋W₈・f₂₃＋W₉・f₂₇＋W₁₀f₃₁ の演算によって求められる。P_xを演算した後、P_yを演算
するためには、W₉、W₁₀が新たに必要である。そこで、
第５図に示すように波形ROM8とRAM10との間にレジスタ6
0を新たに設け、このレジスタ60の出力をRAM10の入力側
に供給すると共に、新たに設けたスイッチ62の「０」側
接点62cに供給し、波形ROM8の出力をスイッチ62の
「１」側接点62bに供給し、スイッチ62の接触子62aをス
イッチ34の「１」側接点34bに接続してある。そして、
例えばP₄の演算を行なう際、RAM10にW₀乃至W₆が記憶さ
れているとすると、波形ROM8からW₇を読出して、これを
レジスタ60に記憶させる。そして、W₇とf₂₉とを乗算す
る際に、スイッチ34の接触子34aを「１」側接点34bに切
り換え、レジスタ36に記憶させると共に、RAM10にW₇を
記憶させる。P_xを演算する際には、同様にW₈がレジスタ
60に記憶され、W₈とf₂₈と乗算するときに上述したのと
同様にレジスタ36に記憶され、RAM10にW₈が記憶され
る。そして、P_yを演算する際には、W₉がレジスタ60に記
憶され、このとき波形ROM8からW₁₀が読出されスイッチ6
2の「１」側接点に供給されている。そして、W₉とf₂₇と
を乗算する際には、上述したのと同様にレジスタ36にW₉
が記憶され、W₁₀とf₃₁とを乗算する際には、スイッチ62
の接触子62aが「１」側接点62bに切り換わり、スイッチ
34を介してレジスタ36に記憶される。また、このときレ
ジスタ60にW₁₀が記憶される。このような制御は、フェ
ーズインクリメント部16に記憶されたフェーズインクリ
メントの小数部とスタートアドレスの小数部とを加算し
ている第１加算器20が、例えばキャリイを発生したこと
に基づいて（このキャリイはP_xを補間演算する際に発生
する。）行なわれる。

［発明の効果］ 以上のように、本発明によれば、補間演算をする際に
必要となる複数の連続した波形データは、第２メモリ用
アドレス発生手段が発生するアドレスによって、第２の
メモリから読出される。しかし、第２のメモリから読出
される連続した波形データの範囲は、一定ではなく、累
算手段の累算アドレスによって、変化する。従って、多
くの波形データを使用して補間演算を行う場合に有効で
ある。上記のようにして、第２のメモリから波形データ
を読み出しているので、補間演算手段において使用され
る複数の波形データが、第２のメモリに記憶されたもの
では、不足することが生じる。そのとき、第２のメモリ
用更新手段が、第２のメモリに記憶された複数の波形デ
ータの一部の波形データを、第１のメモリから読出され
る波形データに更新する。従って、多くの波形データを
使用して補間演算を行う場合でも、僅かな波形データの
更新のみで波形データの不足に対処できる。

【図面の簡単な説明】

第１図は本発明による補間回路の１実施例のブロック
図、第２図は同実施例のタイミング図、第３図は同実施
例を使用した電子楽器の概略ブロック図、第４図は同実
施例のFIRROMでのFIR係数の記憶状態を示す図、第５図
は同実施例の変形例の要部のブロック図、第６図は同実
施例によって補間される波形を示す図、第７図は従来の
補間演算によって使用されるFIR係数を示す図である。 ８……波形ROM（第１のメモリ）、10……RAM（第２のメ
モリ）、16……フェーズインクリメント部（歩進アドレ
ス発生手段）、 20……第１の加算器（歩進アドレス累算手段）、 40……レジスタ（歩進アドレス累算手段）、 24、40……レジスタ（転送手段）、 26……＋７加算器（転送手段）、 30……ポインタカウンタ（転送手段）、 32……レジスタ（転送手段）、 46……乗算器（演算手段）、 50……第２加算器（演算手段）。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】複数の振幅データである、波形データを記
   憶した第１のメモリと、 この第１のメモリに記憶された複数の振幅データよりも
   少ない数の複数の振幅データを記憶し、前記第１のメモ
   リよりも高速でアクセスすることができる読み書き可能
   な第２のメモリと、 再生音高に対応した歩進アドレスを発生する歩進アドレ
   ス発生手段と、 前記歩進アドレスを累算する累算手段と、 前記第２のメモリから複数の連続した振幅データを読み
   出す複数のアドレスを発生するもので、その発生される
   複数のアドレスは、前記累算手段の累算アドレスの変化
   に対応して、連続した振幅データの範囲が変化するもの
   である第２メモリ用アドレス発生手段と、 この第２メモリ用アドレス発生手段から発生されるアド
   レスに従って第２のメモリに記憶された複数の波形デー
   タを使用し、波形データの補間演算を行う補間演算手段
   と、 前記累算手段の累算アドレスの変化に従って前記補間演
   算手段において使用される複数の波形データが前記第２
   のメモリに記憶されたものでは不足する場合、前記第２
   のメモリに記憶された複数の波形データのうちの一部の
   波形データを、前記第１のメモリから読出される波形デ
   ータによって、更新する第２のメモリ用更新手段とを、 具備する電子楽器の補間回路。