JP3371643B2 - 信号処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は信号処理装置に関
し、特に、電子楽器のエフェクタなどに使用される補間
器を内蔵している信号処理装置（ＤＳＰ：Digital Sign
al Processor）に適用して好適なものである。

【０００２】

【従来の技術】フィルター操作や変復調操作などの実時
間信号処理をディジタル値の代数演算によって高精度か
つ高安定に行なうことができるＤＳＰは、オーディオ信
号やビデオ信号の処理、音声情報処理など多くの分野で
用いられている。電子楽器においてもＤＳＰがエフェク
タや音源として利用されており、例えば、ＤＳＰにより
波形データに対して様々な演算処理を施してリバーブや
ビブラートなど種々の効果（エフェクト）を付与するこ
とが行なわれている。

【０００３】このような場合に、ＤＳＰにおける演算に
用いる係数をリアルタイムに変更して楽音に施される効
果を変更することが考えられているが、係数をいきなり
新しい係数値に変更すると、クリックノイズなどのノイ
ズが発生する恐れがあり、係数補間手段を用いて新しい
係数値に滑らかに移行させることが必要となる。しかし
ながら、ＤＳＰにおいては、マイクロプログラムのステ
ップ数と等しい数の係数値を記憶する係数レジスタを設
け、マイクロプログラムの各ステップに１対１に対応し
て係数値を記憶しておき、各マイクロプログラムステッ
プ毎に係数レジスタから対応する係数値を読み出して演
算に使用するように構成されている。したがって、すべ
ての係数に対して係数補間を行なうことができるように
すると、膨大な数の補間手段が必要となり現実的ではな
い。したがって、実際には同時に変更される係数の数は
それ程多くはないことに着目し、所定数の係数を補間す
ることができる補間手段を設けておき、補間が必要とな
った係数に対して該補間手段を割り当てて使用するよう
にした信号処理装置が本出願人により提案されている
（特開平６−２４２７７９号公報）。

【０００４】この提案されている信号処理装置において
は、例えば、係数レジスタに記憶された２５６個の係数
値に対し、１６個の係数を同時に補間することができる
補間手段（１６個の補間チャンネル）が設けられてい
る。そのため、このＤＳＰには、補間レートデータを記
憶する１６個の補間レートラッチと、補間を行なおうと
する係数のステップナンバを記憶する１６個の補間ステ
ップラッチと、該補間ステップラッチに格納されている
補間ステップナンバとマイクロプログラムカウンタの値
とを並列に比較する１６個の比較器と、１６個の係数値
を記憶する補間器ＲＡＭとを有している。

【０００５】そして、ＣＰＵにより、１６個の補間チャ
ンネルのうちの空いているチャンネルから使用する補間
チャンネルが決定され、そのナンバがＤＳＰに入力され
て１６個の補間チャンネルのうちのいずれか一つが指定
される。次いで、該補間チャンネルナンバにより指定さ
れた補間ステップラッチおよび補間レートラッチに補間
ステップナンバおよび補間レートが書き込まれ、補間ス
テップおよび補間レートの設定が行なわれ、係数レジス
タの対応するステップに新しい係数値が書き込まれる。
そして、１６個並列に設けられた比較器のいずれかにお
いて、補間ステップナンバとマイクロプログラムカウン
タの内容との一致が検出されたとき、その一致を検出し
た比較器に対応する補間チャンネルナンバを用いて補間
レートラッチから対応する補間レートが読み出され、対
応する補間器ＲＡＭを用いて補間演算が行なわれるよう
になされているものであった。

【０００６】

【発明が解決しようとする課題】上記した従来技術のＤ
ＳＰは１６個の補間チャンネルという少ないハードウエ
アを用いて２５６個の係数をリアルタイムに変更するこ
とができるものであるが、補間チャンネルを割り当てる
ための処理が複雑であり、ＣＰＵにおける処理に余計な
時間を必要としていた。また、比較器が補間チャンネル
数に等しい個数だけ並列に設けられており、ハードウエ
アとしても複雑なものとなっていた。したがって、本発
明は補間チャンネルの割当に複雑な処理を必要としない
信号処理装置を提供することを目的としている。また、
本発明はより簡単な構成により係数値をリアルタイムに
変更することのできる信号処理装置を提供することを目
的としている。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、本発明の信号処理装置は、マイクロ命令を格納する
マイクロプログラムメモリと、該マイクロプログラムメ
モリからマイクロ命令を読み出す手段と、複数の係数を
記憶する係数記憶手段と、前記マイクロ命令に応じて前
記係数と入力データとの演算を実行する演算手段と、複
数の補間チャンネルを有し、各補間チャンネル毎に、現
在演算に使用している係数が前記係数記憶手段に記憶さ
れている係数と一致していないときに、演算に使用する
係数を所定量ずつ変更して出力する補間部とを有し、入
力データに対して前記係数を乗算する処理を少なくとも
実行する信号処理装置であって、前記マイクロ命令は、
前記補間部を使用するか否かを指示するコードを含んで
おり、読み出されたマイクロ命令における前記補間部を
使用することを指示するコードの出現に応じて計数動作
を行う計数手段と、前記補間部を使用することを指示す
るコードが出現したときは、前記補間部から出力される
係数を前記演算手段に供給し、前記補間部を使用するこ
とを指示するコードが出現していないときは、前記係数
記憶手段から読み出される係数を前記演算手段に供給す
る選択手段とを有し、前記計数手段の計数値に対応し
て、前記補間器の補間チャンネルが選択されるようにな
されているものである。また、本発明の他の信号処理装
置は、マイクロ命令を格納するマイクロプログラムメモ
リと、該マイクロプログラムメモリからマイクロ命令を
読み出す手段と、複数の係数を記憶する係数記憶手段
と、前記マイクロ命令に応じて前記係数と入力データと
の演算を実行する演算手段と、複数の補間チャンネルを
有し、各補間チャンネル毎に、現在演算に使用している
係数が前記係数記憶手段に記憶されている係数と一致し
ていないときに、演算に使用する係数を所定量ずつ変更
して出力する補間部とを有し、入力データに対して前記
係数を乗算する処理を少なくとも実行する信号処理装置
であって、前記マイクロ命令は、前記補間部を使用する
か否かを指示するコードを含んでおり、読み出されたマ
イクロ命令における前記補間部を使用することを指示す
るコードの出現に応じて計数動作を行うとともに、前記
マイクロプログラムの任意のステップにおいて任意の値
を設定できるように構成された計数手段と、前記補間部
を使用することを指示するコードが出現したときは、前
記補間部から出力される係数を前記演算手段に供給し、
前記補間部を使用することを指示するコードが出現して
いないときは、前記係数記憶手段から読み出される係数
を前記演算手段に供給する選択手段とを有し、前記計数
手段の計数値に対応して、前記補間器の補間チャンネル
が選択されるようになされているものである。

【０００８】このように構成された本発明の信号処理装
置によれば、補間器を使用するか否かがマイクロ命令に
より指示され、補間器の使用を指示するマイクロコード
により計数するカウンタの計数値により使用する補間チ
ャンネルが割り当てられるので、補間を行うステップで
あるか否かを検出するために多数の比較器を設ける必要
がなくなり、また、ＣＰＵにおいて複雑な補間チャンネ
ルの割当処理を行うことが不要になる。さらに、前記カ
ウンタの値をマイクロプログラムの途中の任意のステッ
プにおいて任意に設定できるようになされた信号処理装
置においては、マイクロプログラムメモリに格納されて
いるマイクロプログラムブロックに対応して補間チャン
ネルの割当を行うことが可能となる。

【０００９】

【発明の実施の形態】図１は、本発明のＤＳＰがエフェ
クタとして使用されている電子楽器のブロック図を示し
ている。図１において、１は電子楽器全体の動作を制御
するＣＰＵ（中央処理装置）、２は制御プログラムやＤ
ＳＰ内のマイクロプログラムメモリに格納すべき複数個
のマイクロプログラムなどが格納されているＲＯＭ、３
は処理に必要なデータが格納されるＲＡＭ、４は鍵盤や
各種設定を行なうためのスイッチなどからなる操作子、
５は装置の動作状態や各種設定情報を表示するための表
示装置、６は楽音信号を生成する音源、７は演算途中結
果の格納や波形データを遅延させるために用いられる外
部ＲＡＭ、８は音源６により生成された楽音信号に対し
て各種の効果を施すＤＳＰである。９はＤＳＰ８におい
てエフェクトをかけられた楽音信号をＤＡ変換した後増
幅し、音響信号を出力するサウンドシステム、１０はデ
ータ転送を行なうためのＣＰＵバスである。

【００１０】電子楽器の動作自体は周知であるから、こ
こではその詳細な説明は省略する。ＤＳＰ８は、１サン
プリング周期毎に音源回路６から入力される楽音信号に
対してビブラート、トレモロなど各種のエフェクトを付
加するものであり、当該処理において必要とされるエフ
ェクト処理に対応するマイクロプログラムブロックが、
ＣＰＵ１の制御によりＲＯＭ２から読み出されて、内蔵
されるマイクロプログラムメモリに格納されている。そ
して、処理が開始されると、ＤＳＰ８において、該マイ
クロプログラムに対応する各エフェクト処理が１サンプ
リング周期毎に実行されるものである。

【００１１】図２にＤＳＰ８のブロック図を示す。この
図において、８０はマイクロプログラム供給部であり、
その内部に、例えば５１２ステップからなるマイクロプ
ログラムを格納するマイクロプログラムメモリを有して
おり、各クロックサイクル毎に一つずつマイクロ命令が
読み出されるものである。８１はセレクタであり、音源
６からの入力信号とデータバス９０上のデータを選択し
て入出力（Ｉ／Ｏ）ＲＡＭ８２に入力するためのセレク
タである。８２は入出力ＲＡＭであり、セレクタ８１を
通して入力されるデータおよびサウンドシステム９へ出
力するデータが格納される。８３は入力がデータバス９
０に接続され出力がセレクタ８４および８７に接続され
ているテンポラリＲＡＭであり、演算の途中結果などが
格納される。８４はセレクタであり、入出力ＲＡＭ８２
およびテンポラリＲＡＭ８３の出力が入力され、そのい
ずれかを選択して乗算部８６に供給するためのセレクタ
である。

【００１２】１００は係数レジスタ・補間部であり、そ
の詳細については後述するが、各マイクロプログラムス
テップに対応した係数値を格納する係数レジスタと補間
部とを有しており、係数レジスタに格納している係数値
あるいは補間部において補間演算を行って得られた係数
値を、各マイクロプログラムステップにおける演算に使
用するために乗算部８６に対して出力するものである。
８６は乗算部であり、セレクタ８４を介して入力される
データと係数レジスタ・補間部８５から入力されるデー
タとを高速に乗算する乗算器である。８７はセレクタで
あり、入出力ＲＡＭ８２、テンポラリＲＡＭ８３および
データバス９０からの出力が入力され、そのいずれかを
加算部８８に出力するものである。８８は加算部であ
り、セレクタ８７の出力と乗算部８６の出力とを加算す
る加算器である。８９はシフト部であり、加算部８８の
出力を必要に応じてシフト処理するためのシフタであ
る。シフト部８９の出力はデータバス９０に接続されて
いる。また、７は前述した外部ＲＡＭであり、９１は外
部ＲＡＭ７に対するアクセスを行なうための外部ＲＡＭ
アドレス制御部である。

【００１３】ＤＳＰ８はこのように構成されており、１
サンプリング周期でマイクロプログラム供給部８０から
供給される５１２ステップのマイクロプログラムを実行
して、各サンプリング周期毎に音源６から入力される楽
音信号が、係数レジスタ・補間部１００から供給される
係数値と演算されたり、あるいは、外部ＲＡＭ７に書き
込まれ所定時間後に読み出されて所定時間の遅延を与え
られることにより、所定のフィルタ演算処理や波形遅延
処理などが実行される。これにより、楽音信号に所定の
効果が施されるものである。

【００１４】図３に本発明のＤＳＰにおける係数レジス
タ・補間部１００の一実施形態を示す。図３において、
１０１は係数ＲＡＭであり、各マイクロプログラムステ
ップに１対１に対応するようにマイクロプログラムのス
テップ数と同じ数（この実施形態においては５１２）の
係数値を記憶している。この係数ＲＡＭにはＣＰＵバス
１０を介してＣＰＵ１から係数値が書き込むことがで
き、また、図示するクロックφに応じてマイクロプログ
ラムメモリと同期して、順次係数値が読み出されるよう
になされている。１０２は補間レートＲＡＭであり、補
間チャンネル数に等しいアドレス数（この実施形態にお
いては３２）を有し、各補間チャンネルに対応する補間
レート（現在の係数値から変更後の係数値へ係数値を変
化させるときの１サンプリング周期当りの変量）がＣＰ
Ｕ１から書き込まれるようになされている。また、補間
器番号カウンタ１０６の計数出力をアドレスとして読み
出されるようになされており、読み出された補間レート
データは係数補間器１０３に供給される。

【００１５】１０３は係数補間器であり、係数ＲＡＭ１
０１から読み出される係数値と補間器ＲＡＭ１０４に格
納されている現在値とを比較し、係数値≠現在値のとき
は現在値に補間レートＲＡＭ１０２から供給される補間
レートデータを加算して新たな現在値として補間器ＲＡ
Ｍ１０４に格納するものである。なお、係数値＝現在値
のときは補間器ＲＡＭ１０４中の現在値に対してなんら
演算操作は行われない。１０４は演算にその時点で用い
られている係数値（現在値）を記憶するための補間器Ｒ
ＡＭであり、補間チャンネル数（この実施形態において
は３２）に等しい記憶領域を有し、補間器番号カウンタ
１０６の計数出力によりアドレスされるものである。な
お、前記係数値≠現在値の判断は現在値が係数値に達し
ないときであり、現在値が係数値を越えてしまうとやは
り係数値≠現在値ではあるが、この場合は含まないこと
とする。

【００１６】１０５はセレクタであり、係数ＲＡＭ１０
１の出力と補間器ＲＡＭ１０４の出力が入力とされ、後
述するＩＰコントロール信号が「０」のときは係数ＲＡ
Ｍ１０１の出力を、ＩＰコントロール信号が「１」のと
きは補間器ＲＡＭ１０４の出力を係数値として出力する
ものである。１０６は補間チャンネル数に等しい数を計
数することができる補間器番号カウンタ（この実施形態
においては５ビット）であって、ＩＰコントロール信号
を計数し、この出力が補間レートＲＡＭ１０２と補間器
ＲＡＭ１０４にアドレスとして供給される。なお、この
補間器番号カウンタ１０６は、マイクロプログラムメモ
リのアドレスカウンタがオーバフローリセットされると
き（この実施形態においては５１１から０となるとき）
に出力されるリセット信号により全ビットがオール１に
初期化される。

【００１７】図４に本発明のＤＳＰにおけるマイクロプ
ログラムメモリに格納されているマイクロプログラムの
一例を示す。この図に示すように、マイクロプログラム
メモリは５１２のアドレスを有しており、各アドレスに
演算フィールドや書込フィールドなど複数のフィールド
を有する水平型マイクロ命令が格納されている。本発明
においては、このマイクロ命令に１ビットの係数補間イ
ネーブルフィールドが設けられており、このフィールド
に当該マイクロ命令が係数補間チャンネルを使用するか
否かを指示するコードが書き込まれている。すなわち、
このフィールドのコードが「ＯＦＦ」のときはこのマイ
クロ命令において使用する係数に対して補間を行わなわ
ないことが、「ＯＮ」のときはこのマイクロ命令におい
て使用する係数に対して補間を行うことが指示される。

【００１８】そして、このフィールドの内容が「ＯＦ
Ｆ」のときは「０」、「ＯＮ」のときは「１」の値を有
するＩＰコントロール信号が出力され、上記したように
補間器番号カウンタ１０６およびセレクタ１０５に供給
される。図４の右側に記載されているのは補間器番号カ
ウンタ１０６の計数内容の変化を示すものであり、マイ
クロプログラムメモリに格納されているマイクロ命令の
係数補間イネーブルフィールドの内容が「ＯＮ」である
ときに１ずつカウントアップされていることがわかる。
なお、上述したように補間器番号カウンタ１０６はリセ
ット信号によりすべてのビットが１の状態に初期化され
るので、最初のＩＰコントロール信号が入力されること
により「０」を出力する。

【００１９】このように構成された係数レジスタ・補間
部１００を有するＤＳＰにおいて、動作開始に先だっ
て、係数ＲＡＭ１０１には各マイクロプログラムステッ
プにおいて使用する係数値がＣＰＵにより書き込まれて
いる。また、マイクロプログラムメモリには、このＤＳ
Ｐにおいて実行すべきエフェクト処理に対応するマイク
ロプログラムブロックがＣＰＵによりロードされてい
る。なお、上述したように、このマイクロプログラムの
うちの係数補間を行うべき係数値に対応するマイクロ命
令の係数補間イネーブルフィールドには「ＯＮ」が書き
込まれている。なお、どの係数を変更させるかは、各エ
フェクトにより相違しているが、効果的に音色に変化を
付けることができる変数を選択するのが一般的である。

【００２０】ＤＳＰの動作が開始されると、クロックに
同期してマイクロプログラムメモリから順次マイクロ命
令が読み出され、同時に係数ＲＡＭ１０１からも対応す
る係数値が順次読み出される。マイクロプログラムメモ
リから読み出されたマイクロ命令の係数補間イネーブル
フィールドの内容が「ＯＦＦ」であるときには、ＩＰコ
ントロール信号が「０」となりセレクタ１０５により係
数ＲＡＭ１０１から読み出される係数値が選択されて乗
算部８６に出力される。また、図４に示すステップ１、
５および６のようにマイクロ命令の係数補間イネーブル
フィールドの内容が「ＯＮ」のときは、ＩＰコントロー
ル信号が「１」となり、補間器番号カウンタ１０６がカ
ウントアップされてその出力により補間レートＲＡＭ１
０２および補間器ＲＡＭ１０４がアクセスされる。そし
て、セレクタ１０５により補間器ＲＡＭ１０４の出力が
選択されて係数出力として乗算部８６に出力される。こ
のとき、係数補間器１０３において、補間器ＲＡＭ１０
４から読み出された現在値と係数ＲＡＭ１０１から読み
出された係数値とが比較され、両者が不一致の場合には
補間器ＲＡＭ１０４から読み出された現在値に補間レー
トＲＡＭ１０２から読み出された補間レートデータが加
算され、その結果が新たな現在値として補間器ＲＡＭ１
０４に書き込まれる。

【００２１】係数値を変更したいとき、ＣＰＵバス１０
を介して、変更後の新たな係数値を係数ＲＡＭ１０１に
書き込み、当該係数値を補間するときに用いる補間レー
トデータを補間レートＲＡＭ１０２に書き込む。する
と、対応するマイクロ命令がデコードされたときに、補
間器ＲＡＭ１０４から読み出される現在の係数値と係数
ＲＡＭ１０１から読み出された新たな係数値との比較結
果が不一致となり、係数補間器１０３は現在値に補間レ
ートＲＡＭ１０２から読み出された補間レートを加算し
て新たな現在値として補間器ＲＡＭ１０４に書き込む。
次のサンプリング周期において対応するステップのマイ
クロ命令が読み出されたときに、セレクタ１０５から前
回に補間器ＲＡＭ１０４に書き込まれた現在値を係数値
として出力するとともに、係数補間器１０３において上
述した処理が実行され、補間器ＲＡＭ１０４における現
在値が更新される。このようにして、係数ＲＡＭ１０１
に格納されている係数値と現在値とが一致するまで、１
サンプリング周期毎に補間レート分ずつ係数値は更新さ
れていく。このようにして、ＣＰＵから変更後の係数値
と対応する補間レートデータとを書き込むだけで、係数
値の補間をすることができる。

【００２２】なお、上記においては詳細な説明は省略し
たが、動作開始時に補間器ＲＡＭ１０４に現在値を格納
しておくことが必要であり、そのためには、動作開始直
後の１サンプリング周期の間は、係数ＲＡＭ１０１の出
力をそのまま補間器ＲＡＭ１０４の出力として出力する
とともに、補間器ＲＡＭ１０４に書き込むように動作さ
せればよい。また、係数補間器１０３における係数ＲＡ
Ｍ１０１の出力と補間器ＲＡＭ１０４からの現在値との
比較結果が不一致のときに、どちらが大きいかに応じて
現在値に加算する補間レートデータの正負の符号を反転
させるべきことはいうまでもない。

【００２３】上記したように本発明においては、補間を
行なう係数を予めマイクロ命令において決定しておき、
該マイクロ命令のマイクロプログラム中における出現順
序により補間チャンネルを順次割り当てるようにしたた
め、ＣＰＵにおいて補間チャンネルの割り当てを管理す
ることが不要になるとともに、補間チャンネル数に相当
する数の比較器を設けることが不要となった。しかしな
がら、このＤＳＰにおいて実行しているエフェクト処理
を変更するために、マイクロプログラムメモリに格納さ
れているマイクロプログラムブロックを入れ替える場合
がある。例えば、図６の（ａ）に示すように、動作開始
時はマイクロプログラムメモリにディストーション、コ
ーラス、フェイザおよびリバーブの４つのエフェクト処
理を行なうためのマイクロプログラムブロックが格納さ
れ、これらのエフェクト処理を実行していた場合におい
て、途中で、フェイザの必要がなくなり、フランジャが
必要になったとする。このような場合に、フェイザのマ
イクロプログラムブロックが格納されていた領域にフラ
ンジャのマイクロプログラムブロックを書き込んで動作
をさせる場合がある。

【００２４】一般に、各エフェクトにより変更させる係
数の数は一定していないので、マイクロプログラムブロ
ックを入れ替えた場合、上記実施形態のように補間を行
なう係数を指定するマイクロ命令の出現順序により補間
チャンネルを割り当てている場合においては、入れ替え
られたマイクロプログラムブロックの後に格納されてい
るマイクロプログラムブロックにおける補間を行なうマ
イクロ命令の出現順序が変更されることとなり不都合が
生じる。このような不都合を防止することができる他の
実施形態を図５および図６を用いて説明する。

【００２５】この実施形態は、マイクロプログラムメモ
リ内の各マイクロプログラムブロック毎に使用する補間
チャンネル数の初期値を予め余裕をもって設定してお
き、マイクロプログラムブロックを入れ替えた場合に発
生する補間を行なうべき係数の数の変動が後続するマイ
クロプログラムブロックに影響を及ぼさないようにする
ものである。すなわち、図６の（ａ）の右側に示すよう
に、ディストーションのためのマイクロプログラムブロ
ックが格納されている領域には０番〜７番の補間チャン
ネル、コーラスのためのマイクロプログラムブロックに
は８番〜１１番の補間チャンネル、以下、１２番〜１９
番、２０番〜３１番というように、予め各マイクロプロ
グラムブロックに対して補間チャンネルを割り当ててお
く。こうすることにより、いずれかのマイクロプログラ
ムブロックの内容を入れ替えても、後続するマイクロプ
ログラムブロックの補間チャンネル番号に影響を与える
ことを防ぐことができる。

【００２６】図５において、係数ＲＡＭ１０１、補間レ
ートＲＡＭ１０２、係数補間器１０３、補間器ＲＡＭ１
０４、セレクタ１０５および補間器番号カウンタ１０６
は、前記図３に記載したものと同一であり重複する説明
は省略する。１０７は加算器であり、補間器番号カウン
タ１０６の出力とラッチ回路１１１の出力を加算して、
補間レートＲＡＭ１０２および補間器ＲＡＭ１０４にア
ドレスとして供給するためのものである。１０８は補間
器番号初期値ＲＡＭであり、図６（ｂ）に示すように、
各マイクロプログラムブロックの先頭アドレスと各ブロ
ックに対応する先頭の補間チャンネル番号が格納されて
いる。なお、第１番目のブロックについては先頭アドレ
スおよび先頭補間チャンネル番号が明らかであるから格
納されていない。

【００２７】１０９は比較器であり、マイクロプログラ
ムカウンタの出力と補間器番号初期値ＲＡＭ１０８のブ
ロック先頭アドレス領域の出力とを比較するものであ
る。１１０はブロックカウンタであり、比較器１０９の
出力によりカウントアップされ、その出力が補間器番号
初期値ＲＡＭ１０８にアドレスとして出力されるもので
ある。１１１はラッチ回路であり、比較器１０９からの
一致出力により補間器番号初期値ＲＡＭ１０８の出力の
うち各ブロックに対応する先頭の補間チャンネル番号を
ラッチするものである。１１２はオア回路であり、リセ
ット信号および比較器１０９からの一致検出信号が入力
され、その出力が補間器番号カウンタ１０６のリセット
端子に印加されるものである。

【００２８】このように構成されたＤＳＰの係数レジス
タ・補間部１００において、マイクロプログラムカウン
タの計数値が５１１から０になるときに発生されるリセ
ット信号により、ブロックカウンタ１１０およびラッチ
回路１１１がリセットされ、補間器番号カウンタ１０６
もオア回路１１２を介してリセットされる。これによ
り、補間器番号カウンタ１０６は初期値（オール１）に
リセットされ、図３に示した実施形態の場合と同様にＩ
Ｐコントロール信号の計数を開始する。そして、ラッチ
回路１１１の出力は初期値「０」であるから、加算器１
０７から出力される補間レートＲＡＭ１０２と補間器Ｒ
ＡＭ１０４のアドレスはカウンタ１０６の計数出力と同
じ値である。また、ブロックカウンタ１１０の出力は
「０」であり、補間器番号初期値ＲＡＭ１０８からは図
６の（ｂ）に示すように、第２ブロックの先頭アドレス
と第２ブロックに割り当てられた先頭の補間チャンネル
番号「８」が読み出されている。

【００２９】上述したようにマイクロプログラムが順次
読み出されて行き、マイクロプログラムアドレスと第２
ブロックの先頭アドレスとの一致出力が比較器１０９か
ら出力されると、該一致出力によりラッチ回路１１１
は、補間器番号初期値ＲＡＭ１０８から読み出されてい
た第２ブロックの先頭の補間チャンネル番号「８」をラ
ッチする。同時にオア回路１１２を介して補間器番号カ
ウンタ１０６はリセットされる。これにより、第２マイ
クロプログラムブロック内のマイクロ命令からＩＰコン
トロール信号が出力されたとき、補間器番号カウンタ１
０６の出力は「０」となり、加算器１０７から出力され
るアドレスは８を新たな初期値として順次計数されるこ
ととなる。また、比較器１０９からの前記一致出力によ
りブロックカウンタ１１０はカウントアップされ、補間
器番号初期値ＲＡＭ１０８から第３ブロックの先頭アド
レスと第３ブロックに割り当てられた先頭の補間チャン
ネル番号が読み出される。以下、同様にして補間レート
ＲＡＭ１０２および補間器ＲＡＭ１０４のアドレスが決
定されることとなる。したがって、この実施形態によれ
ば、マイクロプログラムブロックを入れ替えた場合にお
いても、後続するマイクロプログラムブロックの係数に
対する補間チャンネル番号に悪影響を与えることがな
い。

【００３０】なお、上記実施形態においては、マイクロ
プログラムメモリに格納されるマイクロプログラムステ
ップ数を５１２ステップとし、補間チャンネル数を３２
として説明したが必ずしもこれに限られる必要はないこ
とは明らかである。また、上記各実施形態中のハードウ
エアの動作として説明している構成をソフトウエアで動
作させてもよいことはもちろんである。

【００３１】

【発明の効果】本発明は以上のように構成されているの
で、ＣＰＵにおいて複雑な補間チャンネルの割り当て処
理を行なうことなく、また、補間ステップであるか否か
を判定するための多数の比較器を設けることなく、係数
補間チャンネルの割当をすることができるＤＳＰを提供
することができる。また、マイクロプログラムブロック
を入れ替えたときにおいても、他のマイクロプログラム
ブロックに影響を与えることなく補間チャンネルの割当
をすることができるＤＳＰを提供することができる。

【図面の簡単な説明】

【図１】 本発明のＤＳＰが用いられる電子楽器の構成
を示すブロック図である。

【図２】 ＤＳＰの内部構成を示すブロック図である。

【図３】 本発明のＤＳＰにおける係数レジスタ・補間
部１００の一実施形態を示すブロック図である。

【図４】 本発明におけるマイクロプログラムを説明す
るための図である。

【図５】 本発明のＤＳＰにおける係数レジスタ・補間
部１００の他の実施形態を示すブロック図である。

【図６】 マイクロプログラムメモリおよび補間器番号
初期値ＲＡＭにおけるデータの格納状態を説明するため
の図である。

【符号の説明】

１ ＣＰＵ、２ ＲＯＭ、３ ＲＡＭ、４ 操作子、５
表示装置、６ 音源、７ 外部ＲＡＭ、８ ＤＳＰ、
９ サウンドシステム、１０ ＣＰＵバス、８０マイク
ロプログラム供給部、８１、８４、８７ セレクタ、８
２ 入出力ＲＡＭ、８３ テンポラリＲＡＭ、８６ 乗
算部、８８ 加算部、８９ シフト部、９０ データバ
ス、９１ 外部ＲＡＭアドレス制御部、１００ 係数レ
ジスタ・補間部、１０１ 係数ＲＡＭ、１０２ 補間レ
ートＲＡＭ、１０３ 係数補間器、１０４ 補間器ＲＡ
Ｍ、１０５ セレクタ、１０６ 補間器番号カウンタ、
１０７ 加算器、１０８ 補間器番号初期値ＲＡＭ、１
０９ 比較器、１１０ ブロックカウンタ、１１１ ラ
ッチ回路、１１２ オア回路

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−210380（ＪＰ，Ａ) 特開 平７−140978（ＪＰ，Ａ) 特開 平７−72854（ＪＰ，Ａ) 特開 平６−242779（ＪＰ，Ａ) 特開 平５−53793（ＪＰ，Ａ) 特開 平５−12324（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G10H 1/00 - 7/12 G06F 9/22

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 マイクロ命令を格納するマイクロプログ
   ラムメモリと、該マイクロプログラムメモリからマイク
   ロ命令を読み出す手段と、複数の係数を記憶する係数記
   憶手段と、前記マイクロ命令に応じて前記係数と入力デ
   ータとの演算を実行する演算手段と、複数の補間チャン
   ネルを有し、各補間チャンネル毎に、現在演算に使用し
   ている係数が前記係数記憶手段に記憶されている係数と
   一致していないときに、演算に使用する係数を所定量ず
   つ変更して出力する補間部とを有し、入力データに対し
   て前記係数を乗算する処理を少なくとも実行する信号処
   理装置であって、 前記マイクロ命令は、前記補間部を使用するか否かを指
   示するコードを含んでおり、 読み出されたマイクロ命令における前記補間部を使用す
   ることを指示するコードの出現に応じて計数動作を行う
   計数手段と、 前記補間部を使用することを指示するコードが出現した
   ときは、前記補間部から出力される係数を前記演算手段
   に供給し、前記補間部を使用することを指示するコード
   が出現していないときは、前記係数記憶手段から読み出
   される係数を前記演算手段に供給する選択手段とを有
   し、前記計数手段の計数値に対応して、前記補間器の補間チ
   ャンネルが選択 されるようになされていることを特徴と
   する信号処理装置。
2. 【請求項２】 マイクロ命令を格納するマイクロプログ
   ラムメモリと、該マイクロプログラムメモリからマイク
   ロ命令を読み出す手段と、複数の係数を記憶する係数記
   憶手段と、前記マイクロ命令に応じて前記係数と入力デ
   ータとの演算を実行する演算手段と、複数の補間チャン
   ネルを有し、各補間チャンネル毎に、現在演算に使用し
   ている係数が前記係数記憶手段に記憶されている係数と
   一致していないときに、演算に使用する係数を所定量ず
   つ変更して出力する補間部とを有し、入力データに対し
   て前記係数を乗算する処理を少なくとも実行する信号処
   理装置であって、 前記マイクロ命令は、前記補間部を使用するか否かを指
   示するコードを含んでおり、 読み出されたマイクロ命令における前記補間部を使用す
   ることを指示するコードの出現に応じて計数動作を行う
   とともに、前記マイクロプログラムの任意のステップに
   おいて任意の値を設定できるように構成された計数手段
   と、 前記補間部を使用することを指示するコードが出現した
   ときは、前記補間部から出力される係数を前記演算手段
   に供給し、前記補間部を使用することを指示するコード
   が出現していないときは、前記係数記憶手段から読み出
   される係数を前記演算手段に供給する選択手段とを有
   し、前記計数手段の計数値に対応して、前記補間器の補間チ
   ャンネルが選択 されるようになされていることを特徴と
   する信号処理装置。