JPH0290727A - Ａ／ｄ変換器のドリフト補償回路 - Google Patents
Ａ／ｄ変換器のドリフト補償回路Info
- Publication number
- JPH0290727A JPH0290727A JP24197888A JP24197888A JPH0290727A JP H0290727 A JPH0290727 A JP H0290727A JP 24197888 A JP24197888 A JP 24197888A JP 24197888 A JP24197888 A JP 24197888A JP H0290727 A JPH0290727 A JP H0290727A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- converter
- polarity
- outputs
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 12
- 230000010354 integration Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、Ａ／Ｄ変換器のドリフト補償回路に関するも
のである。
のである。
従来、この種のＡ／Ｄ変換器のドリフト補償回路では、
Ａ／Ｄ変換器の出力信号の平均値を監視し、平均値が正
で、その大きさが所定の闇値より大きいときは負の直流
電圧をＡ／Ｄ変換器の入力信号に加え、一方、平均値が
負で、その大きさが所定の闇値より大きいときは正の直
流電圧をＡ／Ｄ変換器の入力信号に加えることにより、
ドリフトの補償を行っている。
Ａ／Ｄ変換器の出力信号の平均値を監視し、平均値が正
で、その大きさが所定の闇値より大きいときは負の直流
電圧をＡ／Ｄ変換器の入力信号に加え、一方、平均値が
負で、その大きさが所定の闇値より大きいときは正の直
流電圧をＡ／Ｄ変換器の入力信号に加えることにより、
ドリフトの補償を行っている。
しかし、このような従来のドリフト補償回路は、Ａ／Ｄ
変換器の出力信号の波形が正負対称であり、出力信号の
平均値がＡ／Ｄ変換器または入力信号のドリフトを表し
ていると仮定しているので、例えば音声や音楽などの信
号をＡ／Ｄ変換する場合には、これらの信号が正負対称
でないことが多（、正しくドリフト補償が行われないと
いう問題が生じる。
変換器の出力信号の波形が正負対称であり、出力信号の
平均値がＡ／Ｄ変換器または入力信号のドリフトを表し
ていると仮定しているので、例えば音声や音楽などの信
号をＡ／Ｄ変換する場合には、これらの信号が正負対称
でないことが多（、正しくドリフト補償が行われないと
いう問題が生じる。
本発明の目的は、このような問題を解決し、正負非対称
の信号をＡ／Ｄ変換する場合でも正しくドリフト補償を
行えるＡ／Ｄ変換器のドリフト補償回路を提供すること
にある。
の信号をＡ／Ｄ変換する場合でも正しくドリフト補償を
行えるＡ／Ｄ変換器のドリフト補償回路を提供すること
にある。
本発明のＡ／Ｄ変換器のドリフト補償回路は、Ａ／Ｄ変
換器の出力信号の極性を判定する極性判定回路と、 前記出力信号の振幅に対応する時間幅のパルスを出力す
る振幅／時間変換回路と、 この振幅／時間変換回路が出力するパルスが継続する間
、前記判定回路の判定結果に対応する極性の電圧を出力
するスイッチ回路と、 このスイッチ回路の出力電圧を積分する積分回路と、 この積分回路の出力信号を前記Ａ／Ｄ変換器の入力信号
に加算する加算回路とを備えたことを特徴とする。
換器の出力信号の極性を判定する極性判定回路と、 前記出力信号の振幅に対応する時間幅のパルスを出力す
る振幅／時間変換回路と、 この振幅／時間変換回路が出力するパルスが継続する間
、前記判定回路の判定結果に対応する極性の電圧を出力
するスイッチ回路と、 このスイッチ回路の出力電圧を積分する積分回路と、 この積分回路の出力信号を前記Ａ／Ｄ変換器の入力信号
に加算する加算回路とを備えたことを特徴とする。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明によるＡ／Ｄ変換器のドリフト補償回路
の一実施例を示すブロック図である。このドリフト補償
回路は、Ａ／Ｄ変換器２の出力信号の極性を判定する極
性判定回路４と、上記出力信号の大きさに対応する時間
幅のパルスを出力する振幅／時間変換回路３と、この振
幅／時間変換回路３が出力するパルスが継続する間、極
性判定回路４の判定結果に対応する極性を持つ電圧を出
力するスイッチ回路５と、このスイッチ回路５の出力電
圧を積分する積分回路６と、この積分回路６の出力信号
をＡ／Ｄ変換器２の入力信号に加算する加算回路１とに
より構成されている。
の一実施例を示すブロック図である。このドリフト補償
回路は、Ａ／Ｄ変換器２の出力信号の極性を判定する極
性判定回路４と、上記出力信号の大きさに対応する時間
幅のパルスを出力する振幅／時間変換回路３と、この振
幅／時間変換回路３が出力するパルスが継続する間、極
性判定回路４の判定結果に対応する極性を持つ電圧を出
力するスイッチ回路５と、このスイッチ回路５の出力電
圧を積分する積分回路６と、この積分回路６の出力信号
をＡ／Ｄ変換器２の入力信号に加算する加算回路１とに
より構成されている。
Ａ／Ｄ変換器２が信号を出力すると、振幅／時間変換回
路３はその振幅値に比例した時間幅を持つパルス信号を
極性判定回路４に出力する。同時に、極性判定回路４は
、Ａ／Ｄ変換器２の出力信号の極性を判定し、結果をス
イッチ回路５に出力する。スイッチ回路５はこれにより
、Ａ／Ｄ変換器２の出力信号の極性が正であれば、極性
判定回路４からの上記パルス信号が継続する間、負の電
圧、−■を出力し、逆に、極性が負であれば、極性判定
回路４からの上記パルス信号が継続する間、正の電圧、
＋Ｖを出力する。積分回路６はこのスイッチ回路５の出
力電圧を積分し、結果を加算回路１に与える。そして、
加算回路１はこの積分回路６からの電圧をＡ／［）変１
１１！６２の入力信号であるアナログ信号に加え、結果
をＡ／Ｄ変換器２に出力する。
路３はその振幅値に比例した時間幅を持つパルス信号を
極性判定回路４に出力する。同時に、極性判定回路４は
、Ａ／Ｄ変換器２の出力信号の極性を判定し、結果をス
イッチ回路５に出力する。スイッチ回路５はこれにより
、Ａ／Ｄ変換器２の出力信号の極性が正であれば、極性
判定回路４からの上記パルス信号が継続する間、負の電
圧、−■を出力し、逆に、極性が負であれば、極性判定
回路４からの上記パルス信号が継続する間、正の電圧、
＋Ｖを出力する。積分回路６はこのスイッチ回路５の出
力電圧を積分し、結果を加算回路１に与える。そして、
加算回路１はこの積分回路６からの電圧をＡ／［）変１
１１！６２の入力信号であるアナログ信号に加え、結果
をＡ／Ｄ変換器２に出力する。
このように、このドリフト補償回路では、Ａ／Ｄ変換器
の出力信号よりその振幅に比例した時間幅を持つパルス
信号を作成し、それにもとづいてドリフト補償のための
電圧を発生させているので、入力信号波形の正負対称性
の影響を受けることなく正しくドリフト補償を行うこと
ができる。
の出力信号よりその振幅に比例した時間幅を持つパルス
信号を作成し、それにもとづいてドリフト補償のための
電圧を発生させているので、入力信号波形の正負対称性
の影響を受けることなく正しくドリフト補償を行うこと
ができる。
以上説明したように本発明のＡ／Ｄ変換器のドリフト補
償回路は、Ａ／Ｄ変換器の出力信号の極性を判定する極
性判定回路と、前記出力信号の振幅に対応する時間幅の
パルスを出力する振幅／時間変換回路と、この振幅／時
間変換回路が出力するパルスが継続する間、判定回路の
判定結果に対応する極性の電圧を出力するスイッチ回路
と、このスイッチ回路の出力電圧を積分する積分回路へ
、この積分回路の出力信号をＡ／Ｄ変換器の入力信号に
加算する加算回路とを備えている。
償回路は、Ａ／Ｄ変換器の出力信号の極性を判定する極
性判定回路と、前記出力信号の振幅に対応する時間幅の
パルスを出力する振幅／時間変換回路と、この振幅／時
間変換回路が出力するパルスが継続する間、判定回路の
判定結果に対応する極性の電圧を出力するスイッチ回路
と、このスイッチ回路の出力電圧を積分する積分回路へ
、この積分回路の出力信号をＡ／Ｄ変換器の入力信号に
加算する加算回路とを備えている。
すなわち本発明のドリフト補償回路では１、Ａ／Ｄ変換
器の出力信号よりその振幅に比例した時間幅を持つパル
ス信号を作成し、それにもとづいてドリフト補償のため
の電圧を発生させるので、入力信号波形の正負対称性の
影響を受けることなく正しくドリフト補償を行うことが
できる。そして、この回路を用いることにより、Ａ／Ｄ
変換器の出力信号のドリフトを除去できるとともに、Ａ
／Ｄ変換器のダイナミックレンジの拡大、ならびに直線
性の改善が可能となる。
器の出力信号よりその振幅に比例した時間幅を持つパル
ス信号を作成し、それにもとづいてドリフト補償のため
の電圧を発生させるので、入力信号波形の正負対称性の
影響を受けることなく正しくドリフト補償を行うことが
できる。そして、この回路を用いることにより、Ａ／Ｄ
変換器の出力信号のドリフトを除去できるとともに、Ａ
／Ｄ変換器のダイナミックレンジの拡大、ならびに直線
性の改善が可能となる。
【図面の簡単な説明】
第１図は本発明によるＡ／Ｄ変換器のドリフト補償回路
の一実施例を示すブロック図である。 ｌ・・・加算回路 ２・・・Ａ／Ｄ変換器 ３・・・振幅／時間変換回路 ４・・・極性判定回路 ５・・・スイッチ回路 ６・・・積分回路
の一実施例を示すブロック図である。 ｌ・・・加算回路 ２・・・Ａ／Ｄ変換器 ３・・・振幅／時間変換回路 ４・・・極性判定回路 ５・・・スイッチ回路 ６・・・積分回路
Claims (1)
- （１）Ａ／Ｄ変換器の出力信号の極性を判定する極性判
定回路と、 前記出力信号の振幅に対応する時間幅のパルスを出力す
る振幅／時間変換回路と、 この振幅／時間変換回路が出力するパルスが継続する間
、前記判定回路の判定結果に対応する極性の電圧を出力
するスイッチ回路と、 このスイッチ回路の出力電圧を積分する積分回路と、 この積分回路の出力信号を前記Ａ／Ｄ変換器の入力信号
に加算する加算回路とを備えたことを特徴とするＡ／Ｄ
変換器のドリフト補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24197888A JPH0290727A (ja) | 1988-09-27 | 1988-09-27 | Ａ／ｄ変換器のドリフト補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24197888A JPH0290727A (ja) | 1988-09-27 | 1988-09-27 | Ａ／ｄ変換器のドリフト補償回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0290727A true JPH0290727A (ja) | 1990-03-30 |
Family
ID=17082421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24197888A Pending JPH0290727A (ja) | 1988-09-27 | 1988-09-27 | Ａ／ｄ変換器のドリフト補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0290727A (ja) |
-
1988
- 1988-09-27 JP JP24197888A patent/JPH0290727A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62140518A (ja) | Ａｄ変換装置 | |
| JPH066630Y2 (ja) | Ｄ／ａコンバ−タの歪低減回路 | |
| JPH0431203B2 (ja) | ||
| JPS63193603A (ja) | 同期復調器 | |
| JPH0290727A (ja) | Ａ／ｄ変換器のドリフト補償回路 | |
| JPS6378610A (ja) | ２逓倍クロツク発生回路 | |
| JPH0821859B2 (ja) | Ｄ／ａ変換方式 | |
| JP3102024B2 (ja) | Ｄ／ａ変換方法 | |
| JP2751177B2 (ja) | ディジタル・アナログ変換装置 | |
| JPS6029685Y2 (ja) | 積算器 | |
| JP2000004123A (ja) | 位相差演算回路 | |
| JPH0419880Y2 (ja) | ||
| JPH0740219Y2 (ja) | 任意波形発生器 | |
| SU1008899A1 (ru) | Широтно-импульсный модул тор | |
| JPH0430832Y2 (ja) | ||
| JPS62104221A (ja) | Ａ／ｄ変換器のドリフト補償回路 | |
| JPS5941975A (ja) | クランプ回路 | |
| JPS63310221A (ja) | Ｄ／ａ変換回路 | |
| JPS61109469A (ja) | インバ−タ回路の電流検出装置 | |
| JPS61139123A (ja) | Ｄ／ａコンバ−タのテグリツチヤ−回路 | |
| JPH03110919A (ja) | 波形変換回路 | |
| JPS62199121A (ja) | 復号器 | |
| JPS5962217A (ja) | 信号処理装置 | |
| JPH0476243B2 (ja) | ||
| JPS62255874A (ja) | アナログ出力信号チエツク方式 |