JPH0430832Y2

JPH0430832Y2 -

Info

Publication number: JPH0430832Y2
Application number: JP1986195545U
Authority: JP
Priority date: 1986-12-19
Filing date: 1986-12-19
Publication date: 1992-07-24
Also published as: JPS6399435U

Description

【考案の詳細な説明】「産業上の利用分野」この考案は、デルタシグマ変調された信号を、
リニアPCM信号に変換する際に用いて好適なデ
シメイシヨン回路に関する。

「従来の技術」アナログ／デジタル変換技術の一つとして、デ
ルタシグマ変調が知られている。

第４図は、デルタシグマ変調回路の構成を示す
ブロツク図であり、図において、１は入力アナロ
グ信号Sxと帰還量子化信号（＋Ｖ／−Ｖ）の偏
差を積分する積分回路である。２は高速のクロツ
ク信号ckl（１〜4MHz）で動作する比較回路であ
り、積分回路の出力信号が負のときは“０”信
号、正のときは“１”信号を出力信号S_Yとして出
力する。また、比較回路２は、積分回路１の出力
信号極性の正負により、Ａ／Ｄ変換する信号の最
大のレベルである＋Ｖあるいは−Ｖを量子化信号
として偏差検出点３に帰還する。上記回路構成に
よれば、帰還される量子化信号の平均電力がアナ
ログ入力信号Sxの平均電力と等しくなる。この
場合、デルタシグマ変調回路は、１ビツトのＡ／
Ｄコンバータと考えることができる。

このデルタシグマ変調回路の出力信号は、高い
クロツクレート（１〜4Mz）であるため、このま
までは、後段の回路における処理が大変である。
そこで、デルタシグマ変調回路の後には、その出
力信号を低速のリニアPCM信号に変換するデシ
メイシヨン回路が設けられ、ここで、10KHz程度
のリニアPCM信号に変換される。

第５図は、従来のデシメイシヨン回路の構成を
示すブロツク図であり、図において５は、信号S_Y
が“１”信号のとき開、“０”信号のとき閉とな
るゲートであり、例えば、アンドゲート等を用い
て構成される。このゲート５には窓関数発生回路
６から高速のクロツクcklに同期して三角窓関数
（第６図ニ）の各値が順次供給されるようになつ
ており、開状態のときは窓関数の値が出力され、
閉状態のときは“０”信号が出力されるようにな
つている。ゲート５の出力信号はアキユームレー
タ７とデイレイ８からなる帰還ループにより所定
周期毎に累算され、これにより、リニアなPCM
信号Szが作成される。この場合、アキユームレ
ータ７およびデイレイ８の累算周期は、リセツト
信号Ｒ（第６図ハ参照）の周期により決定され、
また、窓関数発生部６はリセツト信号Ｒの周期毎
に窓関数を出力するようになつている。

上述のように窓関数を用いてリニアPCM信号
化するのは、デルタシグマ変調信号からリニア
PCM信号に変換する際サンプリング周波数が／
Ｎ（Ｎ＝デルタシグマ変調信号のクロツク／リニ
アPCM信号のクロツク）になることにより発生
する折り返し歪等の高調波雑音を除去するためで
ある。

「考案が解決しようとする問題点」ところで、上述した従来のデシメイシヨン回路
におけるゲート５は、窓関数に対して単なるスル
ー／ストツプ動作を行つているため、窓関数とし
ては正または負のいずれかの値のみをとることが
条件とされ、正負両方の値をとる窓関数を使用す
ることができなかつた。したがつて、デシメイシ
ヨン後に得られるリニアPCM信号は、ストレー
トバイナリ形式となる。しかしながら、後段回路
の処理方式によつては、２の補数による出力形式
が要求される場合も多く、このような場合、従来
のデシメイシヨン回路においては、正負双方の値
をとる窓関数を用いることができないため、スト
レートバイナリ形式の出力信号を２の補数形式に
変換する回路が別個に必要になるという問題が生
じた。

しかも、２の補数形式の信号に変換した場合に
おいては、「０」値（基準値）がオフセツトを持
たないようにする必要があるが、従来のデシメイ
シヨン回路において、このような要求を満たすに
は、窓関数の形（値）が制限されるという欠点が
あつた。

この考案は、上述した事情に鑑みてなされたも
ので、正負両方の値をとる窓関数を使用すること
ができ、これにより、２の補数形式による信号を
直接出力することができるとともに、出力信号の
「０」値がオフセツトを持たないデシメイシヨン
回路を提供することを目的としている。

「問題点を解決するための手段」この考案は、上記問題点を解決するために、デ
ルタシグマ変調された信号の“１”／“０”値に
応じて正値窓関数とその正値窓関数を２の補数に
変換した負値窓関数とを切り換えて出力する正負
窓関数切換出力手段と、この正負窓関数切換出力
手段の出力信号を所定周期に渡つて累算し、リニ
アPCM信号を作成する累算手段とを具備してい
る。

「作用」正値、負値のいずれか一方の窓関数が、デルタ
シグマ変調された信号の“１”／“０”に応じて
選択されるので、２の補数形式の出力信号が得ら
れる。

「実施例」以下、図面を参照してこの考案の実施例につい
て説明する。

第１図は、この考案の一実施例の構成を示すブ
ロツク図であり、前述した第４図、第５図の各部
と対応する部分には同一の符号を付し、その説明
を省略する。

第１図において、１０は窓関数発生部６の出力
信号の各ビツトの値を反転し、この反転結果に
「１」を加えて２の補数に変換する補数変換部で
ある。S₀〜Snは、各々スイツチング手段であり、
デルタシグマ変調された信号S_Yが“１”のときに
窓関数発生部６の出力信号を選択し、信号S_Yが
“０”のときに補数変換部１０の出力信号を選択
する。この場合、窓関数発生部６、補数変換部１
０およびスイツチング手段S₀〜Snにより、正負
窓関数切換出力手段１１が構成されている。

上記スイツチング手段S₀〜Snにより選択され
た信号はアキユームレータ７の一方の入力端に供
給され、アキユームレータ７とデイレイ８とから
なるループにより累算される。

次に、上記構成によるこの実施例の動作を説明
する。

まず、リセツト信号Ｒが供給されると、窓関数
発生部６は、第２図ニに示すように所定の窓関数
（この実施例では正値の三角窓関数）の出力を開
始する。この場合の窓関数の出力動作は、クロツ
クcklに基づいて窓関数の値を順次出力する動作
となる（第２図イ，ニ参照）。そして、デルタシ
グマ変調された信号S_Yが“１”のときは、スイツ
チング手段S₀〜Snが窓関数発生部６の出力信号、
すなわち、正値の窓関数を選択し、信号S_Yが
“０”のときはスイツチング手段S₀〜Snが補数変
換部１０の出力信号、すなわち、負値の窓関数を
選択する。この結果、アキユームレータ７の一方
の入力端に供給される信号は、第２図ホに示すよ
うになり、信号S_Yの“１”／“０”に対応して正
あるいは負の窓関数が供給される。これにより、
アキユームレータ７の累算結果である出力信号
Szは、２の補数形式の信号となる。

次に、第３図に正負窓関数切換出力手段の他の
構成例を示す。

第３図において、EX０〜EXnは、各々一方の
入力端にインバータINVを介して信号S_Yが供給
されるイクスクルーシブオアゲートである。ま
た、イクスクルーシブオアゲートEX０〜EXnの
他方の入力端には、窓関数発生部６から正値の窓
関数が供給されるようになつている。この場合、
重み関数発生部６の出力信号は、最下位出力ビツ
トから順にイクスクルーシブオアゲートEX０，
EX１，……EXnに供給されるようになつてい
る。次に、１２は加算器であり、インバータ
INVの出力をイクスクルーシブオアゲートEX０
〜EXnの出力信号の最下位ビツトに加算する。
この加算器１２の出力信号は、第１図に示すアキ
ユームレータ７の一方の入力端に供給されるよう
になつている。

上記構成によると、信号S_Yが“１”のときは、
インバータINVの出力信号が“０”となり、こ
の“０”信号がイクスクルーシブオアゲートEX
０〜EXnの一方の入力端に供給される。これに
より、窓関数発生部６の出力信号はイクスクルー
シブオアゲートEX０〜EXnをそのまま通過して
加算器１２に供給される。そして、加算器１２に
おいては、インバータINVの出力信号が“０”
であるため、イクスクルーシブオアゲートEX０
〜EXnから供給された信号をそのままアキユー
ムレータ７へ出力する。すなわち、この場合にお
いては、アキユームレータ７の一方の入力端に供
給される信号は、窓関数発生部６から出力された
正値の窓関数そのものとなる。

一方、信号S_Yが“０”のときは、イクスクルー
シブオアゲートEX０〜EXnの一方の入力端に
“１”信号が供給され、これにより、窓関数発生
部６の出力信号は全ビツトについて反転されたの
ちに加算器１２に供給される。そして、加算器１
２は、インバータINVの出力信号が“１”信号
であるから、イクスクルーシブオアゲートEX０
〜EXnから供給される信号の最下位ビツトに値
「１」を加算し、この加算結果をアキユームレー
タ７へ出力する。すなわち、この場合において
は、アキユームレータ７の一方の入力端に供給さ
れる信号は、窓関数発生部６の出力信号の
“１”／“０”を反転させた値に「１」を加えた
値となり、結局、窓関数発生部６の出力信号の２
の補数、すなわち、負値の窓関数となる。

このように、第３図に示す回路においては、信
号S_Yの“１”／“０”値に応じて、所定の窓関数
の正値と負値とが切換えて出力され、第１図に示
す正負窓関数切換出力手段１１と同様の動作とな
る。

「考案の効果」以上説明したように、この考案によれば、デル
タシグマ変調された信号の“１”／“０”値に応
じて正値窓関数とその正値窓関数を２の補数に変
換した負値窓関数とを切り換えて出力する正負窓
関数切換出力手段と、この正負窓関数切換出力手
段の出力信号を所定周期に渡つて累算し、リニア
PCM信号を作成する累算手段とを具備したので、
出力信号であるリニアPCM信号を２の補数形式
とすることができ、後段の回路が２の補数による
出力形式を要求する場合においても、別途変換回
路を設ける必要がなくなる。

また、この考案の正負窓関数切換出力手段は、
デルタシグマ変調された信号の“１”／“０”値
に応じて正値窓関数とその正値窓関数を２の補数
に変換した負値窓関数とを切り換えて出力するよ
うにしているので、どのような正値窓関数を使用
しても、２の補数形式で出力された信号に「０」
値のオフセツトが無い。

さらに、後段に２の補数形式への変換器を設け
る従来の方式では、窓関数としてその平均値が1/
２である波形（窓関数の最小値が０、最大値が１
である場合）、たとえば、三角波や方形波しか使
用できないが、この考案の回路によれば、窓関数
として任意の形状のものが使用でき、これによ
り、出力信号に様々な周波数特性を付与すること
ができる。また、出力信号の「０」値のオフセツ
トを無くすることができる。

【図面の簡単な説明】

第１図はこの考案の一実施例の構成を示すブロ
ツク図、第２図は同実施例の回路各部の波形を示
す波形図、第３図は同実施例の一変形例を示すブ
ロツク図、第４図はデルタシグマ変調回路の構成
を示すブロツク図、第５図は従来のデシメイシヨ
ン回路の構成を示すブロツク図第６図は従来のデ
シメイシヨン回路の回路各部の波形を示す波形図
である。７……アキユームレータ（累算手段）、８……
デイレイ、１１，１５……正負窓関数切換出力手
段。

Claims

【実用新案登録請求の範囲】

デルタシグマ変調された信号の“１”／“０”
値に応じて正値窓関数とその正値窓関数を２の補
数に変換した負値窓関数とを切り換えて出力する
正負窓関数切換出力手段と、この正負窓関数切換
出力手段の出力信号を所定周期に渡つて累算し、
リニアPCM信号を作成する累算手段とを具備す
ることを特徴とするデシメイシヨン回路。