JPH01198829A - ディジタル・アナログ変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明はディジタル・アナログ変換装置に関するもの
であり、特に高調波歪やノイズを小さくできる点でディ
ジタルオーディオ機器に好適なものである。

従来の技術 ディジタル・アナログ変換器（以下、ＤＡＣという）は
、ディジタルオーディオ機器の性能を大幅に左右する重
要な構成要素であるが、その構成上、電源電圧変動の影
響を受けやすい欠点があり、これがオーディオ信号の高
調波歪や混変調歪の原因となっていた。

さらにＤＡＣは、多数の半導体素子で構成されるため、
それ自身が雑音源となシ、これがオーディオ信号のＳ／
Ｎを悪化させていた。　゛上述の様なりＡＣの欠点を改
良する手段として、２個のＤＡＣをプッシュプルで動作
させることによって、電源電圧変動の影響や、雑音の影
響をキャンセルする方法が提案されている（電波新聞、
昭和６２年３月１３日号第１３面）。

第６図は上記従来例のディジタル・アナログ変換装置の
構成を示すブロック図であって、互に逆位相で動作する
２個のＤＡＣｌｏ、１２の出力電圧゛の差を出力するご
とく動作するものである。

入力ディジタル信号１は一方ではＤＡＣｌｏに入力され
、他方では極性反転回路１１を介してＤＡＣ１２に入力
される。その結果、ＤＡＣｌｏの出力電圧とＤＡＣ１２
の出力電圧は相対的に位相が反転しておシ、演算増幅器
１３によって両者の差を演算すれば、出力端子１４には
、各ＤＡＣの２倍の出力電圧が得られることになる。

第７図は上記従来例における各ＤＡＣの出力電圧波形の
関係を示すもので、波形ＡはＤＡＣｌｏの出力電圧に相
当し、波形ＢはＤＡＣ１２の出力電圧に相当する。また
Ａの波形とＢの波形を減算した結果がＡ−Ｂの波形であ
）、これが出力端子１４に得られる出力電圧波形となる
。すなわち、上記従来例において、正弦波を出力する場
合には各ＤＡＣの出力電圧波形も正弦波となり、波形が
零を横切る際にはいずれのＤＡＣに入力されるディジタ
データも、全ピットが反転することになる。

発明が解決しようとする課題 しかしながら上記の様な構成ではＤＡＣの出力電圧が零
を横切る際に発生する「ゼロクロス歪」がディジタル信
号のレベルにかかわらず、常に発生するため、特に微少
信号レベルでの歪が改善されない。

課題を解決するための手段 本発明によるディジタル・アナログ変換装置は、上述の
問題点を解決するために、第１のＤＡＣと第２のＤＡＣ
と、上記第１のＤＡＣの出力電圧と上記第２のＤＡＣの
出力電圧とを加減算する演算増幅器を有し、上記第１の
ＤＡＣと第２のＤＡＣの入力ディジタル信号に、同一極
性もしくは逆極性で絶対値の等しいオフセットを加え、
上記オフセット値を入力ディジタル信号のレベルにより
変化する様に構成されている。

作　　用 上記構成による本発明の作男は次の様になる。

即ち、ディジタル・アナログ変換すべき入力ディジタル
信号の振幅がＤＡＣの変換可能な最大振幅の半分以下と
なった場合、第１のＤＡＣには入力ディジタル信号に上
記ＤＡＣの最大振幅の４分の１の絶対値を持つオフセッ
トを加えたディジタル信号を送り、第２のＤＡＣには入
力ディジタル信号を逆極性にした信号に上記オフセット
を同様に加えたディジタル信号を送る。そして個々のＤ
ＡＣでディジタル・アナログ変換した後、第１のＤＡＣ
の出力電圧と第２のＤＡＣの出力電圧とを演算増幅器で
減算する事により、上記オフセットを取り除き、上記入
力ディジタル信号をディジタル・アナログ変換した成分
だけを得る。これによっていずれのＤＡＣの出力電圧も
正またはＯｖとなシ、零を横切ることがなくなり、「ゼ
ロクロス歪」をなくす事が可能となる。

実施例 以下、図面を参照しながら本発明の実施例について説明
する。第１図は本発明の第１の実施例の構成を示す回路
図である。

第１図において、６は入力ディジタル信号１の振幅を検
出するレベル検出回路、６．７はレベル、検出回路６の
オフセット制御出力３により、入力ディジタ／Ｉ／信号
１のレベルに応じて入力ディジタル信号１に加算するオ
フセット量を変化させるオフセット加算器である。また
第１のＤＡＣｌｏ　。

第２のＤＡＣ１２、極性反転回路１１．演算増幅器１３
及びその出力１４に関しては、第６図に示した従来の回
路と同様である。

以上の様に構成されたディジタル・アナログ変換器にお
いて、以下そ（０２＠作を説明する。まず入力ディジタ
ル信号１の振幅をレベル検出回路６で検出し、最大振幅
の２分の１以下の振幅になれば、オフセットを切換える
信号をオフセット加算器５に送る◎オフセット加算器６
は、オフセット切換信号により、オフセット値を零から
最大振幅の４分の１の値に切換える＠そして入力ディジ
タル信号１に最大振幅の４分の１のオフセットを加えた
信号をＤＡＣｌｏによりアナログ信号に変換し、極性反
転回路１１により入カディジタル信号１の位相を反転さ
せた信号に上記オフセットと同一のオフセットを加えた
信号をＤＡＣｌ２によりアナログ信号に変換する。さら
にＤＣＡｌｏの出力電圧とＤＡＣｌ２の出力電圧を演算
増幅器１３で減算する事により、上記オフセット成分を
除去し、入力ディジタル信号１に対応したアナログ信号
成分のみを得る。

第２図に上記第１の実施例における各信号の時間変化を
示す。波形Ａは入力ディジタル信号１、波形Ｂは第１Ｏ
ＤＡＣ１０の出力電圧、波形Ｃは第２ＯＤＡＣ１２の出
力電圧であり、波形りは演算増幅器１３の出力電圧１４
即ち波形Ｂから波形Ｃを減算した結果である。第２図か
ら分かる様に、入力ディジタル信号１の振幅が最大振幅
の２分の１以下の時は各々のＤＡＣの入力ディジタル信
号はＭＳＢが反転しないため、いわゆる「ゼロクロス歪
」は発生しない。

また上記実施例ではオフセット加算器５で加えるオフセ
ット値として零と最大振幅の４分の１といった２値の場
合について説明した◎しかし入力ディジタル信号のレベ
ルに応じて上記オフセット値のとシうる値をさらに細か
く変化させる事によｆｉ２８Ｂや３８Ｂの反転に伴なう
波形歪もなくす事が可能となる０例えば、入力ディジタ
ル信号の振幅が最大振幅の８分の１以下の場合、オフセ
ット加算器５で加えるオフセット値として最大振幅の１
６分の１といった値を与えれば、各々のＤＡＣの入力デ
ィジタル信号はＭＳＢ、２ＳＢ、３ＳＢのいずれも反転
しないため、−「ゼロクロス歪」だけでなく、２８Ｂや
３８Ｂが反転する事による波形歪もなくす事が可能とな
る〇 次に本発明の第２の実施例について説明する。

第３図は本発明の第２の実施例の構成を示す回路図であ
る。

第３図において、極性反転回路１１、レベル検出回路６
、オフセット加算器６，７、ＤＡＣｌ　０、演算増幅器
１３及びその出力１４に関しては、第１図と同様である
。また１６はディジタル信号に対する遅延回路であり、
オフセット加算器７の出力を入力ディジタル信号１のサ
ンプリング周期の２分の１だけ遅らせる。１６は混成器
であり、オフセット加算器６の出力と、オフセット加算
器７の出力を遅延回路１６によって遅延させた信号とを
混成するものである・１７，１９はサンプルホールド回
路であり、それぞれＤＡＣｌｏの出力に含まれるオフセ
ット加算器６の出力に相当する成分と、オフセット加算
器７の出力に相当する成分とを抽出する。１８はアナロ
グ遅延素子であり、サンプルホールド回路１７の出力を
ディジタル遅延回路１６と同じだけ遅延させる・ 以上の様に構成されたディジタル・アナログ変換器にお
いて、以下その動作を説明する。まずレベル検出回路６
、オフセット加算器６，７、極性反転回路１１の動作は
第１図と同様である。そしてオフセット加算器７の出力
を遅延回路１６により２分の１サンプリング周期だけ遅
らせ、混成器１ｅによってオフセット加算器６の出力と
混成する事により、入力ディジタル信号の１のサンプリ
ング周波数の２倍のサンプリング周波数を持つディジタ
ル信号を作り、ＤＡＣｌｏにより、ディジタル・アナロ
グ変換する０さらに上記ＤＡＣ１゜の出力をサンプルホ
ールド回路１７．１９により、オフセット加算器６の出
力に相当する成分とオフセット加算器７の出力に相当す
る成分とに分離する０そしてサンプルホールド回路１７
の出力をアナログ遅延素子１８を用いて遅延回路１５と
同じだけ遅延させる事により、サンプルホールド回路１
７．１９の個々の出力の位相差をなくす。さらに演算増
幅器１３により、アナログ遅延素子１８の出力から、サ
ンプルホールド回路１９の出力を減算する事により、入
力ディジタル信号１に相当したアナログ信号を得る。

第４図及び第６図に上記第２の実施例における各信号の
時間変化を示す。第４図波形Ａは入力ディジタル信号１
、波形Ｂはオフセット加算器６の出力、波形Ｃは遅延回
路１６の出力、波形りは混成器１ｅの出力、波形ＥはＤ
ＡＣｌ　０の出力である０第５図波形Ｆはサンプルホー
ルド回路１７の出力、波形Ｇはサンプルホールド回路１
９の出力、波形Ｈは演算増幅器１３の出力電圧１４であ
る。

第４図及び第６図より明らかな様に、本発明における第
２の実施例ではオフセット加算器５，７の出力信号を時
分割多重方式により、１個のＤＡＣを用いてディジタル
・アナログ変換する事を特徴とする。

発明の効果 上述の様に本発明によるディジタル・アナログ変換装置
は、第１のＤＡＣと第２のＤＡＣと上記第１のＤＡＣの
出力電圧と上記第２のＤＡＣの出力電圧とを加減算する
演算増幅器とを有し、上記第１のＤＡＣと第２のＤＡＣ
の入力ディジタル信号に同一極性もしくは逆極性で絶対
値の等しいオフセットを加え、上記オフセット値を入力
ディジタル信号のレベルにより変化する様に構成されて
いる。

上記の構成により、本発明によるディジタル・アナログ
変換装置は、入力ディジタル信号の振幅が最大振幅の２
°分の１以下になった場合、入力ディジタル信号及び入
力ディジタル信号を逆極性にした信号にオフセットを加
え、ＤＡＣの出力電圧が常に正または零となる様にする
事により、いわゆる「ゼロクロス歪」を発生することが
ない。また入力ディジタル信号のレベルに応じて上記オ
フセット値を変化する事により、「ゼロクロス歪」だけ
でなく２８Ｂや３８Ｂが反転する事による波形歪もなく
す事が可能となる。これにより、特に微少信号レベルで
の歪が問題となるディジタルオーディオ機器に好適な高
精度なディジタル・アナログ変換装置を提供するもので
ある。

【図面の簡単な説明】

第１図は本発明の第１の実施例のディジタル・アナログ
変換装置を示す回路図、第２図は上記第１の実施例にお
ける各信号波形の関係を示す波形図、第３図は本発明の
第２の実施例のディジタル・アナログ変換装置を示す回
路図、第４図、第６図は上記第２の実施例における各信
号波形の関係を示す波形図、第６図は従来のディジタμ
・アナログ変換装置の構成例を示す回路図、第７図は上
記従来例における各ＤＡＣの出力電圧波形の関係を示す
波形図である。 ５．７・・・・・・オフセット加算器、６・・・・・・
レベル検出回路、１０．１２・・・・・・ＤＡＣ，１１
・・・・・・極性反転回路、１３・・・・・・演算増幅
器、１５・・・・・・ディジタル遅延回路、１６・・・
・・・混成器、１７．１９・・・・・・サンプルホール
ド回路、１８・・・・・・アナログ遅延素子。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第２
図 第４図 第５図 第６図

Claims (3)

【特許請求の範囲】
1. （１）第１のディジタル・アナログ変換器と、第２のデ
   ィジタル・アナログ変換器と上記第１のディジタル・ア
   ナログ変換器の出力電圧と上記第２のディジタル・アナ
   ログ変換器の出力電圧とを加減算する演算増幅器を有し
   、上記第１のディジタル・アナログ変換器の入力ディジ
   タル信号と上記第２のディジタル・アナログ変換器の入
   力ディジタル信号とに、あらかじめ定められた個々のオ
   フセット値をそれぞれ加える事を特徴とするディジタル
   ・アナログ変換装置。
2. （２）オフセット値を入力ディジタル信号のレベル信号
   のレベルにより変化させる事を特徴とする特許請求の範
   囲第１項記載のディジタル・アナログ変換装置。
3. （３）第１のディジタル・アナログ変換器と上記第２の
   ディジタル・アナログ変換器の動作を単一のディジタル
   ・アナログ変換器で時分割処理により行なう事を特徴と
   する特許請求の範囲第１項記載のディジタル・アナログ
   変換装置。