SU1478331A1 - Преобразователь угла поворота вала в код - Google Patents

Abstract

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано дл  св зи аналоговых источников информации с цифровым вычислительным устройством. С целью повышени  быстродействи  путем уменьшени  времени переходных процессов при ступенчатом изменении сдвига фазы и амплитуды компенсационных напр жений в преобразователь угла поворота вала в код, содержащий генератор 1 импульсов, делитель 2 частоты, формирователи 3,4,5,6 синусоидальных напр жений, усилители 7,8 мощности, синусно-косинусный вращающийс  трансформатор (СКВТ) 9, реверсивный счетчик 10, цифровой сумматор 11, цифроаналоговый преобразователь 12, аналоговые сумматоры 13, 14, фазовый детектор 15, амплитудный детектор 16, блок 17 преобразовани  напр жени  в частоту, компаратор 18, блок 19 выделени  модул , делитель 20 напр жени , селективный фильтр 23, введены формирователи 21 и 22 компенсирующих напр жений. Преобразователь работает в режиме след щего уравновешивани  между углом поворота вала СКВТ 9 и кодом реверсивного счетчика 10. Сущность подавлени  переходных процессов состоит в одновременной со скачками амплитуды и фазы компенсирующего напр жени  подачей на селективный фильтр 23 четверок импульсов, компенсирующих фазовые и амплитудные переходные процессы. Эти импульсы формируютс  из выходных напр жений формирователей 5 и 6 формировател ми 22 и 21 соответственно. 3 з.п. ф-лы, 7 ил.

Description

1

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  св зи аналоговых источников информации с цифровым вычислительным устройством.

Целью изобретени   вл етс  повышение быстродействи  преобразовател  путем уменьшени  времени переходных процессов при ступенчатом изме- нении сдвига фазы и амплитуды компенсационных напр жений.

На фиг. 1 представлена структурна  схема преобразовател ; на фиг. 2 структурна  схема делител  напр же- ни ; на фиг. 3 - структурна  схема селективного фильтра; на фиг. 4 - структурна  схема формировател  компенсационного напр жени  на фиг. 5 и 6 - временные диаграммы напр жений формирователей компенсирующих сигналов , на фиг. 7 - временные диаграммы напр жений селективного фильтра.

Преобразователь угла поворота вала в код (фиг. 1) содержит генера- тор 1 импульсов, делитель 2 частоты, формирователи 3-6 синусоидальных напр жений, усилители 7 и 8 мощности синусно-косинусный вращающийс  трансформатор (СКБТ) 9, реверсивный счетчик 10, цифровой сумматор 11, цифроаналоговый преобразователь (ЦАП) 12, аналоговые сумматоры 13 и 14, фазовый 15 и амплитудный 16 детекторы , блок 17 преобразовани  напр жени  в часто.ту, компаратор 18, блок 19 выделени  модул , делитель 20 напр жени , формирователи 21 и 22 компенсирующих напр жений, селективный фильтр 23. Делитель 20 напр 

Q

0

5 0

5

жени  содержит компаратор 24, блок 25 выделени  модул , блок 26 преобразовани  напр жени  в частоту, реверсивный счетчик 27, цифроаналого- вый преобразователь (ЦАП) 28, аттенюатор 29, аналоговый сумматор 30. Каждый из формирователей 21 и 22 содержит управл емые инверторы 31 и 32, инвертирующие усилители 33 и 34, ключи 35-38, суммирующие интеграторы 39 и 40, элемент 41 задержки , формирователи 42 и 43 импульсов . Селективный фильтр 23 содержит инвертор 44, аналоговые сумматоры 45 и 46, аналоговый вычита- тель 47, дифференцирующий элемент 48, интегратор 49, аттенюатор 50.

Преобразователь угла поворота вала в код работает следующим образом .

От генератора 1 импульсы поступают на делитель 2 частоты. Значени  разр дов делител  2 частоты поступают на формирователи 3 и 4 синусоидальных напр жений, которые преобразуют их соответственно в синусоидальное и косинусоидальное напр жени , которые через усилители 7 и 8 мощности поступают на первый и второй входы СКВТ 9. Компенсационное напр жение формируетс  двум  пут ми. Формирование синусоидального и коси- нусоидального напр жений со сдвигом фазы, задаваемым кодом, записанным в m старших разр дах реверсивного счетчика 10, осуществл етс  путем сложени  кодов делител  2 частоты с кодами старших m разр дов реверсивного счетчика 10 в сумматоре 11 и

преобразовани  выходного кода сумматора 11 в синусоидальное и коси- нусоидальное напр жени  формировател ми 5 и 6 синусоидальных напр жений Сдвиг фазы выходного синусоидального напр жени  формировател  5 синусоидальных напр жений на величину, задаваемую кодом п младших разр дов реверсивного счетчика 10, осуществл етс  путем суммировани  в аналоговом сумматоре 13 выходного напр жени  формировател  5 синусоидальных напр жений с промоделированным по амплитуде в перемножающем ЦАП 12 кодами п младших р зр дов реверсивного счетчика 10 выходным напр жением формировател  6 синусоидальных напр жений . Сформированное таким образом компенсирующее напр жение через управл емый делитель 20 напр жени  поступает на вход аналогового сумматора 14, который осуществл ет вычитание компенсирующего напр жени  из выходного напр жени  СКВТ 9. Разностное напр жение с выхода аналогового сумматора 14 через селективный фильтр 23 с подавлением переходных процессов поступает на фазовый 15 и амплитудный 16 синхронные детекторы , которые управл ютс  выходными кодами сумматора 11 и осуществл ют формирование посто нных напр жений, пропорциональных соответственно фазовому и амплитудному разбалансу выходного напр жени  СКВТ 9 и компенсирующего напр жени . Выходное напр жение фазового синхронного детектора 15 преобразуетс  блоком 19 выделени  модул , блоком 17 преобразовани  напр жени  в частоту и компаратором 18 в последовательность счетных импульсов и сигнал направление счета, которые управл ют формированием кода в реверсивном счетчике 10 до сведени  к минимуму разности фаз выходного напр жени  СКВТ 9 и компенсационного напр жени . Выходное напр жение амплитудного синхронного детектора 16 преобразуетс  блоком 25 выделени  модул  напр жени , блоком 26 преобразовани  напр жени  в частоту, компаратором 24 в счетные импульсы и сигнал Направление счета, которые осуществл ют изменение кода в реверсивном счетчике 27. Выходной код реверсивного счетчика 27 осуществл ет регулирование коэффициента передачи четырех- квадратного перемножающего ЦАП 28,

на вход которого через аттенюатор

29поступает компенсирующее напр жение , а выходное напр жение четырех- квадрантного переменожающего АЦП 28 суммируетс  в аналоговом сумматоре

30с компенсирующим напр жением. Коэффициент передачи управл емого делител  20 напр жени  равен

К

N,

а

К,(1- rЈi)+ 1

со

где К - коэффициент передачи -аттенюатора 29,

N - код реверсивного счетчика 27,

Р - количество разр дов реверсивного счетчика 7. При изменении кода N/. реверсивного счетчика 27 от 0 до 2 -1 происхо- дит изменение коэффициента передачи Кпд управл емого делител  20 напр жени  от (1 + Кд) до М-КД(1 )

Таким образом, выходное напр жение амплитудного синхронного детектора 16, поступающее на управл ющий вход управл емого делител  20 напр жени , осуществл ет регулирование амплитуды компенсирующего напр жени  до сведени  к минимуму разности амплитуд выходного напр жени  СКВТ 9 и компенсирующего напр жени . В процессе отслеживани  изменени  сдвига фазы выходного напр жени  СКВТ 9, изменени  фазы и амплитуды компенсирующего напр жени  происход т дискретно на величину квантов дц и ufi младшего разр да

выходного кода преобразовател .

Сущность подавлени  переходных процессов состоит в одновременной со скачками амплитуды и фазы компенсирующего напр жени  подаче на селективный фильтр 23 четырех компенсирующих переходные процессы импульсов . Эти четыре компенсирующие переходные процессы импульсы вызывают в селективном фильтре 23 пере-

ходные процессы, величины которых равны по модулю величинам переходных процессов селективного фильтра 23 от скачков амплитуды и фазы компенсирующих напр жений, но имеют обратную пол рность, чем переходные процессы селективного фильтра от скачков амплитуды и фазы компенсирующего напр жени . Переходные процессы от четырех компенсирующих переходные процессы импульсов и от скачков фазы и амплитуды компенсирующего напр жени , накладыва сь друг на друга , взаимно компенсируютс .

Импульсы, компенсирующие фазовые переходные процессы, и импульсы, компенсирующие амплитудные переходные процессы, формируютс  из выходных напр жений формирователей 5 и 6 синусоидальных напр жений соответственно формировател ми 22 и 21. В основе работы последних лежит формирование треугольных импульсов,  вл ющихс  аппроксимаци ми дельта-функции с заданными значени ми амплитуды . Входные напр жени  формирователей 21 и 22 Uosinwt, U0coscot поступают на управл емые инверторы 31 и 32, которые в зависимости от значени  напр жений с компараторов 18 и 24 осуществл ют переключение знака своего единичного коэффициента передачи. Выходные сигналы управл емых инверторов 31 и 32 при этом соответственно равны +U sincot. ±U0cosCdt:.

Таким образом, в зависимости от направлени  скачкообразного изменени  фазы или амплитуды компенсирующего напр жени , мен етс  пол рность компенсирующих сигналов. Далее из выходного напр жени  управл емого инвертора 31 при помощи инвертирующего усилител  33, аналоговых ключей 35 и 36, суммирующего интегратора 39, формирователей 42 и 43 короткого импульса и элемента 41 задержки в момент прихода на второй управл ющий (тактовый) вход формировател  21 (22) счетного импульса формируетс  треугольный первый компенсирующий импульс, который  вл етс  аппроксимацией дельта-функции. По приходу счетных импульсов с выходов блоков 17 и 26 преобразовани  напр жени  в частоту формирователи 42 и 43 выдел ют первые и вторые короткие импульсы одинаковой длительности , причем второй импульс задержан относительно первого элементом 41 задержки на величину длительности короткого импульса. Первый и второй короткие импульсы открывают последовательно первый и второй аналоговые ключи 35 и 36 и пропускают напр жени  с выходов управл емого инвертора 31 и инвертирующего усилител  33 на входы суммирующего интегратора 39, который преобразует последовательность из двух поступающих на него разнопол рпых импульсов в треугольный импульс.

Формирование второго компенсирующего импульса с помошыо инвертирующего усилител  34, аналоговых ключей 37 и 38 и суммирующего интегратора 40 осуществл етс  совершенно аналогично формированию первого компенсирующего импульса.

5

На фиг.5а, б приведены диаграммы входных напр жений формировател  21 (22) (выходные напр жени  третьего и четвертого формирователей синусоидальных сигналов U0sincot, U0coswt)j на фиг. 5г - временна  диаграмма первого управл ющего сигнала; на фиг. 5д - временные сдиаграммы выходных напр жений управл ющих инверторов 31 и 32 соответственно; на фиг. 5в - диаграммы выходных импульсов блоков 17 и 26 преобразовани  напр жени  в частоту, на диаграммах 5ж, з - выходные импульсы формирователей 42 и 43; на фиг. 5и,к,л,м - временные диаграммы выходных напр жений аналоговых ключей 35-38, на фиг. 6а, б - временные диаграммы сформированных первого и второго компенсирующих импульсов на выходах суммирующих интеграторов 39 и 40.

5 Величины параметров устройства и сигналов формирователей 21 и 22 имеют следующие величины.

Коэффициент усилени  инвертирующих усилителей Кцс равен

о

(1 - )

к,

где ty - длительность короткого им- пульса;

V - посто нна  времени суммирующих интеграторов 39 и 40,

Величина дпительности компенси- рующего треугольного импульса равна t к 2 иц с равными величинами нарастани  и спада.

Посто нные интегрировани  с и суммирующих интеграторов 39 и 40 формировател  компенсирующих напр жений определ ютс  амплитудами первых и вторых импульсов подавлени  фазовых переходных процессов, равными

U0ftir

COSUto

00b

TI - n wn sinwto 1

U - иГь- tu

и амплитудами первых и вторых импульсов подавлени  амплитудных процессов, равными

- v« - ;;

и„ if Ј i

0)Qb

равны соответственно г

Л

М Ъ -i. Q°b

v °b S

где b 2-fi,

коэффициент передачи аттенюатора 50;

С00 - частота среза дифференцирующего элемента 48.

Сформированные компенсирующие импульсы поступают на селективный фильтр 23 и вызывают компенсацию переходных процессов, что проиллюстрировано временными диаграммами на фиг. 7. На фиг. 7а, г приведены временные диаграммы счетных и компенсирующих импульсов; на фиг. 7в - временные диаграммы напр жений скачка фазы (или амплитуды) компенсирующего напр жени , пунктиром обозначено выходное напр жение селективного фильтра 23 без компенсации переходных процессов и сплошной линией с компенсацией переходных процессов. Таким образом, длительность переходных процессов снижаетс  с величин пор дка от одного до нескольких периодов компенсирующего напр жени  (сотни микросекунд - дес тки миллисекунд ) до величины длительности компенсирующего импульса (от сотен наносекунд до нескольких микросекунд ) . Это позвол ет производить цикл отслеживани  изменени  фазы выходного напр жени  СКВТ 9 несколько раз за период компенсирующего напр жени , что дает возможность повысить быстродействие преобразовател  угла поворота вала в код при сохранении его высокой помехоустойчивости к помехам, наводимым на СКВТ 9 и линию св зи между СКВТ и электронными устройствами преобразовател  угла поворота вала в код бла0

5

0

5

0

5

0

5

0

5

годар  наличию в тракте обработки сигналов высокодобротчого селективного фильтра. Экспериментально получено уменьшение длительности переходных процессов до величины пор дка нескольких микросекунд.

Claims (4)

1. Преобразователь угла поворота вала в код, содержащий генератор импульсов, выход которого соединен с входом делител  частоты, выходы разр дов делител  частоты соединены с первой группой входов цифрового сумматора и входами первого и второго формирователей синусоид- льного напр жени , выходы которых через первый и ьгорой усилители мощности соответственно соединены с входами синусно-косинусного вращающегос  трансформатора, реверсивный счетчик, старшие разр ды которого соединены с второй группой входов цифрового сумматора, выходы цифрового сумматора соединены с входами третьего и четвертого формирователей синусоидального напр жени , выходы которых соединены соответственно с первым входом первого аналогового сумматора и аналоговым входом цифроаналогового преобразовател , цифровые входы которого подключены к младшим разр дам реверсивного счетчика, а выход соединен с вторым входом первого аналогового сумматора, выход первого аналогового сумматора соединен с информационным входом делител  напр жений , первый выход которого соединен с первым входом второго аналогового сумматора, выход которого соединен с первым входом селективного фильтра, выход селективного фильтра соединен с одними входами фазового и амплитудного детекторов, другие входы которых подключены к выходу старшего разр да цифрового сумматора, выход амплитудного детектора соединен с управл ющим входом делител  напр жени , выход фазового детектора через компаратор соединен с управл ющим входом реверсивного счетчика, а через последовательно соединенные блок формировани  модул  и блок преобразовани  напр жени  в частоту - со счетным входом реверсивного счетчика, отличающийс  тем, что, с целью повышени  быстродействи  преобразовате

9

л , в него введены первый и второй формирователи компенсирующих напр жении , второй и тре„тий выходы делител  напр жени  соединены соответственно с первым и вторым управл ющими входами первого формировател  компенсирующих напр жений, выходы компаратора и блока преобразовани  напр жени  в частоту соединены соответственно с первым и вторым управл ющими входами второго формировател  компенсирующих напр жений, выходы третьего и четвертого формирователей синусоидального напр жени  соединены соответственно с первым и вторым информационными входами первого и второго формирователей компенсирующих напр жений, первый и второй выходы которых соединены соответственно с вторым - п тым входами селективного фильтра, а выход синусно-косинусного вращающегос  трансформатора соединен с вторым вхдом второго аналогового сумматора.

2.Преобразователь по п. 1, отличающийс  тем, что делитель напр жени  содержит компаратор блок выделени  модул , блок преобразовани  напр жени  в частоту, реверсивный счётчик, цифроаналоговый преобразователь , аттенюатор и аналогов сумматор, вход аттенюатора  вл етс  информационным входом делител - напр жени  и соединен с первым входом аналогового сумматора, вход компаратора  вл етс  управл ющим входом делител  напр жени  и соединен с входом блока выделени  модул , выхо которого через блок преобразовани  напр жени  в частоту соединен со счетным входом реверсивного счетчика , управл ющий вход которого подключен к выходу компаратора, а выходы соединены с цифровыми входами цифроаналогового преобразовател , аналоговый вход цифроаналогового преобразовател  соединен с выходом аттенюатора, а выход - с вторым входом аналогового сумматора, выход которого, выходы компаратора и блока преобразовани  напр жени  в частоту  вл ютс  соответственно первым вторым и третьим выходами делител  напр жени .

3.Преобразов.атель по п. 1, отличающийс  тем, что формирователь компенсирующих напр жени содержит два управл емых инвертора, два инвертирующих усилител , четыре

0

5

0

8331

10

ключа, два суммирующих интегратора, элемент задержки и два формировател  импульсов, информационные входы первого и второго управл емых инверторов  вл ютс  соответственно первым и вторым информационными входами формировател  компенсирующих напр жений , управл ющий вхлд первого управл емого инвертора  вл етс  первым управл ющим входом формировател  компенсирующих напр жений и соединен с управл ющим входом второго управл емого инвертора, вход первого формировател  импульсов  вл етс  вторым управл ющим входом формировател  компенсирующих напр жений и через элемент задержки соединен с входом второго формировател  импульсов, выход первого управл емого инвертора соединен с информационным входом первого ключа, а через первый инвертирующий усилитель - с информационным входом второго клю- 5 ча выход второго управл емого инвертора соединен с информационным входом третьего ключа, а через второй инвертирующий усилитель - с информационным входом четвертого ключа , выход первого формировател 

0

5

0

5

0

5

импульсов соединен с управл ющими входами первого и третьего ключей, выход второго формировател  импульсов соединен с управл ющими входами второго и четвертого ключей, выходы первого и второго ключей соединены с входами первого суммирующего интегратора , выходы третьего и четвертого ключей соединены с входами второго суммирующего интегратора, выходы первого и второго суммирующих интеграторов  вл ютс  соответственно первым и вторым выходами формировател  компенсирующих напр жений.

4. Преобразователь по п. 1, отличающийс  тем, что селективный фильтр .содержит инвертор, два аналоговых сумматора, вычитатель, дифференцирующий элемент, интегратор и аттенюатор, с первого по четвертый входы первого аналогового сумматора и вход инвертора  вл ютс  соответственно с первого по п тый входами селективного фильтра, первый вход первого аналогового сумматора соединен с первым входом второго аналогового сумматора, выход инвертора соединен с вторым входом второго аналогового сумматора и п тым

входом первого аналогового сумматора , выход первого аналогового сумматора через дифференцирующий элемент соединен с пр мым входом вычи- тател , инверсный вход которого подключен к выходу второго аналогового

сумматора, а выход соединен с входом интегратора, выход интегратора  вл етс  выходом селективного фильтра и через аттенюатор соединен с шестым входом первого аналогового сумматора .

фигА

п

n

n Л

U f

n ,J

JLJ

Фиг. 5

Фив. 7