SU767965A1 - Аналого-цифровой преобразователь - Google Patents

Description

(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Л

Изобретение относитс  к импульсной технике , в частности к устройствам преобразовани  формы информации, и может использоватьс  в вычислительной технике и скоростных системах обработки информации.

Известен аналого-цифровой преобразователь (АЦП), содержащий в каждом из трех каналов параллельный АЦП, а также регистр и счетчик 1. Три старших разр да цифрового эквивалента преобразуемого сигнала формируютс  параллельно с помощью АЦП, а младщие разр ды - путем счета импульсов во врем  линейного разр да конденсатора дополнительных устройств выборки, содержащихс  в каждом канале.

Недостатками такого АЦП  вл ютс  низка  точность и невысокое быстродействие.

Цель изобретени  - повыщение точности и быстродействи  АЦП.

Это достигаетс  тем, что в аналого-цифровой преобразователь, содержащий параллельный , аналого-цифровой преобразователь, регистр и счетчик, дополнительно введены управл емый по частоте генератор сигнала развертки, блок компараторов, делитель частоты , формирователь строб-и.мпульсов, импульсно-фазовый детектор и генератор эталонной частоты, причем первые входы блока компараторов и параллельного аналогоцифрового преобразовател  объединены и соединены с входной щи ной, выход блока компараторов через формирователь строб- импульсов подключен соответственно к второму входу параллельного аналого-цифрового преобразовател  и первому входу регистра , выход генератора эталонной частоты соединен с входом счетчика, выход которого подключен к второму входу регистра и.

10 через делитель частоты к первому входу импульсно-фазового детектора, второй вход и выход которого соединены соответственно с первым выходом и входом управл емого по частоте генератора сигнала развертки, второй выход которого соединен с вторым входом блока компараторов, выходы параллельного аналого-цифрового преобразовател  и регистра соединены с выходной шиной. При этом управл емый по частоте генератор сигнала развертки содержит первый и второй

20 управл емые источники тока, первый и второй интеграторы, первый и второй компараторы , а также управл ющий R-S-триггер и переключатель, причем выход первого управл емого источника тока соединен с входом первого интегратора, выход которого соединен с первыми входами первого и второ го компараторов, вторые входы которых подключены к источникам опорного напр жени  а выходы соединены соответственно с S и R входами управл ющего R-S-триггера, выход которого соединен с первым входом переключател  и входом второго интегратора , выход которого через второй управл емый источник тока соединен с вторым входом переключател , выход которого соединен с входом первого интегратора. На фиг. 1 представлена блок-схема k-pSsр дного (k п + гп, где п 1, 2, 3,..,п, ш 1 2,3,...,т) аналого-цифрового преобразовател ; на фиг. 2 изображены временные диаграммы работы преобразовател ; на фиг. 3 представлена блок-схема управл емого по частоте генератора сигнала развёртки. Преобразователь (фиг. 1) содержит празр дный (, 2, 3,...,п) параллельный аналого-цифровой преобразователь 1, вход которого соединен с первым входом блока компараторов 2 и входом 3 устройства. Выход блока 2 через формирователь строб-импульсов 4 соединен с вторым входом преобразовател  1 и первым входом ш-разр дного (т 1,2,3,...,т) регистра 5. Выход генератора эталонной частоты 6 соединен с входом т-разр дного (т 1,2,3,...,ш) счетчика 7, выход которого подключен к второму входу регистра 5 и входу делител  час .-тоты 8. Выход делител  частоты 8 соединен с первым входом импульсно-фазового детектора 9, выход которого соединен с управл ющим входом 10 управл емого по частоте генератора сигнала развертки 11. Выход 12 генератора сигнала развертки 11 соединен с входом импульсно-фазового детектора 9, а выход 13 - с вторым входом блока 2. ВыХод 14 преобразовател  1 и выход 15 регистра 5 образуют выходы устройства дл  старших и младщих.разр дов цифрбВбГо эквивалента преобразуемого сигнала соответственВременные диаграммы (фиг. 2) получены при условии, что п m 3, преобразователь 1 и счетчик 7 работают в коде Гре ; делитель частоты 8 - двухразр дный, а генератор 11 вырабатывает сигнал развертки треугольной формы. На фиг. 2 прин ты еледующие обозначени ; 16 - квантующа  характеристика преобразовател  1 (заштрихованы состо ни  лог. «1); 17 - квантующа  характеристика блока 2 в момент времени 18 (с учетом работы схемы 4); 19-23 - моменты совпадени  сигнала на входе 3 с порогами срабатывани  блока 2. Дл  обеспечени  такой,строгой синхронизации управл емый по частоте генератор Сигнала развертки, представленный на фиг. 3, содержит первый 24 и второй 25 управл е мые источники тока, причем выход источника тока 24 соединен с входом первого интегратора 26, выход которого соединен с первыми входами первого 27 и второго 28 компараторов . Выходы компараторов 27 и 28 соединены соответственно с S и R входами управл ющего R-S-триггера 29, выход которого соединен с первым входом переключател  30 и второго интегратора 31. Выход второго интегратора 31 через второй управ- . л емый источник тока 25 подключен к второму входу переключател  30, выход которого соединен с входом первого интегратора 26. К вторым входам 32 и 33 соответственно первого 27 и второго 28 компараторов пбдтслючены источники опорного напр жени . Выход первого интегратора 26  вл етс  выходом 12 сигнала развертки, выход управл ющего R-S-триггера 29 - выходом 13 меандра, а вход первого источника тока 24 - управл ющим входом 10 всего управл емого по частоте генератора сигнала развертки 11. Как уже указывалось, генератор 11 вырабатывает сигнал треугольной формы . Преобразователь работает следующим образом . Преобразуемый сигнал с входа 3 поступает на входы блока 2 и преобразовател  1. Поскольку блок 2 сканирует весь диапазон преобразовани , то в момент времени 19 23 (фиг. 2) произойдет совпадение преобразуемого сигнала с порогом срабатывани  одного из компараторов блОка 2. Моменты совпадени  19-23 определ ютс  как ходом реализации преобразуемого сигнала, так и сигнала развертки. В момент совпадени  на выходе формировател  4 происходит смена логических уровней (лог «О на лог «1. или наоборот). Фронт этого импульса стробирует как преобразователь 1, так и регистр 5, записыва  в нем текущее значение кода на выходе счетчика 7. При этом на выходе 14 фиксируетс  п старших разр дов , а на. выходе 15 - m младших разр дов , составл Ющихk-разр дный (k n + m) кодовый эквивалент преобразуемого сигнала . Фиксаци  Кодов старших и младших разр дов происходит одновременно по сигналу формировател  строб-импульсов 4. При этом шкала младших разр дов в процессе работы преобразовател  реализуетс  следующим образом. Импульсы эталонной частоты с выхода генератора 6 подсчитываютс  счетчиком 7. Старший разр д с выхода счетчика 7 подаетс  на вход делител  частоты 8. Импульсы деленной (в рассматриваемом случае - в 4 раза) частоты с выхода делител  8 при помощи импульсно-фазового детектора 9 сравниваютс  с сигналом Меандра на выходе 12 генератора сигнала развертки 11. При уходе частоты генератора сигнала развертки 11, что соответствует изменению параметров на его выходах 12 и 13, на выходе импульсно-фазового детектора 9 вырабатываетс  сигнал, пропорциональный раз ности фаз эталонного сигнала генератора 6

на выходе делител  частоты 8 и меандра на выходе 12 генератора сигнала развертки 11. Сигнал с выхода импульсно-фазового детектора 9 подаетс  на управл ющий вход 10 генератора сигнала развертки 11.В результате воздействи  этого сигнала частота и фаза меандра несоответственно сигнала развертки измен ютс  таким образом, что разность фаз между меандром и сигналом с выхода делител  частоты 8 становитс  равной нулю. Этим устран ютс  флуктуации частоты и фазы сигнала развертки. В установившемс  режиме сигнал развертки когерентен сигналу генератора эталонной частоты 6.

Вследствии когерентности этих сигналов значени  кода на выходе счетчика 7 строго соответствуют квантованным по амплитуде значени м сигнала развертки генератора сигнала развертки 11. Моменты их изменений, образующиес  в результате подсчета счетчиком 7 импульсов с выхода генератора 6, строго синхронизованы с началом и концом меандра генератора сигнала развертки И и, следовательно, с экстремальными значени ми самого сигнала развертки.

Управл емый по частоте генератор сигнала развертки 11 (фиг. 3) работает следующим образом.

Пусть в данный момент времени, вследствие наличи  сигнала от импульсно-фазового детектора 9 на управл ющем входе 10 генератора 11, на выходе управл ющего триггера 29 по вл етс  лог. при этом переключатель 30 отключает источник тока 25 от интегратора 26. Ток источника 24 приводит к линейному изменению увеличению (уменьшению) в соответствии с направлением тока напр жени  на выходе интегратора 26.

Напр жение измен етс  до тех пор, пока не станет равным опорному напр жению, поданному на вход 32 компаратора 27. Компаратор 27 при этом срабатывает и переводит управл ющий триггер 29 в состо ние лог. «1. От сигнала с выхода триггера 29 срабатывает переключатель 30 и подключает источник тока 25 к интегратору 26. Если ток источника 25 не равен току источника 24, то напр жение на выходе интегратора 26 начинает линейно измен тьс  (увеличиватьс , уменьшатьс ). Напр жение измен етс  до тех пор, пока не станет равным опорному напр жению, поданному на вход 33 компаратора 28. Компаратор 28, срабатыва , вновь переводит управл ющий триггер 29 в состо ние лог. «О.

Если отношение токов источника 25 и источника 24 не равно двум, т.е. скважность меандра не равна двум, начинает работать интегратор 31, и на его выходе по вл етс  сигнал, измен ющий ток источника 25 так, что скважность меандра приближаетс  к двум Управление импульсно-фазовым детектором 9 током источника 24 генератора 11 приводит к изменению частоты сигналов на его выходах 12 и 13. Этим обеспечиваетс  стабильность и симметри  сигнала развертки. Величина амплитуды сигнала развертки определ етс  заданием опорных напр жений на входах 32 и 33 генератора сигнала развертки 11, а стабильность частоты - стабильностью генератора эталонной частоты 6.

Управл емый по частоте генератор сигнала развертки 11 формирует симметричный сигнал развертки треугольной формы, частотой которого можно управл ть

Таким образом, введение новых блоков и их соединений позвол ет создать такую структуру АЦП, в которой точность преобразовател  определ етс  лишь относительной нестабильностью генератора эталонной частоты , а быстродействие может быть повышено увеличением частоты сигнала развертки при перераспределении разр дов за счет увеличени  числа разр дов, кодируемых параллельным АЦП.

Claims (2)

1. Аналого-цифровой преобразователь, содержащий параллельный аналого-цифровойпреобразователь , регистр и счетчик, отличающийс  тем, что, с целью повышени  точности и быстродействи , в него дополнительно введены управл емый по частоте генератор сигнала развертки, блок компараторов , делитель частоты, формирователь стробимпульсов , импульсно-фазовьш детектор и генератор эталонной частоты, причем первые входы блока компараторов и параллельного аналого-цифрового преобразовател  объединены и соединены с входной шиной, выход блока компараторов через формирователь строб-импульсов подключен соответственно к второму входу параллельного аналого-цифрового преобразовател  и первому входу регистра , выход генератора эталонной частоты соединен с входом счетчика, выход которого подключен к второму входу регистра и через делитель частоты к первому входу импульсно-фазового детектора, второй вход и выход которого соединены соответственно с первым выходом и входом управл емого по частоте генератора сигнала развертки , второй выход которого соединен с вторым входом блока компараторов, выходы параллельного аналого-цифрового преобразовател  и регистра соединены с выходной шиной.

2. Аналого-цифровой преобразователь по п. 1, отличающийс  тем, что управл емый по частоте генератор сигнала развертки содержит первый и второй управл емые источники тока, первый и второй интеграторы, первый и второй компараторы, а также управл юший R-S-триггер и переключатель, причем выход первого управл емого источника тока соединен с входом первого интеграт&ра , выход которого соединен с первы MHlxoiaMH первого и второго компйраторов, T&fSpbie входы которых подключена к источ Нййам опорного н.апр жени , а выходы соединены соответственно с S и R входами управл ющего К-5-трйггера, выхЬД которого соединен с первым входом переключател  и входом второго интегратора, выход которого через второй управл емый источник тока соединен с вторым входом переключател , выход которого соединен с входом первого интегратора.

Источники информации, прин тые во внимание при экспертизе 1. Патент США № 3697978, кл. 340-347, 1970 (прототип).

%

/3 12 8

г

z

13 1

гг Z3 18

20 Z1

сриг.г