SU1385239A1 - Формирователь сигналов с заданным законом изменени фазы - Google Patents

Abstract

Изобретение относитс  к радиоэлектронике . Дл  повышени  точности формировани  заданного закона изменени  фазы выходного сигнала в устр- во введены блок 8 формировани  сигналов управлени , коммутаторы (К) 10, 13 и 14, блоки 11 и 12.инверторов, регистр 15 пам ти ЦАП 16, формирователь 17 модулирующих сигналов, фазовый детектор 18, сумматор 19, перестраиваемый фильтр 20, В каждом q-м тракте опорного г-ра 3 на вьпсоде делител  7 частоты с коэф. делени  q возникает импульс, к-рьй поступает на тактовый вход блока 1 формировани  кода фазы. На 1-м кодовом выходе блока 1 формируетс  код фазы 4, поступающий на преобразователи (П) 2 2-2 1 Н кода. На выходе п-го из П формируетс  код sin-функции, поступающий на соответствующий вход К 9. Принцип действи  устр-ва основан на том, что sin-ступенчатый сигнал получают последовательным считыванием сдвинутых по фазе на /N выборок sin- функции, формируемых в П 2 - 2. Коды , соответствующие значени м этих вы- выборок, подаютс  на N входов К 9, При изменении кода фазы значени  вы- ;борок на выходах П 2 - 2 j измен ют- с . Но сдвиг фаз между сигналами, коды к-рых формируютс  на выходах П (О (Л 2v - 2 HJ с двум  соседними номерами. остаетс  равным /T/N. 5 ил.

Description

-I

СО

оо

СП

ъо

со со

Изобретение относитс  к радиоэлектронике и может быть использовано дл  формировани  сигналов с заданным законом изменени  фазы, в.частности, в калибраторах фазы, синтезаторах час- частот, синтезаторах с полиномиальны законом изменени  частоты.

Цель изобретени  - повышение точности формировани  заданного закона изменени  фазы выходного сигнала.

На фиг. 1 изображена структурна  электрическа  схема предлагаемого формировател  сигналов с заданным законом изменени  фазы; на фиг. 2 - примеры реализации блока формировани  кода фазы; на фиг. .3 - примеры реализации блока формировани  сигналов управлени ; на фиг. 4 - примеры реализации формиройател  модулирующих сигналов; на 4мг. 5 - диаграммы исходных двухуровневых сигналов.

Формирователь сигналов с заданным законом изменени  фазы содержит блок 1 формировани  кода фазы, N преобра- зователей кода 2 - 2, опорный генератор 3, первый регистр 4 пам ти, первый цифроаналоговый преобразователь (ЦАП) 5, фильтр 6 нижних частот. (ФНЧ), делитель 7 частоты, блок 8 формировани  сигналов управлени , перЕьй 9 и второй 10 коммутаторы, первый 11 и второй 12 блоки инверторов , третий 13 и четвертьй 14 коммутаторы , второй, регистр 15 пам ти, второй U/iTi 16, формирователь 17 модулирующих сигналов, фазовый детектор 18j сумматор 19J перестраиваемый фильтр 20.,

Блок 1 формировани  кода фазы

(фиг. 2а) содержит блок 21 переключателей . Блок 1 формировани  кода фазы (фиг. 26) содержит блок 21 переключателей и накопитель 22 кода фазы. Блок 1 формировани  кода фазы (фиг. 2в) содержит блок 21 переключателей, накопитель 22 кода фазы, комбинационный сумматор 23, накопитель 24 кода частоты , управл емый инвертор 25, триггер 26 и ждущий мультивибратор 27.

Блок 8 формировани  сигналов управлени  (фиг. За) содержит первый 28 и второй 29 реверсивные счетчики, делитель 30 частоты, первый 31, второй 32 и третий 33 элементы ИСКЛЮЧАЮЩЕЕ Ш1И„ Блок 8 формировани  сигналов управлени  (фиг, 36) содержит первьй реверсивный счетчик 28, первый 31,

второй 32 и третий 33 элементы ИСКЛЮЧАЮЩЕЕ ИЛИ.

Формирователь 17 модулирующих сигналов (фиг. 4а) содержит цифроаналоговый преобразователь (ЦАП) 34. Формирователь 17 модулирующих сигналов (фиг. 46) содержит ЦАП 34, дополнительный ЦАП 35, интегратор 36 и сумматор 37.

Формирователь сигналов с заданным законом изменени  фазы работает следующим образом.

В каждом q-M такте опорного генератора 3 на выходе делител  7 частоты с коэффициентом делени  q возникает импульс, который поступает на тактовый вход блока 1 формировани  кода фазы, на первом кодовом выходе которого формируетс  код фазы 1(без старшего разр да), поступающий далее на входы преобразователей 2 ц ко да, где N - четное. На выходе п-го из N преобразователей кода формируетс  код синусоидальной функции

Z,.sin,..

п 1, 2,..., N,

(1).

который поступает на соответствующий вход коммутатора 9. Частота F каждой из этих синусоидальных функций определ етс  выражением

F

К f в

Q Г

(2)

где Q - емкость накопител ;

f (Л, - частота сигнала опорного генератора 3;

Кр - код частоты, поступающий с

блока 21 переключателей блока 1 формировани  кода фазы.

Частота fon/Q  вл етс  тактовой частотой накопител  22 кода фазы и накопител  24 кода частоты.

Принцип действи  формировател  сигнала с заданным законом изменени  фазы основан на том, что синусоидальньй ступенчатый сигнал получают последовательным считыванием сдвинутых по фазе на iT/N выборок синусоидальной функции, формируемых в преобразовател х 2, - 2 кода. Коды, соответствующие значени м этих выборок, подаютс  на N входов коммутатора 9, один из которых на определенное врем  подключаетс  к его выходу. При изменении кода фазы значени  выборок на выходах всех преобразователей 2 , - 2 кода измен ютс , но в любом случае сдвиг фаз между сигналами, коды которых формируютс  на выходах преобразователей кода 2 - 2| кода с двум  соседними номерами, остаетс  равным f/N. Таким образом, код на выходе коммутатора 9 пробегает N значений, соответствующих фазам от О до 180 с шагом ff/N. Код, соответствующий фазам от 180 до 360°, формируетс  на выходе коммутатора 13 путем инвертировани  в необходимые моменты времени кода, соответствующего фазам О - 180°.

Коммутатор 9, блок 11 инверторов, коммутатор 13, регистр 4 пам ти, ЦАП

При посто нном значении (f устрой ство, реализующее алгоритм (6), вы5 образуют первый-канал, а коммутатор2о полн ет функцию фазовращател , при

10, блок 12 инверторов, коммутатор 14, регистр 15 пам ти и ЦАП 1-6 - второй канал, наход щийс  с первым строго в квадратуре за счет соответствующего подключени  входов коммутаторов 9 и 25 10 к выходам преобразователей кода. Наличие квадратурных каналов необходимо дл  нормальной работы фазового детектора 18.

При линейном изменении кода фазы (на выходе блока 1 он пилообразный) частота сигнала на выходе первого и второго квадратурных каналов становитс  либо больше, либо меньше несущей частоты, равной , и определ етс  выражением

30

линейно измен ющейс  фазе - синтеза тора частот, при более сложном зако изменени  фазы - синтезатора сигналов .

В предлагаемом формирователе сиг налов с заданным законом изменени  фазы (фиг. 1) в качестве 2М-фазной системы исходных периодических сигналов используютс  дискретные двухуровневые сигналы (фиг. 5), период которых разбит на 2N равных интерва лов :

35

U,(t)

1 при (т+п-1 )niod2N 0;

О при других m

где ,1,... - пор дковый номер

f М + F - вых - г .

(3)

В выражении (3) плюс относитс  к положительным приращени м фазы, а минус - к отрицательным.

При суммировании периодических сигналов, вход щих в 2Н-фазную систему и умноженных на соответствующие синусоидальные функции фазы tf, также образующие 2N-фaзнyю систему, результат содержит члены, завис щие только от разностей или только от сумм полных фаз составл ющих периодического сигнала и фазы д. Любой периодический сигнал без посто нной составл ющей с частотой со может быть записан в виде р да Фурье

00

Uo(t) v E.(a sinKa)t + b cosKwt) (4)

Krl

в 2К-фазную систему сигналов,.кроме (4), вход т также-.сигналы

) vflta.sinKCcot + -- -т:--)

N

ГГ(п-1)

+ b,cosKa.t -f ).

(5)

Фазе (f соответствует 2М-фазна  система тригонометрических функций (1). Выходной сигнал

I(t) VN Zi (K6dt - I/) +

+ (Kut - t/) .

(6)

При смене знака перед (n-1)/N разность Kwt - (-С в (6) замен етс  суммой Ktot + If , ,

При посто нном значении (f устрой ство, реализующее алгоритм (6), выполн ет функцию фазовращател , при

линейно измен ющейс  фазе - синтезатора частот, при более сложном законе изменени  фазы - синтезатора сигналов .

В предлагаемом формирователе сигналов с заданным законом изменени  фазы (фиг. 1) в качестве 2М-фазной системы исходных периодических сигналов используютс  дискретные двухуровневые сигналы (фиг. 5), период которых разбит на 2N равных интервалов :

U,(t)

1 при (т+п-1 )niod2N 0;

(7)

О при других m

где ,1,... - пор дковый номер

интервала; (m+n-1)mod2N - операци  вычислени 

суммы по модулю 2N. В системе сигналов (7) в любой момент времени отличен от нул  (т.е. равен 1) лишь один из сигналов, что дает возможность реализовать алгоритм (6), последовательно передава  на выход коммутаторов 9 и 10 соответствующие коды 2Ы-фазной системы синусоидальных функций фазы (1).

Iiмпyльcы опорного генератора 3 с частотой, в. N раз большей, чем требуема  частота оо исходных периодических сигналов, поступают на счетный вход реверсивного счетчика 28 блока 8 по модулю N и чрез делитель 30 частоты с коэффициентом делени  N/2 - на реверсивный счетчик 29 по модулю 4. Направление с,чета определ етс  сигналом на входах установки режима реверсивных счетчиков 28 и 29, формируемого одновременно с кодом фазы в блоке

5

1 формировани  кода фазы и поступающего с третьего кодового выхода блока 1 формировани  кода фазы. Двоичный код числа с выхода реверсивного счетчика 28 поступает на управл ющие входы коммутаторов 9 и 10, на выходы которых при этом поступает к с CN-(m)rDodN -ro информационного вхда . При этом сигнал код которого n  вл етс  на выходе коммутатора 10, в разные моменты времени может отствать или опережать по фазе на 90 сигнал, код которого по вл етс  на выходе коммутатора 9.

Это происходит потому, что. в прелагаемом устройстве используетс  2N фазна  система, а число преобразователей кода равно N. Недостающие N фаз можно получить инвертированием кодов, идущих с выхода преобразоватлей 2, - 2 кода. Однако инвертирование можно также осуществить и пос ле коммутаторов 9 и 10, что и сделано в предлагаемом формирователе сигналов с заданным законом изменени  фазы. При этом число входов каждого из коммутаторов 9 и 10 сокращаетс  вдвое и равно N.

Сигна.-л, управл ющий такой инверсией в первом квадратурном канале, формируетс  на выходе старшего разр да реверсивного Счетчика 29 блока 8, а во втором квадратурном канале на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3

Дл  сокращени  разр дности каждо

2i

го из преобразователей кода кода преобразование осуществл етс  , дл  кодов, соответствующих фазам О - 180°, а дл  фаз 180 - ЗбО берутс  инвертированные коды диапазона О - 180°. Управление этой инверсией осуществл етс  старшим разр дом кода фазы , который входит в третий кодовый выход блока 1 формировани  кода фазы и поступает на первые входы элементов ИСЮГОЧАЮЩЕЕ ИЛИ 32 и 33 блока 8, мину  преобразователи 2 , - 2 кода и коммутаторы 9 и 10.

Таким образом, и.нверси  осуществл етс  как по сигналу с выходов реверсивного счетчика 29 блока 8, так и по сигналу со старшего разр да кода фазы блока 1, а преобразование этих сигналов в управл ющие сигналы, поступающие на первый и второй выход- блока 1, производитс  в соответствующем образом включенных элементах ИС- КЛЮЧАЮиП Е ИЛИ 31-33. Инверси  кодов

.

-io 15

20

25

30

35

40

; 55 50

непосредственно осуществл етс  в блоках 11 и 12 инверторов, а сигналЬ . управл ющие инверсией, поступают на управл ющие входы ко14мутаторов 13 и 14. С выхода каждого из них поступает либо пр мой, либо инвертированный код.

В первом квадратурном канале сигнал управлени  инверсией, поступающий с выхода блока 8,  вл етс  также старшим разр дом кода сигнала и поступает на вход старшего разр да регистра 4 пам ти. То же самое происходит и во втором квадратурном канале (сигнал с выхода блока 8 поступает на вход старшего разр да регистра 15 пам ти.

В случае, если число преобразователей 2, -2.1 кодов  вл етс  степенью Р-.1

двойки, т.е. N 2 , р 2,3,4,.., блок 8 упрощаетс : реверсивный счетчик 28 становитс  двоичным и можно объединить функции реверсивных счет- чиков 28 и 29 и делител  30 частоты, как показано на фиг. 36. В этом случае реверсивный счетчик 28 имеет емкость 2, а один из входов элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 33 и один из входов элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 31 соединены с выходом р-го разр да реверсивного счетчика 28, Другой вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 31 соединен с выходом (p-l)-ro разр да реверсивного счетчи ка 28.

Импульс с выхода опорного генератора 3, поступающий на тактовые входы регистров 4 и 15 пам ти, осуществл ет запись в них кодов соответственно первого квадратурного канала с выхода коммутатора 13 и второго квадратурного канала с выхода коммутатора 14. На выходе ЦАП 5 и 16 формируютс  напр жени , пропорциональные записанным кодам. Таким образом, разность фаз между сигналами на выходе первого квадратурного канала (выход ЦАП 5) и второго квадратурного канала (выход иДП 16) равна 90°, Сигнал с выхода первого квадратурного канала поступает на перестраиваемый фильтр 20.

Перестраиваемый фильтр 20 охвачен кольцом автоподстройки фазы, которое состоит из фазового детектора 18, фильтра 6 и сумматора 19. Дл  работы фазового детектора 18 необходимо,чтобы сдвиг фаз между сигналами на его входах был равен 90. Поэтому на его второй вход подаетс  сигнал с выхода

перестраиваемого фильтра 20, а на. перв ый вход .- G выхода второго квадратурного канала. Поскольку выходной сигнал перестраиваемого фильтра 20 при совпадении частоты настройки с частотой сигнала имеет ту же фазу, что и сигнал на его входе, сигналы на входах фазового детектора 18 сдвинуты между собой по фазе на 90. Перестраиваемый фильтр 20 управл етс  напр жением, которое  вл етс  суммой напр жений с выхода формировател  17 и напр жени  фазовой ошибки с выхода

синтезатора частот может быть выполнен на основе накопител  22 кода фазы (фиг. 26), С каждьпч тактовым импульсом к кодУе записанному в накопителе 22 кода фазьЕ прибавл етс  код, установленный на блоке 21 перек.таоча- телей, в результате чего на выходе формируетс  линеййс нарастающий код фазыз соответствующий тре6уемо1 5у отклонению синтезируемой и исходной частот. Сигнал о знаке отклонени  поступает с соответствующего переключател  блока 21 певек.зточателай и вме

фазового детектора 18. Так как напр -|5 сигналом, идущим со старшего

25

30

35

жепие грубой перестройки .мало отличаетс  Ьт требуемого напр жени  управлени , амплитуда напр жени  сигнала ошибки мала и, следовательно, фа- зовьй детектор 18-работает на линей- 20 ном участке характеристики.

Формирователь 17 модулирующих сигналов в случае использовани  формировател  сигналов с заданным законом изменени  фазы в качестве синтезатора частот представл ет собой ДАЛ 34, на йход которого подаетс  код частоты (фиг. 4а), а в случае использовани  устройства в качестве синтезатора линейно-частотно-модулированкых . (ЛЧМ) сигналов представл ет собой сумматор 37, один вход которого подключен к выходу ЦАП 34, на вход ;кото- рого подаетс  код начальной частоты, а другой вход подключен к интегратору 36 со сбросом, на который подаетс  с ЦАП 35, на вход которого подаетс  код скорости (фиг. 4б).

На вход сброса интегратора 36 подаетс  сигнал с выхода ждущего ryль тивибратора 27, формирующего импульс сброса по сигналу с выхода триггера 26 блока 1.

Блок 1 формировани  кода фазы при использовании устройства в качестве фазовращател  может быть выполнен, например, в виде блока 21 переключа- теле й (фиг, 2а) каждый на два положени , в одном из которых на соответствующий выход блока поступает напр жение О, а в другом - 1. Мен   положение переключателей блока 21 переключателей , можно формировать различные коды фазы. Сигнал о знаке сдвига фазы поступает с соответствующего переключател  блока 21 переклю-55 чателей по третьему кодовому выходу. Блок 1 формировани  кода фазы при использовании устройства в качестве

40

45

разр да накопител  22, он поступает на третий кодовый выход блока 1 фор мировани  кода фазы. Код тастсты, у тановленный на блоке 21 переклю ате леЙ5 поступает на второй кодовый вы ход блока 1 формировани  кода . Код с выхода накопител  22 поступае на первый выход блока 1 формировани кода фазы,

При использовании устройства: з к честве синтезатора ЛЧМ (фиг. 2в} си налов в накопителе 24 ксла частоты вход щем в состав блока 1 формирова ни  кода фазы, формируетс  лии ейчо измен ющийс  код частоты. Этот код суммируетс  с кодо начальной час го ты, поступающим с блока 21 переключателей , в комбинационном c TvfMaTope 23 о В накоп1 :теоЧе 22 кода форми руетс  код фазь ЛЧМ ег гкала, измен  ющийс  по параболическому закону, П этом сигнал со старшего разр да ком бинационного cyt-iNJaTopa 23 поступает на триггер 26., а с выхода последкего - на вход управлени  управл емог инвертора 25 Кроме того, он вместе с сигналом со стратеге разр да нако пител  22 кода фазь постз пает на тр тий кодовый выход блока i формирова ни  кода фазы.

Если при сигнале с выхода тригге ра 26, равном О, обеспечиваетс  и вертирование управл емъ ь) инвертором 25 всех разр дов кода фазы кроме старшего, и режим сложени  в ревер сивных счетчиках 28 и 29j а при сиг нале 1 - пр мое пропускание и реж вычитани  соответственно, то тогда реализуетс  возрастающий закон лине ной частотной модул ции.

Дл  получени  падающего закона н обходимо при сигнале О в старшем разр де комбинацконного сумматора 2 обеспечить пр мое прохс ;. 1.екне остал

5 сигналом, идущим со старшего

5

0

5

0

5

0

5

разр да накопител  22, он поступает на третий кодовый выход блока 1 формировани  кода фазы. Код тастсты, установленный на блоке 21 переклю ате- леЙ5 поступает на второй кодовый выход блока 1 формировани  кода . Код с выхода накопител  22 поступает на первый выход блока 1 формировани  кода фазы,

При использовании устройства: з качестве синтезатора ЛЧМ (фиг. 2в} сигналов в накопителе 24 ксла частоты, вход щем в состав блока 1 формировани  кода фазы, формируетс  лии ейчо измен ющийс  код частоты. Этот код суммируетс  с кодо начальной час готы , поступающим с блока 21 переключателей , в комбинационном c TvfMaTope 23 о В накоп1 :теоЧе 22 кода формируетс  код фазь ЛЧМ ег гкала, измен ющийс  по параболическому закону, При этом сигнал со старшего разр да комбинационного cyt-iNJaTopa 23 поступает на триггер 26., а с выхода последке го - на вход управлени  управл емого инвертора 25 Кроме того, он вместе с сигналом со стратеге разр да накопител  22 кода фазь постз пает на третий кодовый выход блока i формировани  кода фазы.

Если при сигнале с выхода тригге-v ра 26, равном О, обеспечиваетс  инвертирование управл емъ ь) инвертором 25 всех разр дов кода фазы кроме старшего, и режим сложени  в реверсивных счетчиках 28 и 29j а при сигнале 1 - пр мое пропускание и режим вычитани  соответственно, то тогда реализуетс  возрастающий закон линейной частотной модул ции.

Дл  получени  падающего закона необходимо при сигнале О в старшем разр де комбинацконного сумматора 23 обеспечить пр мое прохс ;. 1.екне осталь

ных разр дов через управл емый инвертор 25 и режим вычитани  реверсивных счетчиков 28 и 29, а при сигнале 1 инвертирование и режим сложени  соответственно .

На :выходе; триггера 26 формируетс  перепад, означающий окончание ЛЧМ сигнала. По этому перепаду формирует с  узкий импульс в щцущем мультивибраторе 27,  вл ющийс  сигналом сброса в О интегратора 36, Этот сигнал поступает на второй кодовый выход блока 1 формировани  кода фазы нар ду с кодом начальной частоты и кодом скорости, идущих с блока 21 переключателей .

Преобразователи 2 н кода могу быть, например, . выполнены на основе посто нного запоминающего устройства (ПЗУ) соответствующего объема.

Формирователь сигналов с заданным законом изменени  фазы.осуществл ет перенос сигнала, сформированного на низкой частоте, на несущую частоту, что позвол ет максимально использовать разр дную сетку блока 1 формировани  кода фазы и преобразователей 2, - 2 кода и снизить требовани  к быстродействию эти-х узлов.. Перенос на несущую частоту осуществл етс  цифровыми метод.ш, причем используетс лишь один канал фо   шровани , а второй канал  вл етс  вспомогательньм, обеспечивающим нормальную работу фазового детектора 18,

След щий фи:тьтр9 состо щий из пе рестраиваемого фильтра 20 и цепи автоподстройки фазы, Не вносит фазовог сдвига между его входом и выходом, а второй квадратурный канал, необходимый дл  нормальной работы фазового детектора 18 идентичен первому квадратурному каналу.

След щий фильтр имеет значительно сниженный размах напр жени  на выходе . Это достигаетс  тем, что фазовым детектором 18 формируетс  не все напр жение , управл ющее перестраиваемым фильтром 20, а только напр жение сиг . нала ошибки, которое значительно ме ньше напр жени  грубой перестройки, поступающего с выхода формировател  17 модулирующих сигналов При этом фазовый детектор 18 работает на линейном участке характеристики. Кроме того., прин ты меры, обеспечивающие точный 90 Градусный сдвиг фаз между квадратурнь ми каналами.

ормула

10

3 о

бретени 0

0

с

Q

Ь

Формирователь сигналов с заданным законом изменени  фазы, содержащий последовательно соединенные опорньй Генератор и делитель частоты, выход которого соединен с тактовым входом блока формировани  кода фазы, N преобразователей кода, входы которых со единены с первым кодовым выходом блока формировани  «кода фазы, а выходы первого, второго о., N-ro преобразователей кода соединены соответственно с первым, вторым,..., N-M сигналь ными входами первого коммутатора, последовательно соединенные первый регистр пам ти, тактовый вход которого соединен с выходом опорного генератора , и первый цифроаналоговый преобразователь , а также фильтр нижних частот, о тличающий с  тем,- что, с целью повышени  точности формировани  заданного закона изменени  5 фазы выходного сигнала;, в него введены второй коммутатор, первый, второй, ,..,N/2-й сигнальные входы которого соединены соответственно с выходами (N/2+1)-ro, (N/2+2)-ro,o,., N-ro преобразователей кода.а (N/2+1)-й, ()-й,..., N-й а гнальные входы соответственно с .выходами первого, второго,., I, преобразователей кода, где N - четное число, третий коммутатор, первый сигнальный вход ко- которого соединен с выходом первого коммутатора5 а выход - с входом млад- ших разр дов перво1-о регистра пам ти, первый блок инверторов, который включен между выходом первого oм yтaтo- ра и вторым сигнальным входом третьего коммутатора, четвертый коммутатор,

первьй сигнальный вход котосого сое-

дннен с вьтходом второго коммутатора,, второй блок инвертора,, который включен мехщу выходом второго ко даутато- ра и вторыь сигнальным входом четвертого коммутатора, последовательно соединенные второй регистр пам ти, вход младших разр дов котс-рого соединен с выходок четвертого коммутатора, второй цкфроаналоговый преобразователь и фазовый детекторS выход которого соеди  ек с входом фильтра нижних час- тот, перестраиваемый фильтр, сигналь- нтий вход которого соединен с выходом цифроаналоговОго преобразовател , а выход - с вторым входом фазового детектора, сумма гор, первый вход

5

0

5

0

которого соединен с вьгходом фильтра нижних частот, а выход - с управл ющим входом перестраиваемого фильтр а, формирователь модулирующих сигналов, вход которого соединен с вторым кодовым выходом блока формировани  кода фазы, а выход - с вторым входом сумматора, блок формировани  сигналов управлени , счетный вход которого соединен с выходом опорного генератора , сигнальный вход - с третьим кодовым выходом блока формировани  кода фазы, первый выход сигнала управлени  инверсией - с управл ющим

J-U кодо- fBbia Sbi- ход

3 йко/и- ьыи 8ыход

2-й кодовый Ьыход Фиг. 2

входом третьего коммутатора и входом старшего разр да первого регистра пам ти , второй выход сигнала управлени  инверсией - с управл ющим входом четвертого коммутатора и вxoдo f старшего разр да второго регистра пам т ., а кодовый выход - с упранл юшими входами первого и второго коммутаторов,; при этом тактовый вхо;: BTODOJ O регистра пам ти соединен с вьгходом опорного генератора,- а выход перестраиваемого фильтра  вл етс  выходом формировател  сигналов с эаданньп. законом изменени  фазы.

Тактовый

И,-.-..

ш

11

,. ;.ч.,

.

hi и Выход

, Тактовый Sxod

1385239

Сигнальный Sxod

Сигнальный былод

2 J

2N

Фиг. 5

Claims (1)

1. Формула изобретения·

   Формирователь сигналов с заданным законом изменения фазы, содержащий последовательно соединенные опорный Генератор и делитель частоты, выход которого соединен с тактовым входом блока формирования кода фазы, N преобразователей кода, входы которых соединены с первым кодовым выходом блока формирования .кода фазы, а выходы первого, второго,, N-ro преобразователей кода соединены соответственно с первым, вторым, ..., N-м сигналь

   15.

   ными входами первого коммутатора, последовательно соединенные первый регистр памяти, тактовый вход которого соединен с выходом опорного генератора, и первый цифроаналоговый преобразователь, а также фильтр нижних частот, о тличающий'ся тем,что, с целью повышения точности фор- . мирования заданного закона изменения фазы выходного сигнала, в него введены второй коммутатор, первый, второй, ...,Ν/2-й сигнальные входы которого соединены соответственно с выходами (N/2+1)-ro, (Ν/2+2)-го,.,., N-ro преI образователей кода,.а (Ν/2+Ί)-ή, (Ν/2+2)-ή,..., N-й сигнальные входы соответствеЙ’но с выходами первого, второго,..., N/2-γο преобразователей кода, где N - четное число, третий коммутатор, первый сигнальный вход кокоторого соединен с выходом первого коммутатора, а выход - с входом млад·^ ших разрядов первого регистра памяти, первый блок инверторов, который включен между выходом первого коммутатора и вторым сигнальным входом третьего коммутатора, четвертый коммутатор, первый сигнальный вход котового соеа динен с выходом второго коммутатора, второй блок инвертора, который включен между выходом второго коммутатора и вторым сигнальным входом четвертого коммутатора, последовательно соединенные второй регистр памяти, вход младших разрядов которого соединен с выходом четвертого коммутатора, второй цифроаналоговый преобразователь и фазовый детектор, выход которого соединен с. входом фильтра нижних частот, перестраиваемый фильтр, сигнальный вход которого соединен с выходом первого цифроаналогового преобразователя, а выход - с вторым входом фазового детектора, сумматор, первый вход

   1 1 которого соединен с выходом фильтра нижних частот, а выход - с управляющим входом перестраиваемого фильтра, формирователь модулирующих сигналов, вход которого соединен с вторым кодовым выходом блока формирования кода фазы, а выход - с вторым входом сумматора, блок формирования сигналов управления, счетный вход которого соединен с выходом опорного генератора, сигнальный вход - с третьим кодовым выходом блока формирования кода фазы, первый выход сигнала управления инверсией - с управляющим входом третьего коммутатора и входом старшего разряда первого регистра памяти, второй выход сигнала управления инверсией - с управляющим входом четвертого коммутатора и входом старшего разряда второго регистра памяти, а кодовый выход - с управляющими входами первого и второго коммутаторов, при этом тактовый вход второго регистра памяти соединен с выходом опорного генератора,- а выход перестраиваемого фильтра является выходом формирователя сигналов с заданным законом 5 изменения фазы.

   Фцг.2

   Сигнальный Вход а

   Сигнальный Выход .------А------- фиг. V

   (7=/ 2 5 ... 2М-1 2N 2№1 .. 1 ( 1 .1

   Фиг. 5