SU1689937A1

SU1689937A1 - Цифровой синтезатор частот

Info

Publication number: SU1689937A1
Application number: SU894753862A
Authority: SU
Inventors: Валерий Сергеевич Станков; Антонина Борисовна Сучкова
Original assignee: Нижегородский Научно-Исследовательский Институт Радиосвязи
Priority date: 1989-10-26
Filing date: 1989-10-26
Publication date: 1991-11-07

Abstract

Изобретение относитс к радиотехнике и может использоватьс в циф-- ровых синтезаторах частот. Цель изобретени - расширение диапазона синтезируемых колебаний в сторону высоких частот. Цифровой синтезатор частот содержит накопитель 1 кода, блок 2 пам ти амплитуд, цифроаналоговый преобразователь 3, фильтр 4 низких частот , выходную шину 5 устройства, опорный генератор 6, блок 7 синхронизации устройства, коммутатор 8, умножитель 9, N сумматоров 10, входную шину 11 кода установки частоты, входную шину 12 кода формировани фазома- нипулированного сигнала, N-1 блоков 13 фазового сдвига, N регистров 16. Поставленна цель достигаетс за счет. введени N регистров и N-1 сумматоров . 1 ил.

Description

(Л

С

Изобретение относитс к радиотехнике и может использоватьс в цифро- - вых синтезаторах частот, основанных на вычислении выборок синусоиды.

Цель изобретени - расширение диапазона синтезируемых колебаний в сторону высоких частот.

На чертеже представлена структурна электрическа схема предлагаемого устройства.

Цифровой синтезатор частот содержит накопитель 1 кода, блок 2 пам ти амплитуд, цифроаналоговый преобразователь (ЦАП) 3, фильтр нижних частот (ФНЧ) 4, выходную шину 5 устройства, олорньй генератор (ОГ) 6, блок синхронизации устройства (БС) 7, коммутатор . 8, умножитель 9, N сумматоров 10,

входную шину 11 кода установки частоты , входную шину 12 кода формировани фазоманипулированного сигнала, N-1 блоков 13 фазового сдвига, каждый из , которых содержит формирователь 14 весового коэффициента сдвига, сумма- тор-вычитатель 15, и N регистров 16.

Принцип действи цифрового синтезатора частот по фиг.1 основан на одновременном формировании кодов N точек отсчета фазы синтезируемого колебани дискретно сдвинутых Друг относительно друга на определенную величину с последующим выбором кодов данных точек отсчета фазы в определенной последовательности в фиксированные -моменты времени дл получени

О 00

ю ю со VI

требуемой формы вькодного синтезируемого колебани .

Синтезатор частот работает следую- щим образомо

На шине 11 кода установки частоты устанавливаетс кодированное значение синтезируемой частоты К (код установки частоты). Это число поступает на вход умножител 9 кодов, на выходе которого формируетс код числа, равный K«N, где N - число каналов устройства При числе каналов, равном 2п (,2,3..,), умножитель 9 кода представл ет собой регистр сдвига, который выполн ет операцию сдвига кода К на п разр дов в сторону увели . чени кода Накопитель 1 кода с тактовой частотой , где f0 частота опорного генератора 6, накапливает код K-N, в результате чего на его выходе в каждый тактовый момент времени Ц- ,1,2,3 - целые числа, формируетс код числа, которое пропорционально фазе синтезируемого колебани . Код К установки частоты одновременно поступает на входы формирователей 14 весового коэффициента сдвига N-1 блоков 13 фазового сдвига. Формирователь 14 весового коэффициента сдвига выполн ет операцию умножению кода К установки частоты на посто нный коэффициент, равньй номеру блока фазового сдвига, В результате чего на его выходе образуютс коды чисел, равные, по каждому каналу соответственно, K,2KS oc(N-1)K, которые в сумматорах- вычитател х 16 добавл ютс к выходному коду фазы накопител 1 кодов, Таким образом, на выходе блоков 13 фазового сдвига в тактовые моменты времени tr формируютс N-1 кодов чисел,, пропорциональных фазе синтезируемого колебани , но смещенных относительно выходного кода накопител 1 соответственно на К,2К,,„. (N-1)K. Выход накопител 1 кодов

и выходы N-1 блоков 13 фазового сдвига подключены к информационным входам регистров 16. Регистры 16 по тактовым импульсам с частотой fT f0/N переписывают информацию с входа на выход и далее на вторые входы соответствующих фазосдвигающих сумма- горов 10,, На выходах этих сумматоров каждый тактовый момент времени t-j- формируютс N кодов чисел, пропорциональных фазе синтезируемого колебани

10

1689937л

с учетом сдвига фазы Ц, задан.-i/го кодом формировани фазоманипулир -ванно- го сигнала, поступающего на nei вые входы фазосдвигающих сумматоров 10 с управл ющей шины 12 кода формировани фазоманипулированного сигнала. С выходов сумматоров 10 коды поступают на соответствующие информационные входы коммутатора 8 из N один.

Коммутатор 8 с частотой синхронизации f0 в последовательности, задаваемой блоком 7 синхронизации, пропускает на выход входные коды таким образом, что за врем (врем одного такта работы накопител 1) на его выходе формируетс последовательность кодов чисел, соответствукич фазовым точкам синтезируемого колебани : 0+ср. К+1& 2K+vf, ... (N-1)K+lf- в первый такт работы накопител , NK+lft (N+1)K+lЈ (N+2)K+U7, ... (2N-1)X-t во второй такт; (2N+1)x

K+Lf, . .. (ЗМ-1)К+Ц в третий такт 25 и т.д., т.е. на выходе коммутатора 8

15

20

35

40

45

50

55

в каждый тактовый момент времени t0 :ЬТ0, ,1,2,3 «о. код фазы выходного синтезируемого колебани измен ет-, с на величину, равную коду частоты 30 К, в то врем как на выходе накопител 1 кода и фазосдвигающих сумматоров 10 информаци мен етс на величину и только к моменту времени tT i-T., 5 . Таким образомэ тактова частота работы накопител кода 1 синтезатора по фиг,1 и устройства- прототипа одинакова, а фазосдвигающих сумматоров 10 - в N раз ниже тактовой частоты работы фазосдвигаю- щего сумматора устройства-прототипа0

С коммутатора 8 код числа, пропорциональный фазе синтезируемого колебани , поступает на блок 2 пам ти амплитуд Блок 2 пам ти амплитуд представл ет собой фазо-синусный преобразователь и осуществл ет переход от отсчетов кода фазы к отсчетам кода амплитуды синтезируемого колебани , который преобразуетс в аналоговую величину, т0е0 в напр жение, соответствующее входным кодам, з цифроанало- говом преобразователе (ЦАЛ) 3. Ступенчатый сигнал с выхода ЦАП 3 сглаживаетс фильтром 4 о

В устройстве-прототипе в N раз снижаетс тактова частота работы накопител кодов f-р- относительно частоты синхронизации всего устройства fo. При этом быстродействие

5

0

5

0

5

в каждый тактовый момент времени t0 :ЬТ0, ,1,2,3 «о. код фазы выходного синтезируемого колебани измен ет-, с на величину, равную коду частоты 0 К, в то врем как на выходе накопител 1 кода и фазосдвигающих сумматоров 10 информаци мен етс на величину и только к моменту времени tT i-T., 5 . Таким образомэ тактова частота работы накопител кода 1 синтезатора по фиг,1 и устройства- прототипа одинакова, а фазосдвигающих сумматоров 10 - в N раз ниже тактовой частоты работы фазосдвигаю- щего сумматора устройства-прототипа0

устройства определ етс быстродействием блоков фазового сдвига и фазо- сдвигакдцего сумматора, потому что врем , отводимое блоком фазового сдвига дл формировани выходного кода, неодинаково по каналам, определ етс периодом импульсов синхронизации устройства и пор дковым номером блока фазового сдвига и измен етс от Ть (дл первого блока фазового сдвига) ;ю (N-1) Tft (дл N-1 блока фазового сдвига). Вге ш, отводимое дл срабатывани фазосдвигающего сумматора, также определ етс периодом импульсов синхронизации Те.

Введение регистров позвол ет снизить требовани к быстродействию блоков фазового сдвига, так как врем формировани кодов в каналах становитс одинаковым и равным периоду тактовых импульсов работы накопител кодов , т, е о увеличиваетс в N раз по сравнению с устройством- прототипом.

Введение сумматоров, включенных перед коммутатором, увеличивает допустимое врем срабатывани этих устройств в N раз, т.е. врем срабатыкани фазосдвигающих сумматоров увели- ходу накопител кодов, входы регист- чиваетс до одного периода тактовой частоты работы накопител кодов Т N T0 - в N раз по сравнению с устройством-прототипом .

Claims

Формула изобретени

Цифровой синтезатор частот, содержащий накопитель кодов, первый сумматор , блок пам ти амплитуд, опорньй генератор, блок синхронизации, N-1

35

40

ров с второго по N-ый подключены к соответствующим выходам N-1 блоков фазового сдвига, выходы регистров с 1-го по N-ый подключены к вторым входам соответствующих сумматоров, выходы которых подключены к соответствующим информационным входам коммутатора выход которого подключен к входу блока пам ти амплитуд, входы синхронизации регистров подключены к первому выходу блока синхронизации.

ив

10

15

20

25

блоков фазового сдвига, где N - ч гс каналов синтезатора, умножитель ) ко: мутатор, причем вход кода фазоманипу- лировачного сигнала синтезатора подключен к первому входу первого сумматора s вход кода установки частоты синтезатора подключен к входу умножител и к входам кода установки частоты N-1 блоков фазового сдвига, виход умножител подключен к входу накопител кодов,, выход которого подключен к входам кода фазы N-1 блоков фазового сдвига, выход опорного генератора подключен к входу блока синхронизации , первый выход которого подключен к входу синхронизации накопител кодов , группа выходов блока синхронизации подключена к управл ющим входам коммутатора, выход блока пам ти амплитуд подключен к выходу синтезатора, отличающийс тем, что, с целью расширени диапазона синтезируемых колебаний в сторону высоких частот, в него введены N регистров и N-1 сумматоров, первые входы которых объединены и подключены к входу кода фазоманипулированного сигнала, вход первого регистра подключен к выходу накопител кодов, входы регист-

ров с второго по N-ый подключены к соответствующим выходам N-1 блоков фазового сдвига, выходы регистров с 1-го по N-ый подключены к вторым входам соответствующих сумматоров, выходы которых подключены к соответствующим информационным входам коммутатора, выход которого подключен к входу блока пам ти амплитуд, входы синхронизации регистров подключены к первому выходу блока синхронизации.

I1 I

I Ъ W Ъ l- I,.,I II