RU2166833C1 - Цифровой синтезатор частотно-модулированных сигналов - Google Patents
Цифровой синтезатор частотно-модулированных сигналов Download PDFInfo
- Publication number
- RU2166833C1 RU2166833C1 RU2000103304A RU2000103304A RU2166833C1 RU 2166833 C1 RU2166833 C1 RU 2166833C1 RU 2000103304 A RU2000103304 A RU 2000103304A RU 2000103304 A RU2000103304 A RU 2000103304A RU 2166833 C1 RU2166833 C1 RU 2166833C1
- Authority
- RU
- Russia
- Prior art keywords
- digital
- frequency
- inputs
- memory register
- synthesizer
- Prior art date
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Цифровой синтезатор частотно-модулированных сигналов относится к электронно-вычислительной технике, предназначен для синтеза сигналов с частотной модуляцией и может использоваться в радиолокации, навигации, адаптивных широкополосных системах связи и в системах с программной перестройкой частоты. Достигаемый технический результат - расширение функциональных возможностей и улучшение линейности закона изменения частоты и фазы колебаний на выходе устройства при сохранении его быстродействия. Цифровой синтезатор частотно-модулированных сигналов содержит генератор тактовых импульсов, блок задержки, блок постоянного запоминания, два регистра памяти, два цифровых накопителя, преобразователь кодов, цифроаналоговый преобразователь, фильтр нижних частот, два сумматора, корректор фазовой ошибки, корректор ошибки частоты, делитель с переменным коэффициентом деления. 2 ил.
Description
Изобретение относится к электронно-вычислительной технике, предназначено для синтеза сигналов с частотной модуляцией и может использоваться в составе адаптивных систем КВ и УКВ радиосвязи, радиолокации и навигации.
Известны цифровые синтезаторы частот, содержащие генератор тактовых импульсов, блок задержки, блок постоянного запоминания, счетчик с предварительной установкой, умножитель кодов, накопитель, преобразователь кодов, цифроаналоговый преобразователь, фильтр нижних частот, регистр памяти [1].
Наиболее близким техническим решением (прототипом) к предлагаемому является цифровой синтезатор частот, содержащий последовательно соединенные генератор тактовых импульсов и блок задержки, последовательно соединенные первый блок постоянного запоминания и счетчик с предварительной установкой, второй блок постоянного запоминания, второй регистр памяти, второй накопитель, первый регистр памяти, первый накопитель, преобразователь кодов, цифроаналоговый преобразователь, фильтр нижних частот, выход которого является выходом всего блока цифрового синтезатора частот (ЦСЧ), а входами которого являются адресные входы первого и второго блоков постоянного запоминания [2] .
Однако известные синтезаторы частот не обеспечивают достаточно высокой степени линейности закона изменения частоты и фазы.
Изобретение позволяет увеличить линейность закона изменения основных параметров сигнала, расширить функциональные возможности цифрового синтезатора сигналов при сохранении быстродействия устройства.
Положительный эффект - повышение линейности закона изменения частоты и фазы колебаний по сравнению с существующими синтезаторами частот - достигается за счет того, что в цифровой синтезатор частотно-модулированных сигналов, содержащий последовательно соединенные блок постоянного запоминания и первый регистр памяти, последовательно соединенные первый цифровой накопитель и второй регистр памяти, последовательно соединенные второй цифровой накопитель, преобразователь кодов, цифроаналоговый преобразователь и фильтр нижних частот, выход которого является аналоговым выходом синтезатора, делитель с переменным коэффициентом деления, выход которого подключен к входу последовательного переноса первого цифрового накопителя, последовательно соединенные эталонный генератор и блок задержки, выходы которого подключены соответственно к тактовым входам первого регистра памяти, делителя с переменным коэффициентом деления, второго регистра памяти и цифроаналогового преобразователя, входами синтезатора являются информационные входы делителя с переменным коэффициентом деления и адресные входы блока постоянного запоминания, введены корректор фазовой ошибки, подключенный входами к выходам преобразователя кодов, а выходами - к вторым входам первого сумматора, и корректор ошибки частоты, подключенный входами к выходам второго регистра памяти, а выходами - к вторым входам второго сумматора, при этом последовательно соединены первый регистр памяти, второй сумматор, первый цифровой накопитель, последовательно соединены второй регистр памяти, первый сумматор, второй цифровой накопитель.
На фиг. 1 приведена структурная схема цифрового синтезатора частотно-модулированных сигналов, на фиг. 2 - временные диаграммы работы устройства.
Цифровой синтезатор ЧМ сигналов (фиг. 1) содержит эталонный (опорный) генератор 1, блок задержки 2, блок постоянного запоминания 3, первый регистр памяти 4, первый цифровой накопитель 5, второй регистр памяти 6, второй цифровой накопитель 7, преобразователь кодов 8, цифроаналоговый преобразователь 9, фильтр нижних частот 10, корректор фазовой ошибки 11, первый сумматор 12, корректор ошибки частоты 13, второй сумматор 14, делитель с переменным коэффициентом деления 15.
Цифровой синтезатор ЧМ сигналов состоит из последовательно соединенных блоков постоянного запоминания 3, первого регистра памяти 4, второго сумматора 14, первого цифрового накопителя 5, второго регистра памяти 6, первого сумматора 12, второго цифрового накопителя 7, преобразователя кодов 8, цифроаналогового преобразователя 9, фильтра нижних частот 10, выход которого является аналоговым выходом всего устройства; соединенных опорного (эталонного) генератора 1, блока задержки 2, выходы последнего подключены к тактовым входам первого регистра памяти 4, делителя 15, второго регистра памяти 6, цифроаналогового преобразователя 9 соответственно; выходы преобразователя кодов 8 подключены к входам корректора фазовой ошибки 11, выходы которого подсоединены к вторым входам первого сумматора 12, а выходы второго регистра памяти 6 соединены с входами корректора ошибки частоты 13, выходы которого подключены к вторым входам второго сумматора 14; информационные входы делителя с переменным коэффициентом деления 15 являются входами цифрового синтезатора и определяют скорость изменения частоты синтезируемого сигнала.
Первое кольцо цифровой обратной связи предназначено для устранения побочной фазовой модуляции синтезируемого сигнала при переключении цифрового синтезатора с одной частоты на другую.
Второе кольцо цифровой обратной связи предназначено для увеличения линейности закона изменения частоты выходного ЧМ сигнала.
Цифровой синтезатор ЧМ сигналов работает следующим образом.
На адресные входы блока постоянного запоминания поступает код адреса Ai, одновременно на информационные входы делителя с переменным коэффициентом деления подается код Kd, определяющий его коэффициент деления.
Эталонный генератор 1 вырабатывает высокостабильные колебания и вместе с блоком задержки 2 служит для синхронизации регистров памяти 4 и 6, делителя 15 и цифроаналогового преобразователя 9, а также для снижения шумов переключения на выходе цифроаналогового преобразователя.
В момент t0 происходит обнуление регистров памяти 4, 6 и запись кода коэффициента деления Kd в делитель 15. В момент t1 происходит запись числа Ai в первый регистр памяти 4. По тактовому импульсу t2 число Ai переписывается в первый цифровой накопитель 5 через второй сумматор 14. На выходе цифрового накопителя 5 результат суммирования изменяется по формуле
S1 = Ai + T/Kd. (1)
По тактовому импульсу t3 результат суммирования переписывается во второй регистр памяти 6 и через первый сумматор 12 поступает на вход второго цифрового накопителя 7. На выходе накопителя результат суммирования изменяется по формуле
S2 = (Ai + T/Kd) = AiT + T2/Kd. (2)
По следующему тактовому импульсу t4 данное число поступает на преобразователь кодов 8, где старший разряд SGN является знаковым, и если он равен логическому "0", то на ЦАП 9 поступает прямой код, в противном случае, если SGN="1", - обратный код.
S1 = Ai + T/Kd. (1)
По тактовому импульсу t3 результат суммирования переписывается во второй регистр памяти 6 и через первый сумматор 12 поступает на вход второго цифрового накопителя 7. На выходе накопителя результат суммирования изменяется по формуле
S2 = (Ai + T/Kd) = AiT + T2/Kd. (2)
По следующему тактовому импульсу t4 данное число поступает на преобразователь кодов 8, где старший разряд SGN является знаковым, и если он равен логическому "0", то на ЦАП 9 поступает прямой код, в противном случае, если SGN="1", - обратный код.
Цифровой сигнал с выхода преобразователя кодов 8 поступает на корректор фазы 11, где формируется сигнал фазовой ошибки Eф, которая далее подается на вход второго накопителя 7 через первый сумматор 12. Цифровой код с выхода второго регистра памяти 6 поступает на вход корректора ошибки частоты 13, где происходит вычисление отклонения частоты Ef от линейного закона, и далее подается на вход второго сумматора 14. Делитель с переменным коэффициентом деления 15 служит для оперативного изменения скорости изменения частоты синтезируемого сигнала.
При включении колец обратный связи формулы (1), (2) запишутся в виде
f = Ai + T/Kd + Ef; (3)
Таким образом, выходной сигнал цифрового синтезатора обладает большими функциональными возможностями в сравнении с прототипом и имеет более линейный закон изменения частоты и фазы синтезируемого ЧМ сигнала.
f = Ai + T/Kd + Ef; (3)
Таким образом, выходной сигнал цифрового синтезатора обладает большими функциональными возможностями в сравнении с прототипом и имеет более линейный закон изменения частоты и фазы синтезируемого ЧМ сигнала.
Источники информации
1. Патент N 2143173 Российской Федерации, МКИ H 03 B 19/00. Цифровой синтезатор частот. / Рябов И. В. , Рябов В. И. - Заявл. 04.02.99. Опубл. 20.12.1999. Бюл. N 35.
1. Патент N 2143173 Российской Федерации, МКИ H 03 B 19/00. Цифровой синтезатор частот. / Рябов И. В. , Рябов В. И. - Заявл. 04.02.99. Опубл. 20.12.1999. Бюл. N 35.
2. Патент N 2058659 Российской Федерации, МКИ H 03 B 19/00. Цифровой синтезатор частот. / Рябов И. В., Фищенко П.А. - Заявл. 23.09.93. Опубл. 20.04.1996. Бюл. N 11 (прототип).
Claims (1)
- Цифровой синтезатор частотно-модулированных сигналов, содержащий последовательно соединенные блок постоянного запоминания и первый регистр памяти, последовательно соединенные первый цифровой накопитель и второй регистр памяти, последовательно соединенные второй цифровой накопитель, преобразователь кодов, цифроаналоговый преобразователь и фильтр нижних частот, выход которого является аналоговым выходом синтезатора, делитель с переменным коэффициентом деления, выход которого подключен к входу последовательного переноса первого цифрового накопителя, последовательно соединенные эталонный генератор и блок задержки, выходы которого подключены соответственно к тактовым входам первого регистра памяти, делителя с переменным коэффициентом деления, второго регистра памяти и цифроаналогового преобразователя, входами синтезатора являются информационные входы делителя с переменным коэффициентом деления и адресные входы блока постоянного запоминания, отличающийся тем, что в синтезатор введены корректор фазовой ошибки, подключенный входами к выходам преобразователя кодов, а выходами - к вторым входам первого сумматора, и корректор ошибки частоты, подключенный входами к выходам второго регистра памяти, а выходами - к вторым входам второго сумматора, при этом последовательно соединены первый регистр памяти, второй сумматор, первый цифровой
накопитель, последовательно соединены второй регистр памяти, первый сумматор и второй цифровой накопитель.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2000103304A RU2166833C1 (ru) | 2000-02-09 | 2000-02-09 | Цифровой синтезатор частотно-модулированных сигналов |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2000103304A RU2166833C1 (ru) | 2000-02-09 | 2000-02-09 | Цифровой синтезатор частотно-модулированных сигналов |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2166833C1 true RU2166833C1 (ru) | 2001-05-10 |
Family
ID=20230482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2000103304A RU2166833C1 (ru) | 2000-02-09 | 2000-02-09 | Цифровой синтезатор частотно-модулированных сигналов |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2166833C1 (ru) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2337474C2 (ru) * | 2004-04-22 | 2008-10-27 | Моторола, Инк., Э Корпорейшн Оф Дзе Стейт Оф Делавэр | Система автоматической подстройки частоты по задержке |
| RU2726833C1 (ru) * | 2019-10-17 | 2020-07-15 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Поволжский государственный технологический университет" | Цифровой вычислительный синтезатор с подавлением перекрестных помех |
-
2000
- 2000-02-09 RU RU2000103304A patent/RU2166833C1/ru active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2337474C2 (ru) * | 2004-04-22 | 2008-10-27 | Моторола, Инк., Э Корпорейшн Оф Дзе Стейт Оф Делавэр | Система автоматической подстройки частоты по задержке |
| RU2726833C1 (ru) * | 2019-10-17 | 2020-07-15 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Поволжский государственный технологический университет" | Цифровой вычислительный синтезатор с подавлением перекрестных помех |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU620110B2 (en) | Frequency synthesizer with spur compensation | |
| US6483388B2 (en) | Direct digital frequency synthesizer and a hybrid frequency synthesizer combining a direct digital frequency synthesizer and a phase locked loop | |
| US7405629B2 (en) | Frequency modulator, circuit, and method that uses multiple vector accumulation to achieve fractional-N frequency synthesis | |
| US7015733B2 (en) | Spread-spectrum clock generator using processing in the bitstream domain | |
| JP3082860B2 (ja) | 音声／データ通信システム用分数分周合成器 | |
| US5084681A (en) | Digital synthesizer with phase memory | |
| JP4900753B2 (ja) | 周波数シンセサイザおよび低雑音周波数合成方法 | |
| US7126436B1 (en) | Frequency synthesizer having a more versatile and efficient fractional-N control circuit and method | |
| EP0601519B1 (en) | Frequency synthesizer | |
| EP0929940B1 (en) | Frequency synthesizer having phase error feedback for waveform selection | |
| KR960036338A (ko) | 가변 분주비를 설정하는 장치 및 방법과 이를 활용한 장치 | |
| US7071787B2 (en) | Method and apparatus for the reduction of phase noise | |
| AU617455B2 (en) | A digital frequency synthesizer | |
| US6941330B2 (en) | Feed forward sigma delta interpolator for use in a fractional-N synthesizer | |
| RU2166833C1 (ru) | Цифровой синтезатор частотно-модулированных сигналов | |
| US7119630B1 (en) | Frequency synthesizer having a more versatile and efficient fractional-N control circuit and method using vector values | |
| JP3344790B2 (ja) | 周波数シンセサイザ | |
| RU2423782C1 (ru) | Цифровой синтезатор многофазных сигналов | |
| KR0149126B1 (ko) | 혼합형 주파수 합성기 | |
| RU2721408C1 (ru) | Цифровой вычислительный синтезатор с быстрой перестройкой частоты | |
| RU2294054C1 (ru) | Цифровой вычислительный синтезатор с квадратурными выходами | |
| RU2718461C1 (ru) | Цифровой вычислительный синтезатор частотно-модулированных сигналов | |
| JPH0645930A (ja) | 周波数シンセサイザ | |
| RU2149503C1 (ru) | Цифровой синтезатор частот | |
| RU2204196C2 (ru) | Цифровой синтезатор фазомодулированных сигналов |