SU1750032A1

SU1750032A1 - Цифровой многофазный генератор

Info

Publication number: SU1750032A1
Application number: SU904866996A
Authority: SU
Inventors: Антонина Борисовна Сучкова; Валерий Сергеевич Станков; Николай Борисович Петяшин; Светлана Алексеевна Старикова
Original assignee: Нижегородский Научно-Исследовательский Институт Радиосвязи
Priority date: 1990-02-17
Filing date: 1990-02-17
Publication date: 1992-07-23

Abstract

Изобретение может быть использовано в синхронизаторах частоты. Генератор содержит накапливающий сумматор 1, опорный генератор 2 импульсов, мультиплексор 3, блок установки Сдвига фаз 4. Р умножителей хода б, формирователь 7 синхронизирующих импульсов, регистр 11 кода установки частоты, Р-1 су мматороэ-вычитателей 12, Р дополнительных регистров 13 пам ти, фазос- двигающих каналов, содержащих блок 14 Сдвига фазы, преобразователь 5 кодов, регистр 8 пам ти, цифроаналоговый преобразователь 9 и фильтр 10 нижних частот. 2 ил.

Description

-Фиг. 1.

Изобретение относитс к радиотехнике и технике св зи и может быть использовано в синхронизаторе частоты.

Целью изобретени вл етс расширение диапазона генерируемых колебаний в. сторону высоких частот и увеличени диапазона изменени сдвига фаз выходных сигналов с сохранением точности. , На фиг.1 представлена структурна электрическа сГхёма цифрового многофаз- ного генератора; на фиг. 2 - диаграммы. по сн ющие генератора.

Цифровой многофазный генератор содержит накапливающий сумматор 1, опорный генератор 2 импульсов, мультиплексор 3, блок 4 установки сдвига фаз, Р умножителей бкода, формирователь 7 синхррнизиру- ющих импульсов, регистр 11 кода установки частоты, Р-1 сумматоров-вычитателей 12, Р дополнительных регистров 13 пам ти, N фа- зосдвигающих каналов, содержащих последовательно соединенные блок 14 сдвига фазы, преобразователь 5 кодов, регистр 8 пам ти, цифроаналоговый преобразователь 9 и фильтр 10 нижних частот, причем выход регистра 11 кода частоту подсоединен к входам Р умножителей 6 кода, выход первого умножител 6 кода подсоединен к информационному входу накапливающего сумматора 1, выходы остальных умножите- лей б кода подключены к первому входу соответствующего сумматора-вычитател 12, выход накапливающего сумматора 1 подключен к информационному входу первого дополнительного регистра 13 пам ти и вторым входам Р-1 сумматоров-вычитателей 12, выходы которых соединены через дополнительные рэгистры 13 пам ти с соответствующими информационными входами мультиплексора 3, выход которого подклю- чен к первому входу соответствующего блока 14 сдвига фазы в каждом из N каналов устройства, второй вход которых под- ключей к соответствующим выходам блока 4 установки фаз, выход опорного генера- тора 2 подключен к входу формировател 7 синхронизирующих импульсов, первый выход которого соединен с входом управлени мультиплексора 3, а второй выход - с входом синхронизации накапливающего сумматора 1 и тактовыми входами дополнительных регистров 13 пам ти, выходы фильтров 10 нижних частот вл ютс N выходами устройства.

Формирователь 7 синхронизирующих импульсов представл ет собой двоичный счетчик-делитель частоты fo на посто нный коэффициент Р. Блок 4 установки сдвига фазы может быть выполнен в виде регистра хранени или логического устройства (набор тумблеров и т.п.), задающего , ровни логических О и 1. Блок 14 сдвига фазы представл ет собой многоразр дный двоичный сумматор кодов.

Цифровой многофазный генератор работает следующим образом.

Код К установки генерируемой частоты с выхода регистра 11 кода частоты поступает на входы умножителей 6 кода. Первый умножитель 6 кода формирует код частоты, равный РК, где Р - число информационных входов мультиплексоров 3, который посту- пает на информационный вход накапли вающего сумматора 1. Последующие Р-1 умножителей 6 кода формируют соответственно коды чисел: К, 2К, ЗК(Р-1)К, которые поступают на первые входы соответствующих Р-1 сумматоров-вычитателей 12 Накапливающий сумматор«1 с тактовой частотой тт .fo/P. где f0 - частота опорного генератора, производит накопление кода РК, в результате чего на его выходе в каждый тактовый момент времени tT ГГТ i/fr, где - 0,1,2... - целые числа, формируетс код числа, пропорциональный фазе генерируемого колебани , который поступает на вторые входы Р-1 сумматоров-вычитателей 12 В результате чего на выходах сумматоров-вычитателей 12 входной код накапливающего сумматора 1 увеличиваетс соответственно на величину К,2К,ЗК, ,(Р-1)К. Таким образом, на выходе накапливающего сумматора 1 и выходах сумматоров-вычитателей 12 в тактовые моменты времени ti формируетс Р кодов чисел, пропорциональных фазе генерируемого колебани . Выход накапливающего1 сумматора 1 и выходы сумматоров-вычитателей 12 подключены к соответствующим информационным входам дополнительных регистров 13 пам ти, которые по тактовым импульсам с частотой ft fo/P переписывают информацию с входа на выход, котора затем поступает на соответствующие информационные входы мультиплксора 3, выполн ющего операцию коммутации сигналов из Р в один. Мультиплексор 3 с частотой синхронизации fo в последовательности , заданной блоком 7 синхронизации , пропускает на выход входные коды таким образом, что за врем Тт РТ0 (врем одного такта работы накапливающего сумматора 1) на его выходе формируютс последовательно в пор дке возрастани коды Р чисел: О, К, 2К ЗК, , (Р-1)К в первый такт

работы; РК, (РЛ), (Р+2)К. (Р+3)(2Р-1)К во

второй такт работы; 2РК, (2Р+1)К, (2Р+2)К. (2Р+3)К(ЗР-1)К в третий такт работы накапливающего сумматора 1, те. на выходе мультиплексора 3 в моменты времени to

1Т0 происходит изменение кода фазы формируемого выходного сигнала на величину, равную коду частоты К, в то врем как на выходе накапливающего сумматора 1 информаци измен етс на величину РК и 5 только в моменты времени ti ITT, Ттm ToP.

Таким образом, тактова частота tV накапливающего сумматора 1 в Р раз ниже тактовой частоты f0 работы накапливающего сумматора известного устройства. 10

С выхода мультиплексора 3 код, пропорциональный фазе генерируемого колебани , одновременно поступает на первые входы блоков 14 сдвига фазы всех N каналов устройства. В блоках 14 сдвига фазы, кото- 15 рые представл ют собой обычные суммато- ры-вычитатели, коды фазы корректируютс на соответствующую величину фазового сдвига,задаваемую блоком 4 установки сдвига фаз.20

Преобразователи 5 кода представл ют собой фазосинусные преобразователи и осуществл ют переход от отсчетов кода фазы к отсчетам кода амплитуды генерируемых колебаний. Информаци о коде 25 амплитуды с частотой f0 опорного генератора записываетс в регистры 8 (св зь выхода формировател 7 с регистрами 8 не показана ) С помощью цифроаналоговых преобразователей 9 и фильтров 10 нижних частот 30 формируютс синусоидальные сигналы заданной частоты и заданной фазы во всех N каналах многофазного генератора.

Дл установки необходимой частоты сигналов на выходах цифрового многофаз- 35 ного генератора в регистр t1 кода установки частоты заноситс код соответствующего числа К.

Значени кодов чисел Mi (i 1.2....N), соответствующих, сдвигам фаз в каналах ус- 40 тройства, устанавливаютс на выходах блока 4 установки сдвига фаз, причем в предлагаемом устройстве не требуетс выЈ

.полнени услови Ј Mi Ммакс. т.е. фазо- 45

вые сдвиги в каждом из N каналов устройства могут измен тьс от 0 до 360°.

Частота выходного колебани на выхо- 50 де каждого канала цифрового многофазного генератора определ етс отношением

fc - for К / Ммакс - ft РК / Ммакс. (1)

. где for - частота опорного генератора; К - код частоты:

Ммакс емкость накапливающего сумматора;

Р - число каналов мультиплексора.

В известном устройстве частота выход ного сигнала определ етс по формуле

for К / Ммакс N,

(2)

где N - число каналов генератора.

Таким образом, из приведенных соотношений (1) и (2) видно, что выходна частота предлагаемого устройства выше выходной частоты известного устройства в N раз и не зависит от числа каналов генератора . Кроме того, выходна частота извест- його устройства ограничена конечным значением тактовой частоты работы накапливающего сумматора 1, которое определ етс быстродействием накапливающего сумматора. В предлагаемом устройстве при работе накапливающего сумматора на той же частоте выходна частота увеличиваетс в Р раз

Фазы выходных сигналов в каждом канале предлагаемого устройства могут измен тьс от 0 до 360 , в то врем как в известном устройстве изменение фазы в каналах ограничено соотношением

У М| Мыакс ИЛИ У (fH

1

360°

25 0

5

0

5

0

5

Claims

Формула изобретени Цифровой многофазный генератор, содержащий накапливающий сумматор, опорный генератор импульсов, мультиплексор, блок установки сдвига фаз.преобразователь кодов, формирователь синхронизирующих импульсов, регистр кода установки частоты, N фазосдвигающих каналов, каждый из которых содержит последовательно соединенные регистр пам ти, цифроаналоговый преобразователь и фильтр нижних частот, причем выход опорного генератора подключен к входу формировател синхронизирующих импульсов, первый выход которого соединен с входом управлени мультиплексора , отличающийс тем, что. с целью расширени диапазона генерируемых колебаний в сторону высоких частот и увеличени диапазона изменени сдвига фаз выходных сигналов в любом из N каналов устройства с сохранением точности установки фазы, в него введены Р умножителей кода. Р-1 сумматоров-вычитателей.,Р допол-, нительных регистров пам ти, N блоков сдвига фазы и N-1 преобразователей кодов, причем выход регистра кодов установки частоты подключен к входам Р умножителей кода, выход первого умножител кода подсоединен к информационному входу накапливающего сумматора, выходы остальных

Р-1 умножителей кода подсоединены к соответствующим первым бходам Р-1 сумма- торов-вычитателей, выход накапливающего сумматора подключен к информационному входу первого дополнительного регистра пам ти и вторыл аходам ,P-J суммато- ров-вычитат ел ёй, выходы которых подсоединены к информационным входам соответствующих дополнительных Р-1 регистров пам ти, выходы всех дополнительных регистров пам ти подключены к соответствующим информационным входам мультиплексора , выход которого подключен к

первому входу блоков сдвига фазы в каждом из N фазосдвигающих каналов устройства, второй вход которых подсоединен к соответствующим выходам блока установки сдвига фаз, а выход - к входу преобразовател кодов соответствующего канала, выход каждого из которых соединен с информационным входом регистра пам ти этого же канала , тактовый вход накапливающего сумматора и тактовые входы дополнительных регистров пам ти объединены и подключены к второму выходу формировател синхронизирующих импульсов.