KR0176696B1 - 입력 신호를 직접 구적 샘플링하는 수신기 - Google Patents

Abstract

1. 입력 신호를 직접 구적 샘플링하는 수신기

2.1 반송자 신호에서 변조된 신호의 정규 성분 및 구적 성분이 반송자 신호 샘플링에 의해 직접 산출되는 수신기에서, A/D 변환기는 임의 주파수를 갖는 주기적으로 순환하는 샘플링 펄스에 의해 제어된다.

2.2 선택 가능한 반송자 주파수로부터 증가된 선택 옵션을 창조하기 위해서 다수의 등거리 샘플링 순시를 한 그룹과 결합하여 한 그룹의 최종 샘플링 순시 및 다음 그룹의 제1샘플링 순시 사이의 거리에 대해 한 그룹에 두 개의 연속 샘플링 순시 사이에서 시간에 따른 거리와 다른 시간 간격을 선택하도록 본 발명에 의해 제안된다.

2.3 본 발명의 분야는 이동 라디오 수신기이다.

Description

입력 신호를 직접 구적 샘플링하는 수신기

제1도는 직접 구적 샘플링(direct quadrature sampling)하는 수신기의 블록도해.

제2도는 각 비트 간격 다음에 주기적 연속 샘플링 펄스 및 158기본 클록 신호의 비트 간격에서 한 입력 신호의 8비트 오버 샘플링에 대한 여러 스위칭-신호 타이밍도 및 샘플링 펄스 시퀀스 도해.

제3a도는 샘플링 후의 샘플 값을 도시하는 도해.

제3b도는 보간(interpolation) 후의 샘플 값을 도시하는 도해.

제3c도는 평균값을 취한 후의 샘플 값을 도시하는 도해.

제4도는 159 및 155기본 클록 신호 다음에 주기적 연속 샘플링 펄스 및 158기본 클록 신호의 비트 간격에서 한 입력 신호의 8비트 오버 샘플링에 대한 여러 스위칭-신호 도해 및 샘플링 펄스 도해.

* 도면의 주요부분에 대한 부호의 설명

1 : HF부 2 : 구적부

3 : 디지탈 신호 처리 11 : HF 수신단

12 : 제1IF 믹서 13 : 제1IF 발진기

14 : 제1IF 증폭기 15 : 제2IF 믹서

16 : 제2IF 발진기 17 : 제2IF 증폭기

20 : 클록 발생기 21 : A/D 변환기

22 : 성분 할당기 201 : 클록 발생기

202 : 계수기

본 발명은 반송자 신호(carrier signal) 상에서 변조되는 한 신호의 정규 성분(normal component) 및 구적 성분(quadrature)이 반송자 신호를 샘플링 함으로써 직접 발생되는 수신기에 관한 것이며, 샘플링 순간은 일련의 샘플링 순간에 의해 결정된다.

FM 대역통과 신호의 구적 샘플링-구현 및 에러분석이라고 명명된 논문에서(1987년 이탈리아, 플로렌스, 디지탈 신호 처리에 관한 국제회의의 회의록 페이지 377 내지 381, W Rosenkranz) 샘플링은 주파수 변조 대역통과 신호로 설명되며, 복소수 엔벨로프의 실부 및 허부, 소위 구적 성분은 반송자 주파수 fc에서 변조된 대역 통과 신호를 샘플함으로써 직접 발생된다. 이를 위해, A/D 변환기는 이후의 클록 주파수 f_Q로 표시되는 주파수 f_Q를 갖는 주기적으로 순환하는 샘플링 펄스에 의하여 제어된다.

정규 성분, 즉 대역 통과 신호의 실부에 대한 샘플링 간격 Ta는 반송자 주파수의 1/2 파장 또는 이 시간 간격의 정수배에 해당하도록 클록 주파수 fq가 선택된다. 그러나, 기수 배수로 각각의 제2샘플 값의 부호가 반전될 수 있다. 정규 성분의 샘플 값에 구적으로 산출되는 구적 성분의 샘플 값을 산출하기 위하여 정규 성분의 샘플링 순시(instant)와 관련하여 반송자 신호 파장의 1/4의 시간 지연 또는 1/2 반송자 신호 파장의 정수배가 나타나는 순시에서 입력 신호는 샘플된다. 또한 기수배의 경우 각각의 제2샘플 값의 부호는 반전될 수 있다. 이와 같이 복소수 엔벨로프의 실부 및 허부에 해당하는 fa=1/Ta의 샘플링 주파수에 해당하는 값 쌍이 구해질 것이다.

전술한 논문에서 설명된 회로 장치에서는 오직 단일 A/D 변환기만을 필요로 한다. 클록 간격 Tq=1/fq이 λ/4 파장 더하기 반송자 주파수의 λ/2파장의 정수배와 같도록 클록 주파수 f_Q가 선택된다. 따라서, 지금까지 언급한 두 개의 조건은 교대로 성취되며, 각 샘플 값이 정규 성분 및 구적 성분에 해당되게 한다. 보간 필터에 의해서 쌍으로 구해지는 I 및 Q성분의 시간 지역은 I 및 Q의 동시 샘플링의 성분에 해당하는 값이 필터 출력에서 구해지도록 소거된다. 이처럼, 반송자 주파수 fc의 비율 내지 1/2 샘플링 주파수 fa/2는 정수이며, 임의로 선택될 수 없다.

또 다른 조건은 샘플링 주파수 fa가 샘플되는 대역 통과 신호의 대역폭 B와 최소한 같은 조건이다.

신호의 내용이 비트 클록 주파수 fb에 의거 일련의 2진 값에서 유도되는 대역 통과 신호로 인해 샘플링 주파수 fa는 비트 클록 주파수 fb와 동일하게 선택되는 것이 바람직하다.

전송 시스템에서, 비트 클록 주파수 fb는 소정 값이며, 따라서 종래 장치에서 반송자 주파수 fc의 선택은 설명한 항목으로 인해 상당히 제한된다.

본 발명의 목적은 상기 유형의 수신기에서 가용 반송자 주파수의 선택 가능성을 확장하는 것이다.

다수의 등거리 샘플링 순시가 한 그룹과 결합되고, 한 그룹의 최종 샘플링 순시와 다음 그룹의 제1샘플링 순시 사이의 시간에 따른 거리(그룹 거리)에 대해서 한 간격이 한 그룹내 두 개의 연속 샘플링 순시 사이의 시간에 따른 거리와는 다르게 선택되므로써 점에서 이 목적이 달성된다.

선택 가능한 그룹 거리에 의해서, 한 그룹의 제1샘플링 순시 및 다음 그룹의 제1샘플링 순시 사이의 거리(그룹 길이)에 해당하는 샘플링 간격 Ta의 길이는 임의로 선택가능하다. 샘플링 간격 및 반송자 주파수는 그룹 거리를 적절히 선택함으로써 서로 적용될 수 있다는 점에서 바람직하다. 샘플링 순시의 그룹내 등거리 샘플링 순시에 의해서 정규 및 구적 성분은 종래 기술로 구해진다. 그룹 거리를 선택함으로써, 위상 회전은 연속 그룹의 해당 샘플 값 사이에서 발생한다. 이 위상 회전은 샘플 값의 다른 처리에 의해 제거될 수 있다.

그룹 거리가 반송자 신호 파장의 1/4 배수에 해당되게 선택되면, 상기 위상 회전은 90의 배수가 될 것이다. 연속 처리가 샘플 값의 반전으로 감소되며, 필요하다면, 샘플 값의 교환으로 감소된다는 점에서 유용하다. 반전 및 교환은 비교적 간단한 방식으로 수행될 수 있기 때문에, 연속 처리는 작은 회로 및 저렴한 비용으로 가능하다.

한 그룹에서 다음까지 다른 개개의 그룹 거리를 선택함으로써 교환 및 필요한 또 다른 반전이 생략될 수 있다.

또 다른 응용에서 상호 다른 그룹 거리는 각각의 다른 위상 회전을 나타내는 샘플 값을 산출할 수 있다. 다른 실시예에서 설명되는 바와 같이 수신 신호의 다른 처리는 간략화될 수 있다.

이후, 본 발명의 보다 상세한 설명을 하기 위해 첨부된 도면을 참조하여 설명할 것이다.

다음의 실시예에서, fb=270.833KHz(=13MHz/48)의 비트율에 의거하며, 각 변조에 의해서 HF 반송자에서 변조된 2진 인코드 신호가 개시된다. 제1도는 HF 부(1), 구적(qnadrature) 부(2) 및 디지탈 신호 처리(3)용 장치로 이루어지는 라디오 수신기의 도해이다.

HF 섹션(1)에서, 수신 신호의 주파수는 선택되어 반송자 주파수로 변환된다. 이를 위해, HF 수신단(11)에서 수신된 신호는 제1IF 발진기(13)에 의해 제1가변 IF 혼합 주파수 f_zf1가 인가된 제1IF 믹서(2)에 의하여 제1중간 주파수 ZF1 아래로 혼합된다. 이 제1중간 주파수 아래로 혼합된 입력 신호는 제1IF 증폭기(14)에서 대역 통과 여파되고, 증폭되어, 제2IF 믹서(15)에 인가되며, 입력 신호는 제2IF 발진기(16)에 의해 인가된 제2중간 주파수에 의하여 제2중간 주파수 ZF2 아래로 혼합된다. 제2IF 증폭기(17)에서 제2중간 주파수 ZF2는 다시 대역 통과 여파되고 증폭된다.

제2중간 주파수 ZF2는 구적 섹션(2)의 A/D 변환기(21)에 인가된다. 이 A/D 변환기(21)는 중앙 클록 발생기(20)에 의해 생성된 클록 펄스 fi에 의하여 제어된다. 이 실시예에서, 제2중간 주파수 f_ZF2는 다중 1/2비트 클록 주파수 fb의 정수에 해당하도록 선택된다. 79의 값은 1/2 비트 클록 fb에서 제2발진기 주파수 f_ZF2의 정수비로 선택된다. 이 중간 주파수가 라디오 범위에서 사용된 10.7MHz의 중간 주파수와는 다소 다르다는 점에서 유용한 10.6979166MHz의 제2중간 주파수를 산출한다. 상용으로 가용한 필터가 이같이 선택된 중간 주파수 f_ZF2용으로 삽입될 수 있다는 점에서 유용하다.

중앙 클록 제어기(20)에서, 제2중간 주파수 f_ZF2파장의 1/4의 기본 클록을 발생하는 클록 발생기(201)가 배열된다. 제2중간 주파수 ZF2의 공급된 주파수율과 기본 클록과의 편차로 인해 주파수 비동조가 된다. 신호의 대역에 비해 작은 이러한 주파수 비동조는 적절히 배열된 연속 신호 처리로 허용될 수 있다. 그러나, 이러한 주파수 비동조는 미리 제거하는 것이 보다 바람직하다. 특히, 클록 발생기(201)로부터 제2의 IF 발진기(16)의 혼합 주파수를 얻는 것이 바람직하다. 외부 영향과 무관한 기본 클록에서 제2중간 주파수 ZF2의 주파수 응답율을 엄격히 결정하는 것이 가능하다.

이 실시예에서, 158기본 클록 신호는 비트 주파수 fb를 갖는 비트 클록과 정확히 일치한다. 이 기본 클록 신호는 계수기(202)에 인가된다, 이 계수기는 각각의 제9기본 클록 신호에서 샘플링 펄스 fi를 발생한다. 따라서, 두 개의 인접 샘플 값은 제2중간 주파수 ZF2의 21/4의 파장 떨어져 있다. 계수기는 한 개의 비트 클록 내에서 등거리 연속 샘플링 펄스의 총 17개를 발생한다. 이 17개의 연속 샘플링 값은 한 그룹의 등거리 샘플 값을 형성한다. 제153의 기본 클록에서 발생하는 샘플링 펄스는 정규 성분에 대한 9개의 샘플 값과 구적 성분에 대한 8개의 샘플 값이 이와 같은 방식으로 각각의 비트 클록에서 포함될 수 있도록 억압된다. 158기본 클록 신호후 계수기는 리세트되며, 샘플링 펄스 fi에 대한 클록 발생이 전술한 바와 같이 재개된다. 이와 같이 발생된 샘플링 펄스 fi의 시퀀스는 각 제158의 기본 클록 신호후 주기적으로 계속된다.

한 그룹의 샘플 값의 최종 샘플 값 및 다음 그룹의 샘플 값의 제1샘플 값 사이에 정확히 14기본 클록 신호가 있다. 그룹은 서로 14기본 클록 신호 떨어져 뒤따른다. 이 실시예에서 그룹간의 거리는 한 그룹내에서 두 개의 연속 샘플 값 사이의 거리 보다 더 크게 취해진다. 그러나, 그룹 거리는 또한 해당의 빠른 A/D 변환기가 사용된 그룹내에서 두 개의 연속 샘플 값 사이의 거리보다 작게 취해질 수 있다.

계수기의 기술적 구현은 디지탈 전자 공학 기술 분야에서의 숙련가들에게는 공지되어 있다. 이러한 계수기의 가능 실시예중의 하나가 반도체 스위칭 기술이라는 제목의 책자 제8판 10.7장 스위칭 장치의 시스템적 해결에서 취할 수 있다(U. Tietze, Ch. schnek, 페이지 259 내지 268, 스프린 게르베르라그 베를린) 이후, 계수기(201)의 기술적 실현은 더 이상 설명하지 않는다. 대신에, 계수기(201)의 개개의 스위칭 신호 출력에 대한 시간-전압 다이아그램이 계수기(201)의 또 다른 설명을 위해 별개의 도면으로 표현된다.

제2a도는 변조되지 않은 반송자 발진 fc를 나타내며, 제2a도의 저면 부분은 시간 축을 가리키고, 각각의 클록 신호는 시간축에 걸친 라인으로 표현된다. 제2b도는 기본 클록 신호 0에서 시작하며 계수기(201)에 의해 생성된 샘플링 펄스 fi를 나타낸다. 제1비트 클록의 제144기본 클록 신호를 계산(accounting)하는 제17샘플링 펄스와 다음 비트 클록(=제158기본 클록 신호)의 제1기본 클록 신호를 계산하는 다음 샘플링 펄스 fi 사이의 갭은 명확히 구별 가능하다. 샘플링 펄스 fi 사이의 시간상의 거리는 이 거리가 전술한 바와 같이 제2중간 주파수 ZF2의 2 1/4 파장과 정확히 동일하게 선택되기 때문에 샘플링 펄스는 정규 및 구적 성분의 샘플 값을 교대로 발생케 한다. 정규 및 구적 성분의 비트 클록 주기의 교대로 연속하는 샘플 값은 교대로 성분 할당기(22)에 의하여 정규 성분을 처리하는 제1신호 분기에, 그리고 전환 스위치처럼 도면에서 심볼로 도시한 성분 할당기(22)에 의하여 구적 성분을 처리하는 제2신호 분기에 할당된다. 성분 할당기(22)를 제어하는 적절한 스위칭 신호 Q1은 계수기(202)에 의해 생성된다. 성분 할당기(22)는 다음과 같이 구성되는데, 할당기가 스위치 입력에서 저전압 레벨(저신호)이 있을 때 한 입력에 나타나는 샘플 값을 정규 성분으로 처리하는 제1신호 분기에 인가하며, 스위치 입력에서 고전압 레벨(고신호)이 있을 때 입력에 나타나는 샘플 값을 구적 성분으로 처리하는 제2처리 분기에 인가하도록 구성된다. 성분 할당기(22)를 제어하는 스위칭 신호 Q1의 전압 변동이 제2c도에 표현된다. 저 신호로 제0기본 클록 신호에 시작하는 스위칭 신호 Q1은 그 전압 레벨이 저에서 고까지 교대로 변화하며, 그 역으로 매 제9기본 클록 신호로 변화함이 뚜렷하다. 다음 비트 클록의 개시시, 제2a도의 실시예에서 기본 클록 신호수 158, 스위칭 신호 Q1의 신호 변동은 이전 비트 클록의 것에 해당한다.

정규 성분의 두 개의 샘플 값과 구적 성분의 두 개의 샘플 값과의 거리는 제2중간 주파수 f_ZF2의 기수배의 반파장에 해당하기 때문에, 정규 성분의 각각의 제2샘플 값 및 구적 성분의 각각의 제2샘플 값이 반전된다. 이를 위하여, 부호 인버터(231,232) 및 전환 스위치(233,234)는 각 신호 분기에 배열된다. 이들 전환 스위치(233,234)는 다음과 같이 구성된다. 즉, 그들의 입력에 저신호가 있으면, 관련된 처리 분기의 샘플 값은 직접 전달되며, 그 반면에 그들의 입력에 고신호가 있으면, 샘플 값은 부호 인버터(231,232)에 전달되도록 구성된다. 제1전환 스위치(233)를 제어하는 제2스위칭 신호 Q2의 변동이 제2d도에 도시되며, 제2전환 스위치(234)의 상태를 제어하는 제3스위칭 신호 Q3의 손실이 제2e도에 표현된다. 각각의 제2샘플 값에 대한 반전된 샘플 값 및 샘플 값이 교대로 각각의 신호 분기에 전달되도록 계수기(202)에 의해 발생된 제2 및 제3스위칭 신호 Q2, Q3가 선택된다. 제3a도는 부호 반전 후 얻어지는 변조 신호의 샘플 값, 최고치에서 x를 가지는 정규 성분 및 최고치에서 0을 가지는 구적 성분을 도시한다. 정규 및 구적 성분들은 별개의 신호 분기로 처리되나, 시간에 따른 그들의 상호 할당을 명확히 하기 위하여 그들은 제3도에 함께 도시된다. 시간에 따라 제어되는 구적 성분의 샘플 값을 항상 정규 성분의 두 개의 샘플 값 사이의 중간에 위치함을 제3a도를 통해 알 수 있다.

보간기(interpolator)(25)에서 정규 성분이 여파된다. 보간을 고려한 샘플 값이 등거리며 서로 근접하기 때문에, 보간기의 구조는 간단하며, 보간 결과가 개선된다. 실시예에서, 두 개의 연속 샘플 값으로부터 보간값을 형성하는 선형 보간기(25)가 사용된다.

보간기(25)에서 각각의 최종 샘플 값은 레지스터로 버퍼된다. 버퍼 샘플 값과 입력에 존재하는 샘플 값은 비트 패턴을 시프트하여 한 위치를 좌측에서 2분할 한 다음 서로 더한다. 이렇게 보간된 값은 보간기에 인가된 두 개의 최종 샘플 값 사이의 도중에서 구해진 샘플 값과의 적당한 근사치에 해당한다. 이러한 형태에서, 보간기(25)에 인가된 정규 성분의 두 개의 최종 샘플 값 사이에서 샘플된 구적 성분의 샘플 값과 정상 성분의 보간된 샘플 값은 동시에 샘플된다고 고려될 수 있다.

보간기(25)의 결과는 인가된 최종 두 개의 샘플 값이 처리된 후에만 얻어지기 때문에, 구적 성분의 연관 샘플 값은 또 다른 처리 동안 연관 구적 성분과 보간된 샘플 값 사이에서 동시성을 실현하기 위하여 지연 소자(24)에 의해서 시간에 따라 지연된다. 이 시간 지연은 두 개의 규칙적으로 연속하는 샘플링 펄스 fi, 즉 실시예에서 기본 클록 사이의 거리에 해당한다. 보간의 결과 8보간 샘플 값은 비트 클록 신호의 정규 성분의 9샘플 값으로부터 형성된다.(제3b도) 제4스위칭 신호 Q4에 의해 제어된 스위치(26)는 제9샘플 값이 이송된 후 보간된 값이 형성하는 것을 방지한다.(제2e도에서 스위칭 신호 Q4의 신호 변동) 보간에 의해서 야기된 보간기 출력 신호의 지연으로 인해, 스위칭 신호 Q4는 정확히 이 지연 주기상에서 발생된다.

제3b도는 정규 성분의 8보간 샘플 값이 어떻게 정규 성분의 9샘플 값에서 구해지는 지를 도시한다.

정규 성분의 8보간 샘플 값과 구적 성분의 8샘플 값은 평균 결정 필터(271,272)에 각각 인가된다. 필터(271,272)에서, 정규 성분 또는 구적 성분에 대한 단일 값은 8샘플 값으로부터 발생된다. 8비트 오버 샘플링 결과 A/D 변환기의 양자화 잡음은 8dB까지 감소된다. 이와 같이 정규 성분 및 구적 성분에 대한 한 개의 값이 각각의 비트 클록에 대해서 구해진다. 8샘플 값의 등거리 때문에 평균 결정 필터의 구조는 간단하다. 실시예에서, 1/8의 인수로 승산된 비트 클록 신호의 샘플 값은 비트 클록의 정규 성분 및 구적 성분의 평균값을 구하기 위하여 함께 더해진다.

제3c도는 한 개의 평균 샘플 값 신호가 비트 클록의 끝에서 어떻게 8샘플 값으로부터 발생되는지를 도시한다.

한 개의 비트 클록 신호를 계산하는 기본 클록 신호의 수가 나머지 없이 4로 나눌 수 있는 수라면, 비트 클록 신호를 잇따르는 평균 값을 취한 결과의 부호는 정확하며, 상기 방식으로 발생된 구적 성분은 추가적으로 처리됨이 없이 디지탈 신호 처리로 전달될 수 있다. 그러나, 기본 클록 신호가 분할될 때 비트 클록마다 나머지 2가 있으면, 전술한 바와 같이 상기 식으로 발생된 구적 성분은 제2비트 클록마다 반전된다. 그러나, 각각의 제2비트 클록 신호로 계수기(201)는 180에 걸쳐 스위치(231,232)의 상태를 변화하는 위상 시프트 제어 신호를 발생한다는 점에서 유용하게 실현될 수 있으며, 매 제2비트 간격에서 각각의 비반전된 샘플 값은 아직은 반전되며, 제1비트 간격에서 반전된 각각의 샘플 값은 더 이상 반전되지 않는다. 이처럼 스위칭 신호 Q2 및 Q3는 각각의 제2비트 간격 후 계속되며, 스위칭 신호 Q1 및 Q4는 각각의 신호 비트 간격 후 계속된다.

비트 클록당 샘플링 펄스의 수가 4로 나눈 샘플링 펄스의 수가 나머지 1이 되게 선택되면, 구적 성분은 한 비트 클록에서 다음까지 90 회전한다. 정규 성분 I의 샘플 값은 제2비트 클록에서 구적 성분 Q가 되고, 제3비트 클록에서 반전된 정규 성분 -I가 되면, 제4비트 클록에서 반전된 구적 성분 -Q가 된다. 구적 성분 Q에 대해서도 동일 방식을 취한다. 비트 클록당 기본 클록 신호의 수가 4로 나눌 때 나머지 3이 되게 선택되면, 구적 성분은 한 비트 클록에서 다음까지 위상이 90까지 지연된다.

송신기에서, 가우시안 최소 시프트 키잉(Gaussian Minimum shift keying:GMSK)과 같은 변조형 또는 일반화된 탬 주파수 변조(Generalized Tamed Frequency:GTFM)와 같은 변조형의 비선형각도 변조가 선택되면, 디지탈 신호 처리 섹션(3)에서 신호 등화를 위해 사용되는 회로는 축소될 수도 있다. 이러한 형태의 변조로 비선형각 변조의 복잡한 구조가 더 이상 고려될 필요는 없으나 선형 진폭 변조가 전송간 사용되는 경우에는 등화(이퀄라이 제이션)가 제한될 수 있다. 따라서, 등화 및 복조를 위해 오직 실수 값만이 디지탈 신호 처리 섹션(3)에서 처리되어야 한다.

다음, 실시예에서 구적 성분의 회전(rotation)에 관해서 간략히 설명한다. 동일 비트 주파수 fb=270.833KHz에 의거 비트 간격 Ta당 기본 클록 신호의 수는 150가 되게 선택된다. 이수로 인해 4가 젯수일 때 나머지 3이 있으며, 회전에 관한 요구가 충족된다. 이와 같이, 제2중간 주파수 ZF2는 159^*(fb/4)=10.76562MHz가 될 것이며, 여전히 10.7HMz에 가까운 주파수이다. 샘플링 펄스 fi 사이에서 거리를 유지할 때, 계수기(201)는 동일 스위칭 신호 Q1, Q2, Q3 및 Q4를 발생하나, 각각의 제158기본 클록 신호 후 추가 제159기본 클록 신호는 비트 간격마다 삽입되며, 모든 스위칭 신호 Q1, Q2, Q3는 이전 기본 클록 신호 158에서와 같이 동일 신호 조건을 유지한다. 회전으로 인해, 연속 비트 간격에서 스위칭 신호는 동일함을 유지하며, 각 비트 간격 Ta 후 주기적으로 반복된다.

정확한 위상을 가지는 구적 성분이 여전히 신호 처리를 위해 필요하다면, 이 회전은 본 발명의 실시예에서 제거될 수 있으며, 4로 나눈 비트 간격당 기본 클록 신호의 수는 비트 클록마다 성분을 혼합 및/또는 반전함으로써 기수 나머지를 발생한다. 이는 다시 구적 성분을 처리함으로써 수행될 수 있으며, 구적 성분은 각각의 제2비트 간격 Ta에서 정규 성분 및 구적 성분을 교환하는 스위치(도시하지 않았음)에 인가된다. 단지 전환 스위치(233,234)를 구동함으로써 여전히 필요한 반전이 수핼될 수 있다.

제1실시예와 같이 제4도로 도시한 다른 실시예에서, 비트 간격이 158기본 클록 신호와 동등하게 제2중간 주파수 ZF2가 선택되며, 4개의 연속 비트 간격에 대한 샘플링 펄스 및 스위칭 신호의 시간 종속 위치가 도시된다. 제1비트 간격(=기본 클록 신호 0 내지 158, 제4도)의 스위칭 신호 및 샘플링 펄스 fi는 실시예 1의 제1비트 간격간 스위칭 신호 및 샘플링 펄스에 해당한다. 이 실시예에서, 샘플링 펄스 및 연관 스위칭 신호의 주기적 연속은 한 개의 기본 클록 신호에 의해 세 개의 연속 비트 간격에서, 그리고 세 개의 기본 클록 신호에 의해 단축된 제4연속 비트 간격에서 지연된다. 따라서, 제2비트 간격(=기본 클록 신호 158 내지 316, 제4도)의 샘플링 펄스는 선행 실시예에서와 같이 제1기본 클록 신호에서 위치하는 것이 아니라 제2비트 간격의 제2기본 클록 신호(=기본 클록 신호 159, 제4b도)에서 위치한다. 제4a도로부터, 실시예 1(제2a도)와 비교될 때, 샘플링은 나중 반송자 주파수의 1/4 주기 동안에 실행됨이 명백하다. 따라서, 반전된 구적 성분은 제2비트 간격의 제1샘플링 펄스로 샘플링하는 동안에 구해진다. 제2비트 간격의 제2샘플 값은 정규 성분에 대한 샘플 값을 제공한다. 유사하게, 제2비트 간격에서 다른 샘플 값을 갖는다.

제3비트 간격(기본 클록 신호 316 내지 474, 제4b'도)에서 다시 샘플링 펄스 시퀀스 및 연관된 스위칭 신호는 기본 클록 신호에 의해 계속해서 지연된다. 제3비트 간격의 제1샘플링 펄스는 제3비트 간격(기본 클록 신호 318, 제4b'도)의 제3기본 클록 신호로 떨어진다. 이 경우, 반전된 정규 성분의 제3샘플링 간격의 제1샘플 값과 제3샘플 간격의 제2샘플 값이 구적 성분의 샘플 값에 해당함을 제4a도에서 보여준다. 샘플링 펄스의 주기적 시퀀스는 기본 클록 신호로 다시 지연된 제4비트 간격(=기본 클록 신호 474 내지 632)에서 계속된다. 제4샘플링 간격의 제1샘플링 펄스는 기본 클록 신호 477에 해당한다. 제4비트 간격에서 제1샘플링 펄스로 구한 샘플 값 구적 성분의 샘플 값에 해당하고, 제4비트 간격의 제2샘플 값은 구적 성분의 반전된 샘플 값에 해당한다.

초기 3비트 간격에서 샘플링 펄스 및 스위칭 신호 Q1, Q2, Q3의 주기는 간격당 기본 클록 신호의 수보다 긴 한 개의 기본 클록 신호이며, 이 실시예에서는 연속한 3배의 159기본 클록 신호이다. 제4비트 간격의 제1샘플 값과 다음 비트 간격의 제1샘플 값 사이의 시간에 따른 거리는 세 개의 기본 클록 신호에 의해 단축되며, 따라서 단지 155기본 클록 신호가 된다. 이처럼, 제5비트 간격의 제1샘플 값은 클록 신호 632에 위치한다. 이런식으로 제5비트 간격의 제1샘플링 펄스 및 제1비트 간격의 제1샘플링 펄스 사이의 거리는 제4비트 간격(=632=4배의 158기본 클록 신호)에 해당한다. 이와 같이, 정규 성분의 샘플 값은 다시 제5비트 간격의 제1샘플링 펄스에 의해서 구해질 것이다. 샘플링 펄스의 변동 및 제5샘플링 간격의 신호 변동은 제1샘플링 간격에 해당한다.

전술한 샘플링 펄스 시퀀스의 순서는 연속하는 비트 간격 Ta에서 샘플링 펄스를 제2중간 주파수 ZF2의 주기의 1/4까지 이동되게 한다. 따라서, I 및 Q성분의 샘플 값은 교대로 두 개의 분기중 어느 하나에 인가된다. I 및 Q성분은 교대로 보간된다. 제4비트 간격 후 세 개의 기본 클록 신호에 의해 단축된 일련의 샘플링 펄스에 따라서 클록 동등화가 있으며, 비트 간격당 기본 클록 신호의 평균수와 구적 신호 발생기의 출력 값의 수는 실시예 1과 비교하여 동일하다.

이 실시예는 스위칭 신호 Q1, Q2, Q3의 변동이 모든 네 개의 비트 간격에서 동일함을 유지한다는 점에 있어서 유용하다. 이는 계수기의 구조를 간략화한다. 계수기는 159 기본 클록 신호 후 연속해서 3회 리세트되며, 이후 세 개의 긴 기본 클록 신호는 155기본 클록 신호 후 리세트된다.

기본 클록 신호의 수가 정수인 비트 간격으로, 할 비트 간격에서 다음까지 회전하는 샘플 값이 구해질 수 있다. 이 실시예를 행하는 필요 변화로 배열하여 구현될 수 있으며, 비트당 기본 클록 신호의 수는 기수이며, 샘플 값 회전의 연속 효과는 제거된다.

Claims (10)

1. 반송자 신호 상에서 변조되는 한 신호의 정규 성분 및 구적 성분이 반송자 신호를 샘플링 함으로써 직접 발생되며, 샘플링 순시는 일련의 샘플링 순시에 의해 결정되는 수신기에 있어서, 다수의 등거리 샘플링 순시는 한 그룹과 결합되며, 한 그룹의 최종 샘플링 순시 및 다음 그룹의 제1샘플링 순시 사이의 시간에 따른 거리(그룹 거리)에 대해서 한 간격이 한 그룹내 두 개의 연속 샘플링 순시 사이의 시간에 따른 거리와는 다르게 선택되는 것을 특징으로 하는 수신기.
2. 제1항에 있어서, 한 가변 그룹 거리가 선택되는 것을 특징으로 하는 수신기.
3. 제2항에 있어서, 그룹 거리가 λ/4 반송자 신호 파장의 배수에 해당하는 것을 특징으로 하는 수신기.
4. 제1항 내지 제3항 중 어느 한 항에 있어서, 특정 비트율을 가지는 디지탈 신호는 변조된 신호의 기본을 형성하며, 한 그룹의 제1샘플링 순시 및 다음 그룹의 제1샘플링 순시 사이의 거리(그룹 길이)는 디지탈 신호의 비트 클록율과 같거나 또는 정수배가 되게 선택되는 것을 특징으로 하는 수신기.
5. 제1 내지 제3항 중 어느 한 항에 있어서, 샘플링 순시는 계수기(202)에 의해 발생된 샘플링 펄스에 의해 결정되는 것을 특징으로 하는 수신기.
6. 제1 내지 제3항 중 어느 한 항에 있어서, 개개의 샘플링 순시에서 산출되는 샘플값을 정규 성분을 처리하는 신호 분기에, 그리고 스위칭 신호(Q1)에 응답하여 구적 성분을 처리하는 신호 분기에 할당하는 성분 할당기(22)가 제공되는 것을 특징으로 하는 수신기.
7. 제1 내지 제3항 중 어느 한 항에 있어서, 샘플 값이 인가되는 최소 한 개의 부호 인버터(231)가 제공되며, 부호 인버터(231)에 의해 반전된 샘플 값을 그의 제1입력과 제2입력에 인가시키는 전환 스위치(233)가 제공되는 것을 특징으로 하는 수신기.
8. 제1 내지 제3항 중 어느 한 항에 있어서, 두 개의 신호 분기중의 최소 하나는 보간기(26)를 포함하는 것을 특징으로 하는 수신기.
9. 제1 내지 제3항 중 어느 한 항에 있어서, 양 신호 분기는 평균 결정 필터(271,272)를 포함하는 것을 특징으로 하는 수신기.
10. 제1 내지 제3항 중 어느 한 항에 있어서, 반송자 주파수를 발생하도록 제공된 샘플링 순시 및 혼합 주파수는 단일 발진기 주파수로부터 유도되는 것을 특징으로 하는 수신기.