SU1401554A1

SU1401554A1 - Формирователь многочастотного сигнала

Info

Publication number: SU1401554A1
Application number: SU864155544A
Authority: SU
Inventors: Александр Николаевич Захаренко; Владимир Григорьевич Шахов
Original assignee: Омский Институт Инженеров Железнодорожного Транспорта
Priority date: 1986-12-03
Filing date: 1986-12-03
Publication date: 1988-06-07

Abstract

Изобретение относитс к радиотехнике и измерительной технике и м.б.использовано в качестве образцового источника сигнала. Цель изобретени - обеспечение независимой регулировки амплитуды, фазы п формы выходного сигнала. Устройство содержит блок 3 посто нного запо.минани (БПЗ), опорный г-р 4, делитель 5 частоты, сумматоры 6 и 10, блок 7 пам ти, ЦАП 11 и 12. Дл достижени цели в устройство введены формирователь 1 управл ющих импульсов, 1эПЗ 2, регистр 8 сдвига, вычитатель 9, формирователь 13 кодов ам 1;1итуды и фазы. Первый цикл работы заключаетс в синтезе формы выходного сигнала. Во втором цикле формирователь 1 подает управл ющие сиг- палы на БПЗ 2 и 3. В БПЗ 3 хран тс коды начальной амплитуды, а в БПЗ 2 - коды начальной фазы выходного сигна.ча. I з. п. ф-лы, 2 ил. со

Description

Nj

О ел

ел

.1

Изобретение относитс к радиотехнике и измерительной технике и может быть использовано в качестве образцового источника сигнала переменного тока.

Целью изобретени вл етс обеспечение независимой регулировки амплитуды, фазы 5 и формы выходного сигнала.

На фиг. 1 представлена структурна электрическа схема формировател многочастотного сигнала и формировател кодов амплитуды и фазы; на фиг. 2 - временна Q диаграмма, по сн юща работу формировател многочастотного сигнала.

Формирователь многочастотного сигнала (фиг. 1) содержит формирователь 1 управл ющих импульсов, второй блок 2 посто нного запоминани (БПЗ), первый блок 3 5 посто нного запоминани (БПЗ), опорный генератор 4, делитель 5 частоты, первый сумматор 6, блок 7 пам ти, регистр 8 сдвига, вычитатель 9, второй сумматор 10, второй

ка 21, работающего в режиме вычитани и в котором предварительно записан код предыдущей гармоники (в начале - ноль). Импульс с выхода второго счетчика 21 увеличивает содержимое третьего счетчика 22 на единицу. Код с выхода счетчика 22 подаетс на вход БПЗ 23 и 17 и ДПКД 14. В БПЗ 23 хран тс коды амплитуд, а в БПЗ 17 - коды фаз гармонических составл ющих выходного сигнала. Частота на выходе ДПКД 14 увеличиваетс в два раза, что соответствует второй гармонике, в то же врем частота на втором выходе ДПКД 14, поступающа через элемент ИЛИ 24 на тактовый вход регистра 26 сдвига, остаетс неизменной. Во второй счетчик 21 записываетс единица, следовательно, на его вход поступают два импульса переполнени с выхода первого счетчика 18 прежде чем на выходе второго счетчика 21 по витс импульс . В это врем на выходе БПЗ 23 прицифроаналоговый преобразователь (ЦАП) 2Q сутствует код, соответствующий амплитуде 11, первый ЦАП 12, формирователь 13 кодоввторой гармоники, на который в перемноамплитуды и фазы. Формирователь 13 кодовжителе 20 осуществл етс умножение кодов

амплитуды и фазы содержит делитель 14от БПЗ 19. Полученные после умножени

частоты с переменным коэффициентом деле- коды суммируютс в сумматоре 25 со знани (ДПКД), первый и второй элементычени ми первой гармоники. После поступ- И 15 и 16, третий блок 17 посто нного за- 25 лени на вход третьего счетчика 23 импульса

от второго счетчика 21 на выходе третьего счетчика 22 устанавливаетс код следующей третьей гармоники. В дальнейщем на каждом щаге частота выходных импульсов ДПКД 14 увеличиваетс , возрастает также

поминани (БПЗ), первый счетчик 18, второй блок 19 посто нного запоминани (БПЗ)| перемножитель 20, второй 21 и третий 22 счетчики, первый блок 23 посто нного запоминани (БПЗ), элемент ИЛИ 24, сумматор 25, регистр 26 сдвига.

30 код, записанный во второй счетчик 21. Когда код на третьем счетчике 22 достигнет значени , соответствующего неучитываемой гармонике синтезируемого сигнала, срабатывает формирователь 1, в который предварительно заноситс код неучитываемой

Формирователь многочастотного сигнала работает следующим образом.

Первый цикл работы заключаетс в синтезе формы выходного сигнала. Формирователь 1 выдает унравл ющий потенциал по 35 гармоники. В результате разрещающий по- второму выходу на вход первого элемента тенциал снимаетс с второго выхода формировател I и по вл етс на его третьем выходе. Следовательно, импульсы с выхода опорного генератора 4 поступают на тактовый вход регистра 26 сдвига, в результате чего коды синтезированной кривой переписываютс из регистра 26 сдвига в блок 7 паИ 15. ДПКД 14 выполнен так, что на его выходе формируетс перва гармоника сигнала (т. е. коэффициент делени ДПКД 14 максимальный). Импульсы с этой частотой 40 поступают на первый счетчик 18, на входе предварительной установки которого присутствует код от БПЗ. 17, определ ющий начальную фазу первой гармоники. Па кодовом выходе первого счетчика 18 по вл етс нарастающий код, который поступает 45 на адресный вход БПЗ 19, работающего в режиме считывани информации. В БПЗ 19 хран тс двоичные коды синусоидального сигнала, которые поочередно подаютс на неремножитель 20. В это врем на другой ВХОД перемножител 20 поступает код 111...II. С выхода перемножител 20 коды через сумматор 25, на-другой вход которого в это врем подаетс нулевой код, поступают на вход регистра 26 сдвига. За N тактов в регистр 26 сдвига запищетс Л кодов, представл ющих синусоидальный сигнал. Импульс переполнени с выхода первого счетчика 18 подаетс на вход второго счетчи50

55

м ти. На этом первый цикл работы формировател многочастотного сигнала заканчиваетс .

Во втором цикле формирователь 1 подает управл ющие сигналы на БПЗ 2 и 3. В БПЗ 3 хран тс коды начальной амплитуды, а в БПЗ 2 - коды начальной фазы выходного сигнала. Код начальной амплитуды поступает на вход ЦАП 12. С выхода ЦАП 12 на вход опорного напр жени ЦАП 11 поступает напр жение, соответствующее максимальному значению выходного сигнала. С выхода делител 5 на вход первого сумматора 6 подаютс импульсы, в результате чего на выходе первого сумматора 6 по вл етс нарастающий код. Код подаетс на вход блока 7 пам ти, в результате на его

ка 21, работающего в режиме вычитани и в котором предварительно записан код предыдущей гармоники (в начале - ноль). Импульс с выхода второго счетчика 21 увеличивает содержимое третьего счетчика 22 на единицу. Код с выхода счетчика 22 подаетс на вход БПЗ 23 и 17 и ДПКД 14. В БПЗ 23 хран тс коды амплитуд, а в БПЗ 17 - коды фаз гармонических составл ющих выходного сигнала. Частота на выходе ДПКД 14 увеличиваетс в два раза, что соответствует второй гармонике, в то же врем частота на втором выходе ДПКД 14, поступающа через элемент ИЛИ 24 на тактовый вход регистра 26 сдвига, остаетс неизменной. Во второй счетчик 21 записываетс единица, следовательно, на его вход поступают два импульса переполнени с выхода первого счетчика 18 прежде чем на выходе второго счетчика 21 по витс импульс . В это врем на выходе БПЗ 23 присутствует код, соответствующий амплитуде второй гармоники, на который в перемноот второго счетчика 21 на выходе третьего счетчика 22 устанавливаетс код следующей третьей гармоники. В дальнейщем на каждом щаге частота выходных импульсов ДПКД 14 увеличиваетс , возрастает также

0 код, записанный во второй счетчик 21. Когда код на третьем счетчике 22 достигнет значени , соответствующего неучитываемой гармонике синтезируемого сигнала, срабатывает формирователь 1, в который предварительно заноситс код неучитываемой

5 гармоники. В результате разрещающий по- тенциал снимаетс с второго выхода формировател I и по вл етс на его третьем выходе. Следовательно, импульсы с выхода опорного генератора 4 поступают на тактовый вход регистра 26 сдвига, в результате чего коды синтезированной кривой переписываютс из регистра 26 сдвига в блок 7 пагармоники . В результате разрещающий по- тенциал снимаетс с второго выхода формировател I и по вл етс на его третьем выходе. Следовательно, импульсы с выхода опорного генератора 4 поступают на тактовый вход регистра 26 сдвига, в результате чего коды синтезированной кривой переписываютс из регистра 26 сдвига в блок 7 па

выходе по вл ютс коды, записанные в первом цикле работы.

Коды с выхода блока 7 пам ти поступают на вход вычитател 9 и регистр 8 сдвига, который выполн ет задержку на один такт. В результате чего, начина со второго такта, с выхода вычитател 9 на первый вход второго сумматора 10 поступает код разности двух соседних тактов. Второй сумматор 10 выполнен таким образом, что с каждым тактом , поступающим на второй вход, к предыдущему накопленному значению прибавл етс код разности. Поскольку импульсы с выхода генератора 4 поступают на второй вход второго сумматора 10 непосредственно, за один такт работы блока 7 пам ти (Т,, фиг. 2) проходит К тактов, где К - коэффициент делени делител 5 (это соответствует Г4 на фиг. 2). Число разр дов второго сумматора 10 определ етс , как где М - разр дность ЦАП 11.

Это позвол ет в К раз уменьщить величину ступени приращени Лб 2 tie сравнению с Af/i, задающейс вычитателем 9 (фиг. 2).

В последующем функции генерации синтезированного ранее напр жени и синтез новой формы сигнала совмещаютс во времени , т. е. формирователь 13 кодов амплитуды и фазы может работать и во врем второго цикла работы формировател многочастотного сигнала, так как вход записи блока 7 пам ти блокируетс .

Claims

1. Формирователь многочастотного сигнала , содержащий последовательно соединенные опорный генератор, делитель частоты , первый сумматор и блок пам ти, последовательно соединенные первый блок посто нного запоминани и первый цифро- аналоговый преобразователь, а также второй сумматор и второй цифроаналоговый преобразователь, отличающийс тем, что, с целью обеспечени независимой регулировки амплитуды, фазы и формы выходного сигнала, введены формирователь управл ющих импульсов, второй блок посто нного запоминани , регистр сдвига, вычитатель и формирователь кодов амплитуды и фазы, причем адресные входы первого и второго блоков посто нного запоминани объединены и подключены к первому выходу формировател управл ющих импульсов, второй и третий выходы которого подключены соответственно к первому и второму входам формировател кодов амплитуды и фазы, выход блока пам ти соединен с входом регистра сдвига и первым входом вычитател , второй вход которого соединен с выходо.м регистра

. сдвига, выход вычитател подключен к первому входу второго сумматора, второй вход которого объединен с третьим в.ходом формировател кодов амплитуды и фазы и подключен к выходу опорного генератора, выход второго сумматора подключен к входу второ0 го цифроаналогового преобразовател , вход опорного напр жени которого соединен с выходом первого цифроаналогового преобразовател , первый и второй выходы формировател кодов амплитуды и фазы соеди5 иены соответственно с входом формировател управл ющих импульсов и входом записи блока пам ти, другой вход первого сумматора подключен к выходу второго блока посто нного запоминани .

2. Формирователь сигнала по п. 1, отли0 чающийс тем, что формирователь кодов амплитуды и фазы содержит последовательно соединенные делитель частоты с переменным коэффициентом делени , первый элемент И, первый счетчик, второй счетчик,

r третий счетчик, первый блок посто нного запоминани , перемножитель, сумматор и регистр сдвига, выход которого соединен с другим входом сумматора и вл етс вторым выходом формировател кодов амплитуды и фазы, последовательно соединенные вто0 рой элемент И и эле.мент ИЛИ, выход которого подключен к тактовому входу регистра сдвига, а также второй и третий блоки посто нного запоминани , причем кодовый выход первого счетчика соединен с адресным входом второго блока посто нного запоми5 нани , выход которого подключен к другому входу перемножител , выход третьего блока посто нного запоминани соединен с входо.м предварительной установки первого счетчика , выход третьего счетчика объединен с другим входом второго счетчика, входом

0 третьего блока посто нного запоминани , входом делител частоты с переменным коэффициентом делени и вл етс первым выходом формировател кодов амплитуды и фазы, второй вход первого элемента И

г и первый вход второго элемента И вл ютс соответственно первым и вторым входами формировател кодов амплитуды и фазы, тактовый вход делител частоты с переменным коэффициентом делени и второй вход второго элемента И объединены и вл ютс

0 третьим входом формировател кодов амплитуды и фазь1.

.

75-

Фиг. 2