SU1686693A1 - Синтезатор сигналов с заданным законом изменени фазы - Google Patents

Abstract

Изобретение относитс  к радиоэлектронике . Целью изобретени   вл етс  снижение побочных составл ющих спектра выходных сигналов и повышение быстродействи . Синтезатор сигналов с заданным законом изменени  фазы содержит первый делитель 1 частоты, блок 2 формировани  кодов фазы и частоты, N-1 комбинационных сумматоров Зт,32 ..3w-i,N преобразователей кода 4i,42. ..,.N дополнительных регистров пам ти 5i,52,...,5N, элемент задержки 6, коммутатор 7, регистр пам ти 8, цифроана- логовый преобразователь (ЦАП) 9, фильтр нижних частот 10, блок 11 формировани  кодов фазы, второй делитель 12 частоты, синхронизатор 13, опорный генератор 14. На выходе блока 2 формируютс  коды фазы и частоты, которые после преобразований в комбинационных сумматорах 3i,32,...,3N-i, преобразовател х кода 4,42,...,4м, в дополнительных регистрах пам ти 5i,525м поступают через коммутатор 7 в виде кодов отсчетов синусоидальной функции в регистр пам ти 8 После быстродействующего регистра пам ти 8 эти коды преобразуютс  в ЦАП напр жение, которое поступает на вход фильтра нижних частот 10. Блоки 11,2, элемент задержки 6, синхронизатор 13 позвол ют снизить побочные составл ющие спектра и повысить быстродействие. 9 ил.

Description

t 3JN

4-4

ea- -rnJ-- .WH

I

Lbr-iLJ

L

iH4

«

-.- т-i i i

«441-Ufp-H

i I I I I I I I I I

фиг. I

IL

фиг.З

(ц-мдш)

9Щ п дашущ

&

i- &

(цмдшо)р(кд пмдошшц |

(i vgujpoxMB л/чдороу

)v n-(t+i-№

(г vp

шо) дощ тчдороу

Јгпф

n-(l+W) v Z Y /

/v V V vf M)wpoMig avgoiuuDi 1Щ

C69989I

Hlg

КодоВый food torn

ffA 2

фа.г 8

Фиг 7

Выход кода.

частоты (.}1)

Bxod fomf.1.})

к.

. Выход ходи

фазы (к. fa.$

Ч 3....J{ff-i)

Выход кода

УСГСтогпм f ОЛ Л

Claims (2)

1. Формула изобретения

   Синтезатор сигналов с заданным законом изменения фазы, содержащий последовательно соединенные опорный генератор, первый делитель частоты, блок формирования кода фазы и частоты, последовательно соединенные коммутатор, регистр памяти, цифроаналоговый преобразователь и фильтр нижних частот, N преобразователей кода, при этом тактовый вход регистра памяти подключен к выходу опорного генератора, отличающийся тем, что, с целью снижения побочных составляющих спектра выходных сигналов и повышения быстродействия, введены элемент задержки, N-1 комбинационных сумматоров, N дополнительных регистров памяти, последовательно соединенные второй делитель частоты и блок формирования кодов фазы, а также синхронизатор, при этом выход сигнала кода частоты блока формирования кодов фазы и частоты подключен к кодовому входу блока формирования кодов фазы, выход сигнала кода фазы блока формирования кодов фазы и частоты соединен с первыми входами N-1 комбинационных сумматоров, выход каждого из которых подключен к входу соответствующего преобразователя кодов, выход каждого из N преобразователей кодов подключен к кодовому входу соответствующего из N дополнительных регистров памяти, выходы которых соединены с соответствующими входами коммутатора, вход элемента задержки подключен к выходу сигнала кода фазы блока формирования кода фазы и частоты, вход второго делителя частоты подключен к выходу первого делителя частоты, вторые входы N-1 комбинационных сумматоров подключены к соответствующим выходам блока формирования кодов фазы, тактовый вход синхронизатора подключен к выходу опорного генератора, управляющий вход коммутатора подключен к кодовому выходу синхронизатора, тактовые входы N дополнительных регистров памяти подключены к соответствующим выходам синхронизатора, выход элемента задержки соединен с входом соответствующего из N преобразователей кода.

   Фиг.2

   Фиг.З

   Тактовые Выходы (к Вл. 5.1₇ 5.2₇... 5N) /VAfp7

   Кодовый вход (от тактовый вход — (от дл. 12)

   - де > 18n

   5f к$л J/

   W —s.

   J3t>Kfr31 гк/ ==> X бл. 32

   3Kf ==^ К 5а. 33

   J=W.54 =>Кбл.3.5

   27;
2. 2Ъ

   Кодовый

   ЗхоО (от б л 2^}

   К За. 3.6

   21 q

   К 5л. 3.7,

   Фиг. 7

   8ь/хо$ы