SU1365345A1 - Цифровой синтезатор частоты - Google Patents

Abstract

Изобретение Относитс  к радио- - технике и повышает спектральную чистоту синтезируемых сигналов путем уменьшени  макс, мощности паразитных фазовых флюктуации. Устр-во содержит цифроаналоговьш фазовращатель 1, г-р 2 импульсов, делители 3-1 - 3-п частоты , шифратор 4, эл-ты И 5-1 - 5-п, эл-т ИЛИ 6, накопительный сумматор 7. Фазовращатель 1 содержит фазорас- ширитель, коммутатор, два ЦАП, реверсивный счетчик, два счетных триггера, дешифратор, суммирующий у-ль. I табл. 2 ил.

Description

(Л

00 Од

сд

00 4 СЛ

Z7./

Изобретение относитс  к радиотех нике и может быть использовано в ра диосистемах передачи информации дл  формировани  сигналов с дискретно измен емой частотой.

Целью изобретени   вл етс  повышение спектральной чистоты синтези- руемых сигналов путем уменьшени  мак- симальной мощности паразитных фазовых флюктуации.

На фиг. 1 представлена электрическа  структурна  схема цифрового синтезатора частоты; на фиг. 2 - пример выполнени  цифроаналогового фазовращател .

Цифровой синтезатор частоты содержит цифрраналоговьй фазовращатель (ЦАФ)1, генератор 2 импульсов, деэлемент И 5-1,...,5-(п+1) на вход элемента ИЛИ 6 и далее на тактовый вход ЦАФ 1. Выходы m младших разр дов шифратора 4/ соединены с ш разр дными входами НС 7, который выполнен в виде накопительного сумматора по модулю 2.

При поступлении импульса на так- Q товьй вход НС 7 код, записанный в m младших разр дах шифратора 4, прибавл етс  по модулю 2

к коду, записанному в НС 7. При переполнении НС 7 на его выходе формируетс  импульс 15 переполнени , который стробируетс  в элементе И 5-(п-1) и через элемент ИЛИ 6 поступает на тактовый вход ЦАФ 1 и поворачивает фазу высокочастотного колебани  на дискрет /itf:

лители 3-1, 3-2,...,3-п частоты, шиф- 20 Сигнал, поступающий с выхода знаког- ратор 4, элементы И 5-1, 5-2,... ,5 -п, элемент ИЛИ 6, накопительный сумматор (не) 7. При этом фазовращатель 1 содержит фазорасширитель 8, коммутатор 9, первый цифроаналоговый преобразователь (ЦАП) 10, второй ЦАП 11, реверсивный счетчик 12, первый счетт ньй триггер 13, второй счетньй триггер 14, дешифратор 15, суммирующий усилитель 16.

Цифровой синтезатор частоты работает следующим образом.

С помощью последовательно соединенных п делителей частоты 3

, .

вого-разр да шифратора 4 на знаковьй вход ЦАФ 1, управл ет направлением вращени  фазы.

ЦАФ 1 работает следующим образом,

25 Высокочастотньй сигнал поступает на вход фазорасширител  8, на выходах которого образуютс  четыре сигнала, имеющие соответственно фазы О, 90®, 180° и 270°. Эти четыре сигнала по30 ступают на входы коммутатора 9, на выходы которого проход т два сигнала, соответствующие той четверти, в которой должна находитьс  управл ема 

,3 фаза. Сигналы с выходов коммутатора

и

формируютс  импульсные последователь- ос 9 поступают на опорные входы первого

и второго ЦАП 10 и 11. Импульсы упг равлени  фазой поступают с тактового входа ЦАФ 1 на тактовьй вход реверсивного счетчика 12, на знаковьй 40 вход которого поступает сигнал управлени  направлением счета со знакового входа ЦАФ 1. Пр мой параллель- ньй код реверсивного счетчика 12 по- ступает на кодовые входы первого

ности с частотами

f /2 п

где i 1,...,п - пор дковьй номер

делител  частоты

3-1, 3-2З-п;

тактова  частота генератора 2. Сформированные импульсные после-

f. и второго ЦАП 10 и 11. Импульсы упг равлени  фазой поступают с тактового входа ЦАФ 1 на тактовьй вход реверсивного счетчика 12, на знаковьй 40 вход которого поступает сигнал управлени  направлением счета со знакового входа ЦАФ 1. Пр мой параллель ньй код реверсивного счетчика 12 по- ступает на кодовые входы первого

довательности подаютс  на входы соот- 45 обратный параллельньй код на кодовые входы второго ЦАП 11. Амплитуды сигналов на выходах первого и второго ЦАП IО и 11 линейно зави- с т от текущего значени  кода, подаваемого на их кодовые входы, поэтому фаза результирующего колебани  на выходе суммирующего усилител  16 скачкообразно смещаетс  по хорде в пределах угла 90. Первьй 13 и второй 14 счетные триггеры формируют код, управл ющий коммутатором 9 чере дешифратор 15 и обеспечивающий выбор пары ортогональных сигналов с фазорасширител  8. Дешифратор 15 обеспе-

ветствующих элементов И 5-1,...,5-п, 5-(п+1) и на.тактовый вход НС 7. При этом обеспечиваетс  несовпадение во времени импульсов, поступакщих на различные элементы И 5-1,...,5(п+1). В шифраторе 4 хранитс  код частоты. Выходы п старших разр дов шифратора 4 соединены с первыми входами сорттветствующих элементов И 5-15 (п+1). Если в каком-то разр де шифратора 4 записана Лог. 1, то импульсна  последовательность проходит с соответствующего делител  3-1,..., 3-п частоты через соответствукнций

3653452

элемент И 5-1,...,5-(п+1) на вход элемента ИЛИ 6 и далее на тактовый вход ЦАФ 1. Выходы m младших разр дов шифратора 4/ соединены с ш разр дными входами НС 7, который выполнен в виде накопительного сумматора по модулю 2.

При поступлении импульса на так- Q товьй вход НС 7 код, записанный в m младших разр дах шифратора 4, прибавл етс  по модулю 2

к коду, записанному в НС 7. При переполнении НС 7 на его выходе формируетс  импульс 15 переполнени , который стробируетс  в элементе И 5-(п-1) и через элемент ИЛИ 6 поступает на тактовый вход ЦАФ 1 и поворачивает фазу высокочастотного колебани  на дискрет /itf:

9 поступают на опорные входы первого

и второго ЦАП 10 и 11. Импульсы упг равлени  фазой поступают с тактового входа ЦАФ 1 на тактовьй вход реверсивного счетчика 12, на знаковьй вход которого поступает сигнал управлени  направлением счета со знакового входа ЦАФ 1. Пр мой параллель- ньй код реверсивного счетчика 12 по- ступает на кодовые входы первого

45 обратный параллельньй код 50

55

на кодовые входы второго ЦАП 11. Амплитуды сигналов на выходах первого и второго ЦАП IО и 11 линейно зави- с т от текущего значени  кода, подаваемого на их кодовые входы, поэтому фаза результирующего колебани  на выходе суммирующего усилител  16 скачкообразно смещаетс  по хорде в пределах угла 90. Первьй 13 и второй 14 счетные триггеры формируют код, управл ющий коммутатором 9 чере дешифратор 15 и обеспечивающий выбор пары ортогональных сигналов с фазорасширител  8. Дешифратор 15 обеспе-

чивает дешифрацию разр дов первого 13 и второго 14 счетных триггеров в соответствии с таблицей.

счетных геров

Фаза сигнала на первом выходе коммутатора 9,

Фаза сигнала на .втором выходе коммутатора .9/

90

180

270

90

180

270

О

Зависимость сдвига фазы высокочастотного колебани -от времени пред- С1Г.авл ет собой ступенчатую функцию, возрастающую или убывающую в зависимости от знака кода частоты,

Оцвиг uf синтезируемой частоты относительно входного сигнала ЦАФ 1 f равен

где

. f - т

IK4I ,«.где п - количество разр дов шифратора 4 с учетом знакового

п .п- + m + 1.

Тогда .сдвиг синтезируемой частоты

-df IU

Г Р

Если на вход ЦАФ 1 подать гармоническое колебание с частотой f, то на выходе ЦАФ 1 формируетс  сетка частот в диапазоне

fo- F, fo + F,

где F - сдвиг частоты при максимальном значении кода частоты „ «Пщ-1 . К. - / - 1

V - - 2

( 1)/2Ч

5

0

5

0

5

0

;IIIar: сетки

,-(|1ш- /

составл ет

jif - А 2f

f.

X 2

Объем ансамбл  формируемых сигналов составл ет

.N .

Спектр сигнала содержит помимо основной гармоники на частоте fg + + uf посторонние гармоники, обусловленные паразитными фазовыми флюктуа- ци ми. Дн  сигналов, код частоты которых  вл етс  степенью двух, мощность паразитных фазовых флюктуации зависит от величины дискрета фазы dif. Дл  остальных сигналов мощность паразитных фазовых флюктуации меньше, Это обеспечиваетс  за счет того, что импульсные последовательности, фор- мируеьые различными делител ми 3, ,,,.,3,,, сдвинуты во времени так, что импульсы, относ щиес  к различным последовательност , не совпадают. При этом в ЦАФ 1 фаза высокочастотного колебани  измен етс  одновременно только  а один дискрет. За счет этого обеспечиваетс  лучшее приближение ступенчатого закона изменени  фазы к линейному и уменьшение мощности паразитных фазовых флюктуации . Дополнительное уменьшение мощности паразитных фазовых флюктуации сигнала обеспечиваетс  за счет подключени  к m младшим разр дам шифратора 4 НС 7, Дл  уменьшени  мощности :паразитных фазовых флюктуации при заданном N целесообразно з еньшить п. Однако уменьшение п может привести к уменьшению максимального сдвига частоты F, Чтоы этого не происходило , количество делителей п должно выбиратьс  из услови 

5

5

- tnc

П ОС lOgj -

где

t«c t,

НС 7; делите-

-врем  срабатывани 

-врем  срабатывани  л  3-1,,,,,3-п.

Каждый из делителей частоты 3- 1,,,,,3-п могут быть выполнены на основе счетного триггера (не показано) и формировател  импульса фиксированной длительности, выход которого  вл етс  вторьм выходом делител  частоты НС 7 может быть выполнен с использованием комбинационного сумматора и двух регистров пам ти (не показано ), используемых дл  хранени  и

Claims (2)

1. Формула изобретения

   Цифровой синтезатор частоты, содержащий η последовательно соединенных делителей частоты, генератор импульсов, выход которого подключен к входу первого делителя частоты, η элементов И, первые входы каждого из η элементов И подключены к соответствующему управляющему выходу шифратора, и цифроаналоговый фазовращатель, сигнальный вход и выход которого соответственно являются входом и выходом цифрового синтезатора частоты, отличающийся тем, что, с целью повышения спектральной частоты синтезируемых сигналов путем уменьшения мощности паразитных фазовых флюктуаций, введены последовательно соединенные накопительный сумматор, (п+1)~й элемент И и элемент 25 ИЛИ, выход которого подключен к тактовому входу цифроаналогового фазо·*. вращателя, первый вход накопительного сумматора объединен с вторым входом (п+1)—го элемента И и подключен к первому выходу η-го делителя частоты, второй вход накопительного сумматора объединен с вторым входом п-го элемента И и подключен к второму выходу η-го делителя частоты, вторые выходы 1,2.....,(п-1)~х делителей частоты соединены соответственно с вторыми входами 1, 2,...,(п-1)-х элементов И, выходы 1,2,...,п-х элементов И подключены соответственно к

   1.2.. ..,п-м входам элемента ИЛИ 1,
2. 2.. ..,ш-е разрядные входы накопительного сумматора соединены соответственно с 1,2,...,ш-ми разрядными выходами шифратора, знаковый выход которого подключен к знаковому входу цифроаналогового фазовращателя, при этом количество синтезируемых сигналов N связано с количеством делителей частоты η и числом кодовых разрядных входов накопительного сумматора m соотношением

   —. 2 Ь -+ Гп 4 1 (I m < log^-l, η = log_tN-m-lJ.