SU732955A1 - Двухотсчетный преобразователь угла поворота вала в код - Google Patents

Description

с выходами генератора импульсов, выходы делителей частоты соединены со входами соответствующих дешифраторов , выходы одного из дешифраторов через формирователь напр жени  питани  соединены со входами питани  фазовращателей, а выходы другого дешифратора соединены со входами блока формировани  опорного напр жени , другой вход которого соединен с выходом младших разр дов реверривного счетчика, вход которого соединен с выходом блока управлени , выход фазовращател  точного отсчета соединен с одним из входов фазового детектора, к другому входу которого подключен выход блока формировани  опорного напр жени , выход фазового детектора соединен со входом блока управлени  2.

Недостатком данного преобразовател   вл етс  его невысока  точность , вызванна  нескомпенсированной погрешностью параметров синусного и косинусного каналов преобразовани .

Цель изобретени  - повышение точности преобразовани .

Это достигаетс  тем, что в него .введены блоки сравнени , фазосдвигающёе устройство, сумматор, избирательный усилитель, синхронные детекторы и блок преобразовани  кода в фазовый сдвиг двух напр жений, входы которого соответственно соединены с выходами второго делител  частоты, младших разр дов реверсивного счетчика и одного из синхронных детекторов, входы синхронизации которых соединены с выходами блока преобразовани  кода в фазовы . сдвиг двух напр жений, друтие выходы которого подключены к одним входам блока сравнени , другие входы которых соединены с выходами фазовращател  точного отсчета, выход одного из блоков сравнени  подключен к одному из входов сумматора, к другому входу которого через фазосдвигающее устройство подключен выход другого блока сравнени , выход сумматора через избирательный усилитель подключен к сигнальным входам синхронных-детекторов, выход другого синхронного детектора соединен со входом блока управлени  ,

На чертеже представлена функциональна  схема предлагаемого преобразовател  .

Схема преобразовател  содержит соединенные между собой фазоврашатели Грубого 1 и точного 2 отсчеTOiB , выполненные, например, в виде СКВТ, Выход фазовращател  1 грубого отсчета через формирователь 3 соединен с одним входом синхронизатора 4, к другому входу которого подключен генератор 5 импульсов,вы

полненный на основе кварцевого генератора . Выход синхронизатора 4 соединен с одним из входов блока 6 формировани  кода грубого отсчета, содержащего, например, блок 7 считывани  кода и блок 8 пам ти. Выход блока 6 формировани  кода грубого отсчета подключен к одному входу блока 9 согласовани  отсчетов, к другому входу которого подключен выход реверсивного счетчика 10 ,выход старших разр дов которого соединен с одним из входов блока 11 ввода кода, к другому входу которого подключен выход первого делител  12 частоты, соединенного с другим входом блока б формировани  кода грубого отсчета и входом дешифратора 13, выходы которого через формирователь 14 напр жени  питани  соединен с входами питани  фазоврашателей 1 и 2. Формирователь 14 напр жений питани  включает формирователи 15 синусоидальных сигналов и усилители 16. Один вход второго делител  17 частоты соединен с выходом блока 11 ввода кода, другие входш делителей 12 и 17 частоты соединены с выходом генератора 5 импульсов . Выход второго делител  17 частоты соединен с одним из входов блока 18 преобразовани  кода в фазовый сдвиг, который включает дешифратор 19, формирователи 20 синусоидальных сигналов, блоки 21 преобразовани  кода в напр жение, сумматоры 22 и управл емый делитель 23 напр жени . Выход младших разр дов реверсивного счетчика 10 соединен со входами блоков 21 преобразовани  кода в напр жение, выходы блока 18 преобразовани  кода в фазовый сдвиг соединены с одними входами блоков 24 и 25 сравнени , другие входы которых соединены с выходами фазовращател  2 точного отсчета , выход блока 24 сравнени  подключен к одному входу сумматора 26 к другому входу которого через фазовращающее устройство 27 подключен выход другого блока 25 сравнени , выход сумматора 26 через избирательный усилитель 28 подключен к сигнальным входам синхронных детекторов 29 и 30, выход одного из синхронных детекторов 29 соединен с управл ющим входом управл емого делител  23 напр жени ,  вл ющегос  одним из входов блока 18 преобразовани  кода в фазовый сдвиг двух напр жений. К входам синхронизации синхронных детекторов 29 и 30 подключены выходы деижфратора 19 блока 18 преобразовани  кода в фазовый сдвиг двух напр жений. Выход синхронного детектора 30 соединен со входом блока 31 управлени , соединенного со входом реверсивного счетчика 10. Блок 3 управлени  включаег , например, блок 32 преобразовани  напр жени  в частоту и блок 33 пороговых устройств и блок 34 управлени  счетчиком.

Предлагаемый двухотсчетный преобразователь работает следующим образом.

Стабильные по частоте импульсы подаютс  с генератора 5 импульсов на входы делителей 12 и 17 частоты выходные импульсы которых преобразуютс  дешифратором 13 в напр жение , из которых формируетс  питающее напр жение формировател ми 14 фазовращателей 1 и 2.

Схема питани  фазовращателей 1 и 2 предназначена дл  формировани  и усилилени  .синусоидальных напр жений , сдвинутых по фазе между собой на 90° с точностью 130 с. Формирование синусоидальных сигналов питани  фазовращателей 1 и 2 выполнено так, что позвол ет исключить применение избирательных цепей,что в свою очередь- обеспечивает высокую (не более ±20 с) температурную стабильность фазового сдвига. Принцип формировани  синусоидальных сигналов основан на аппроксимации синусоиды вписанной ломанной. При разбиении периода формируемого питани  на 16 участков в спектре сигнала присутствуют 15 и 17, 31 и 33 и т.д. гармоники с относительными амплитудами 0,44% и 0,34% и т.д. Формирователи 14, 15 синусоидальных сигнсшов состо т в свою очеред из 8 источников тока, зар жающи-х и разр жающих конденсатор, и ключей, коммутирующих токи источников по определенному закону от даиифратЪра 13. Источники тока усиливают по мощности сформированные напр жени  и одновременно компенсируют посто нную составл ющую, возникающую пр формировании синусоидального напр жени  данным методом из-за неравенства токов :эар да и разр да конденсатора, в результате чего с течением времени происходит накопление зар да на конденсаторе. Дл  компенсации посто нной составл ющей она отдел етс , инвертируетс  и подаетс  по цепи обратной св зи на конденсатор. Источники тока введены в преобразователь дл  устранени  вли ни  изменени  активных сопротивлений обмоток и магнитных свойств магнитопровода СКВТ. Как видно из блок-схемы источники стабилизуют ток в обмотках фазовращател  2 точного отсчета СКВТ. В канале грубого отсчета питание СКВТ осуществл етс  от источников напр жени . Блок 18 преобразовани  кода в фазовый сдвиг двух напр жений преобразует число, записанное в реверсивном счетчике 10, в фазовый сдвиг по двум каналам.

Первый канап формирует большие фазовые сдвиги на основе информации от старших разр дов реверсивного счетчика 10. Он испопьзует принцип преобразовани  временной задержки в пропорциональный фазовый сдвиг. Если все триггеры делител  17 частоты установлены в состо О

ние

, то при подаче импульсов

от генератора 5 импульсов дешифратором 19 и формировател ми. 20 сину0 соидальных сигналов будут генерироватьс  напр жени  с О и 90Если за исходный момент выбрать момент , когда в младшем разр де делител  17 частоты будет записана

5 , то фаза формируемых сигналов сместитс  на угол, пропорциональный весу единице младшего разр да , т.е. дл  8-разр дного делител  это составит l24 22,5 .

0 Это дискретнос- ь изменени  фазы компенсирующих сигналов за счет первого канала. В преобразователе это протекает следующим образом. Один раз за период формируемых сигналов по команде от делител  17

5 частоты через блок 11 ввода кода число из старших разр дов реверсивного счетчика 10 записываетс  в делитель 17 частоты. Дешифратором 19 и формирователем 20 число транс0 формируетс  в фазовый сдвиг формируемых сигналов относительно питающих напр жений, формируемых формирователем 14 питающих напр жений. Дешифратор 19 в отличие от дешифра5 тора 13 форм}1рует еще два опорных пр моугольных напр жени , фаза которых измен етс  аналогично компенсирующим напр жени м. В предлагаемом компенсационном преобразовате0 ле дальнейшее уменьшение дискретности достигаетс  введением второго канала, использующего принцип изменени  фазы результирующего напр жени , получаемого при суммировании двух, наход щихс  в квадратуре, сиг5 налов, один из которых модулируетс  по амплитуде. Дл  этого части напр жений от формирователей 20 , синусоидального сигнала модулируютс  кодом младших разр дов реверсив0 ного счетчика 10 в блоках 21 преобразовани  напр жений в код. В сумматорах 22 осуществл етс  суммирование напр жений с соответствующими част ми от блоков 21 преобразо5 вани  кода в напр жение. Результирующа  дискретность изменени  фазового сдвига компенсирующих напр жений определ етс  разр дностью всего реверсивного счетчика 10. Первое

0 компенсирующее напр жение от сумматора 22 через управл емый делитель 23 поступает на один блок 24 сравнени , а второе компенсирующее напр жение поступает пр мо на другой блок 25 сравнени . Управл емый

Claims (2)

1.Зверев А.Е. и др. Преобразователи угловых перемешений в цифровой код. 1974, с. 134-136.

2.Авторское свидетельство СССР 526932, кл. G-08 С 9/00, опублик 1976 (прототип),

ГТпггзП tbilU