SU669374A1 - Преобразователь угла поворота вала в код - Google Patents

Description

(54) ПРЕОБРАЗОВАТЕЛЬ УГЛА ПОВОРОТА ВАЛА В КОД

зовател  напр жение-частота, выходы которых соединены соответственно с первым и вторым входами блока управлени , выход которого подключен к первому входу реверсивного счетчика, выход второго синхронного детектора соединен с входом интегратора 2.

Недостатком этого устройства  вл етс  недостаточна  точность и стабильность.

Цель изобретени  - повышение точности и стабильности устройства.

Это достигаетс  тем, что в устройство введены второй преобразователь код-напр жение , два масштабных усилител , фазосдвигаюший блок и четыре сумматора, второй выход реверсивного счетчика соединен с первым входом второго преобразовател  код-напр жение, выходы третьего и четвертого формирователей синусоидального сигнала соединены соответственно через первый и второй масштабные усилители с вторыми входами первого и второго преобразователей код-напр жение, выходы третьего формировател  синусоидального напр жени  и второго преобразовател  код-напр жение подключены ссответственно к перму и второму входам второго сумматора, первый и второй выходы синусно-косинусного вращающегос  трансформатора подключены соответственно к первым входам третьего и четвертого сумматоров, вторые входы которых соединены соответственно с выходами второго сумматора и управл емого делител  напр жени , выход третьего сумматора непосредственно, а выход четвертого сумматора через фазосдвигающий блок подключены соответственно к первому и второму входам п того сумматора, выход которого соединен с входом избирательного усилител , выход задающего генератора подключен к второму входу формировател  импульса ввода кода, второй выход блока управлени  соединен с вторым и третьим входами реверсивного счетчика.

На фиг. 1 дана блок-схема предлагаемого преобразовател ; на фиг. 2 - диаграммы , по сн ющие работу устройства; на фиг. 3 - векторна  диаграм.ма, по сн юща  доворот по фазе компенсирующих напр жений точным каналом.

Устройство содержит синусно-косинусный вращающийс  трансформатор 1, фазосдвигающий блок 2, первый, второй, третий, четвертый, п тый сумматоры 3-7, избирательный усилитель 8, первый и второй синхронные детекторы 9 и 10, пороговый блок И, преобразователь 12 напр жение- частота, блок 13 управлени , реверсивный счетчик 14, младнше разр ды 15, старшие разр ды 16, задающий генератор 17, формирователь 18 импульса ввода кода, первый и второй делители 19 и 20 частоты, блок 21 ввода кода,первый,второй, третий и четвертый формирователи 22-25 синусоидального напр жени , дешифраторы 26 и 27 первый и второй, первый и второй масщтабные усилители 28 и 29, первый и второй преобразователи 30 и 31 код-напр жение, интегратор 32, управл емый делитель 33 напр жени .

Выход задающего генератора 17 соединен с входами первого и второго делителей 19 и 20 частоты. Выход первого делител  19 частоты через первый дешифратор 26,

0 первый и второй формирователи 22 и 23 синусоидального напр жени  подключены к обмоткам статора синусно-косинусного вращающегос  трансформатора 1. Выход второго делител  20 частоты через второй дешифратор 27 подключен к третьему формирователю 24 синусоидального на пр жени , второй вход второго делител  20 частоты подключен к выходу блока 21 ввода кода. Перва  обмотка ротора синусно-косинусного вращающегос  трансформатора 1 через

0 третий сумматор 5 соединена с первым входом п того сумматора 7, а втора  обмотка - через четвертый сумматор 6 и фазосдвигающий блок 2 соединена с другим входом п того сумматора 7. Выход п того сумматора 7 через избирательный усилитель 8 подключен к первым входам первого и второго синхронных детекторов 9 и 10. Выход первого синхронного детектора 9 через параллельно включенные пороговый блок 11 и преобразователь 12 напр жение-частота

0 соединен с блоком 13 управлени , выход которого соединен с реверсивным счетчиком 14, а выход старших разр дов 16 реверсивного счетчика 14 подключен к одному из входов блока 21 ввода кода. Выход второго синхронного детектора 10 через интегратор 32, управл емый делитель 33 напр жени  подключен к второму входу четвертого сумматора 6. Входы формировател  18 импульса ввода кода подключены к выходу задающего генератора 17 и к второму выходу первого делител  19 частоты, а выход формировател  18 импульса ввода кода подключен к другому входу блока 21 ввода кода . Выход младших разр дов 15 реверсивного счетчика 14 подключен к первым входам первого и второго преобразователей 30

и 31 код-напр жение, выходы которых подключены к входам первого и второго сумматоров 3 и 4. Два выхода второго дешифратора 27 подключены к вторым входам первого и второго синхронных детекторов

0 9 и 10, другие два выхода - к входам третьего и четвертого формирователей 24 и 25 синусоидального напр жени . Выход третьего формировател  24 синусоидального на-, пр жени  подключен -к входу второго сумматора 4 и через второй масщтабный усили тель 29 к второму входу первого преобразовател  30 код-напр жение. Выход четвертого фор.мировател  25 синусоидального напр жени  подключен к входу первого сумматора 3 и через первый масштабный усилитель 28 к второму входу второго преобразовател  31 код-напр жение. Выход первого сумматора 3 соединен с одним из входов управл емого делител  33 напр жени , а выход второго сумматора 4 - с вторым входом третьего сумматора 5.

СКВТ 1 преобразует угол поворота выходного вала Б напр жение, фазовый сдвиг которого пропорционален углу поворота входного вала. Два напр жени  с роторных обмоток (синусной и косинусной) подаютс  на один из входов третьего и четвертого сумматоров 5 и 6. На вторые входы этих сумматоров подаютс  компенсирующие напр жени , которые сдвинуты друг относительно друга на 90°. В исходном состо нии , т. е. при равенстве фаз. напр жений с СКВТ 1 и компенсирующих напр жений, сигналы на входах сумматоров 5 и 6 сдвинуты на 180°. Напр жение с сумматора 6 фазируетс  с выходным напр жением сумматора 5, дл  этого фазосдвигающий блок 2 сдвигает на угол ±90° выходное напр жение сум.матора 6. Знак плюс или минус зависит от того, какое напр жение с СКВТ подаетс  на сумматор 6 - с синусной или косинусной обмоток. П тый сумматор 7 суммирует сфазированные напр жени , а избирательный усилитель 8 выдел ет первую гармонику сигнала. На первом синхронном детекторе 9 фазовый сдвиг первой гармоники преобразуетс  в посто нное напр жение , пропорциональное фазовому сдвигу между напр жени ми с СКВТ 1 и компенсационным , а второй синхронный детектор 10 выдел ет только составл ющую, пропорциональную амплитудному разбалансу между выходными напр жени ми с СКВТ и компенсационными , снимае.мых с сумматоров 3 и 4.

После интегрировани  интеграторов 32 напр жение, пропорциональное амплитудному разбалансу, поступает на управл емый делитель 33 напр жени , который измен ет амплитуду поступающего на него напр жени  до тех пор, пока сигнал амплитудного разбаланса не станет равен нулю. Напр жение пропорциональное фазовому разбалансу с первого синхронного детектора 9 поступает на преобразователь 12 напр жение- частота и пороговый блок 11. Первый преобразует напр жение в частоту импульсов, заполн ющих через блок 13 управлени  реверсивный счетчик 14, второй - вырабатывает команды на режим работы: с какого уровн  выходного напр жени  фазового разбаланса начинать заполнение и характер работы - суммирование или вычитание. Пороговый блок 11 исключает колебани  по мере уменьщени  фазового разбаланса, последнее влечет уменьщение частоты заполнени  реверсивного счетчика 14. Порог чувствительности выбираетс  так, чтобы он был

меньще половины цены младщего разр да 15 реверсивного счетчика 14. До насто щего времени рассматривалс  тракт обработки выходных сигналов СКВТ после суммировани  с компенсационными.

Импульсы задающего генератора 17 поступают одновременно на два делител  19 и 20 частоты, при этом делитель 20 допускает начальную установку состо ний своих триггеров . Состо ние четырех последних триггеров делител  19 частоты поступает на дешифратор 26, который в зависимости от состо ни  четырех триггеров делител  19 вырабатывает импульсы на двух выходах (см. фиг. 2а, б,в). Формирователи 22 и 23 синусоидального напр жени  вырабатывают путем кусочнолинейной аппроксимации два напр жени  (см. фиг. 2г), сдвинутых друг относительно друга на 90°, дл  создани  режима фазовращателл  на СКВТ 1. В делитель 20 частоты один раз за период формируемого напр жени  вводитс  число из старщих

0 разр дов 16 реверсивного счетчика 14. Команда на ввод числа вырабатываетс  формирователем 18 импульса ввода кода в момент , когда все триггеры делител  19 частоты устанавливаютс  в нулевое состо ние. Св зь между задающим генератором 17 и формирователем 18 импульса ввода кода предназначена дл  строгой временной прив зки импульсов задающего генератора 17 к .моменту установки делител  19 частоты в нулевое положение и дл  стробировани  им0 пульса ввода кода.

Таким образом, число из старшего разр да 16 реверсивного счетчика 14 через блок 21 ввода кода записываетс  в делитель 20 частоты и  вл етс  исходнь м дл  него.

5 Так как коэффициенты делителей 19 и 20 равны, при завершении цикла делителем 19 частоты (переход в нулевое состо ние) делитель 20 частоты вернетс  также к исходно .му числу, записанному ранее из старших

р разр дов 16 реверсивного счетчика 14. Полученный за счет ввода числа временной сдвиг между идентичными кодовыми комбинаци ми в делител х 19 и 20 частоты дешифраторы 26 и 27 и формирователи 22- 25 синусоидального напр жени  трансформируют в фазовый сдвиг напр жений. Ранее уже говорилось, что разрешающа  способность устройства при использовании то.тько преобразовани  временного сдвига кодовых комбинаций в делитет х 19 и 20 частоты в фазу компенсирующего напр жени  составит -, гдеп - число разр дов делитлей 19 и 20 частоты. Если п 8, то разрешающа  способность составит 1°2122Л

Claims (2)

1. Одновременно работает другой канал изменени  фазы компенсирующих напр же НИИ, который использует принцип изменени  фазы результирующего напр жени , получаемого за счет суммировани  двух, наход щихс  в квадратуре, .сигналов, один из которых модулирутс  по амплитуде. При этом максимальна  величина амплитуды модулированного напр жени  определ етс  максимальным значением угла доворота компенсирующих напр жений точным каналом. Если амплитуда формируемого синусоидального сигнала составл ет ЗВ, то Стилке 1°2422,5 «0,0245 рад V( m Vi «, ЗВ 0,0245 « 73 MB Доворот по фазе компенсирующих точным каналом по сн етс  фиг. 3 Vi и Vt - векторы выходных напр жений с СКВТ 1, их зависит от угла поворота ротора; VIK и Угк - векторы компенсирующих напр жений с формирователей 25и 24 синусоидального напр жени . На фиг. 3 показано положение, когда канал грубой подстройки по фазе отработал разбаланс, а канал точной подстройки отрабатывает при этом разбаланс 1°2422,5. Выше уже говорилось, что условием равновеси   вл етс  сдвиг на 180° напр жений, поступающих на сумматоры 6 и 5. Напр жени  с формирователей синусоидальных напр жений поступают на масштабные усилители 28 и 29, при этом VZK- не инвертируетс , а VfK - инвертируетс . На преобразовател х 30 и 31 код-напр жение максимальные величины V) и Уг,дел тс  пропорционально коду, записанному в младших разр дах 15 реверсивного счетчика 14. В сумматорах 3 и 4 сигналы с формирователей 24 и 25 синусоидального напр жени  суммируютс  с квадратурными, снимаемыми с преобразователей 30 и 31 кодна .пр жение. Благодар  наличию двух каналов удаетс  подн ть разрешающую способность и точность устройства без увеличени  частоты задающего генератора 17 и увеличени  коэффициента делени  делителей 19 и 20 частоты. Разрешающа  способность предлагаемого устройства равна -|, где п - число разр дов в делител х 19 и 20 частоты и соответственно число старщих разр дов 16 реверсивного счетчика 14; m - число младших разр дов 15 реверсивного счетчика 14. При п 8 и ш 8 разрешающа  способность составит Да 19,77. Использование напр жений с двух роторных обмоток СКВТ 1 позвол ет уменьшить результирующую фазовую ощибку от неравенства и от неортогональности питающих напр жений. Стабильность результатов измерений обусловлена выбором структуры формировани  питающих и компенсирую .. ших напр жений, не содержащей избирательных цепей, а также прин той структурой эле.мента сравнени  фаз. При малых значени х фазовых сдвигов элемент сравнени  фаз, включающий блоки 2, 5, 6, 7, 9, дает погрешность определени  равенства фаз первых гармоник при от неравенства амплитуд при коэффициенте нелинейных искажений около 0,1% меньше, чем ±5 угловых секунд. Регулировкой добротности избирательного усилител  8 легко снижаетс  погрешность от высших гармонических составл ющих до допустимой величины, а выбором коэффициента усилени  первой гармоники избирательным усилителем 8 снижаетс  приведенное значение дрейфа нулевого уровн  синхронного детектора 9. Как уже говорилось, дальнейшему повышению точности определени  равенства фаз первых гармоник преп тствовало неравенство амплитуд напр жений с СКВТ I и компенсирующих . В данном устройстве введена обратна  св зь, с целью уменьшени  неравенства амплитуд, а следовательно, и компенсаци  погрешности, обусловленна  названной причиной. Блоки 10, 32, 33 реализуют это. Формула изобретени  Преобразователь угла поворота вала в код, содержащий синусно-косинусный вращающийс  трансформатор, два входа которого через формирователи синусоидального напр жени  соединены с выходами первого дещифратора, задающий генератор, выход которого подключен к входам двух делителей частоты, выходы первого делител  частоты соединены с входом первого дешифратора и первым входом формировател  импульса ввода кода, выход которого подключен к первому входу блока ввода кода, второй вход которого соединен с первым выходом реверсивного счетчика, а выход соединен с вторым входом второго делител  частоты, выход которого подключен к входу второго дещифратора, первый выход второго дешифратора соединен с входом третьего формировател  синусоидального сигнала, второй выход - через четвертый формирователь синусоидального сигнала соединен с первым входом первого сумматора, второй вход которого подключен к выходу первого преобразовател  код-напр жение, первый вход которого подключен к второму выходу реверсивного счетчика, выход первого сумматора соединен с первым входом управл емого делител  напр жени , второй вход которого подключен к выходу интегратора, выход избирательного усилител  соединен с первыми входами двух синхронных детекторов , вторые входы которых подключены соответственно к третьему и четвертому выходам второго дешифратора, выход первого синхронного детектора соединен с входами порогового блока и преобразовател  напр жение-частота , выходы которых соединены соответственно с первым и вторым входами блока управлени , выход которого подключей к первому входу реверсивного счетчика , выход второго синхронного детектора соединен с входом интегратора, отличающийс  тем, что, с целью повышени  точности и стабильности устройства, в него введены второй, преобразователь код-напр жение , два масштабных усилител , фазосдвигающий блок и четыре сумматора, второй выход реверсивного счетчика соединен с первым входом второго преобразовател  код-напр жение, выходы третьего и четвертого формирователей синусоидального сигнала соединены соответственно через первый и второй масштабные усилители с вторыми входами первого и второго преобразователей код-напр жение, выходы третьего формировател  синусоидального напр жени  и второго преобразовател  код-напр жение подключены соответственно к первому и второму входам второго сумматора, первый и второй выходы синусно-косинусного вращаюш,егос  трансформатора подключены соответственно к первым входам третьего и четвертого сумматоров, вторые входы которых соединены соответственно с выходами второго сумматора и управл емого делител  напр жени , выход третьего сумматора непосредственно , а выход четвертого сумматора через фазосдвигающий блок подключены соотвественно к первому и второму входам п того сумматора, выход которого соединен с входом избирательного усилител , выход задающего генератора подключен к второму входу формировател  импульса ввода кода, второй выход блока управлени  соединен с вторым и третьим входами реверсивного счетчика. Источники информации, прин тые во внимание при экспертизе J. Авторское свидетельство СССР № 222205, кл. G 08 С 9/00, 1964.
2. 2. За вка № 2461458/24, кл. G 08 С 9/00, 11.03.77, по которой прин то решение о выдаче авторского свидетельства .