SU1457141A1 - Устройство дл управлени электродвигателем переменного тока - Google Patents

Abstract

Изобретение относитс  к электротехнике и может быть использовано дл  частотного управлени  электродви гател ми . Целью изобретени   вл етс  упрощение. Устройство дл  управлени  электродвигателем 3 переменного тока содержит управл емый преобразователь 1 частоты, составленный из инверторов 2.1-2,п по количеству фаз электродвигател  3, датчик 4 измер емого параметра , блок 5 рассогласовани , преобразователь 6 напр жение-частота, блок 7 формировани  пилообразного сигнала, цифровой блок 8 формировани  гармонического сигнала, цифровую схему 13 сравнени , задающий.генератор 14, формирователь 15 импульсов, генератор 17 импульсов синхронизации. За счет выполнени  формировател  15 импульсов из инвертора 19, двух логи- ч еских элементов 2И 20, 21 и оперативно-запоминающих устройств 16.1- 16.2п уменьшаетс  В п раз количество блоков 8 формировани  гармонических сигналов, уменьшаетс  объем посто нно программируемого запоминающего устройства 12, т.к. формирование амплитуды и частоты управл ющего сигнала производитс  в цифровом виде на одних и тех же элементах, что упрощает устройство и гарантирует симметричность выходных напр жений фаз преобразовател . 8 ил. с (Л

Description

На фиг.З, sinei, показана синусоидальна  крива . Если записать в по

сто нное программируемое запоминающее устройство 12 значени  синусоиды в промежутке О - Т/2, то можно сформировать синусоидальньй сигнал, исход  из следукщих соображений. В промежутке О - Т/2 или в соответствую- щем ему цифровом значении 0-2 требуетс  на выходе посто нного ,програм- мируемого запоминающего устройства 12 код восход щей ветви синусоиды. В промежутке и /2 -7 (или в цифровом значении ) требуетс  код падающей ветви синусоиды. Это достигаетс  тем, что инвертор I1 кода, представл ющий собой (т-1)-ю  чейку, ИСКЛЮЧАЮЩЕЕ ИЛИ, в зависимости от зна- чени  сигнала на выходе т-го разр да сумматора 10 (фиг.З, Ск,) пропускает пр мой иди инвертированный код с выходов (га-1)-х младших разр дов сумматора 10, причем код на выходе этих разр дов задает угол в промежутке О - /2. Знак синусоиды определ етс  только значением сигнала на выходе старшего (т+1)-го разр да сумматора 10 (фиг.З, ). Таким образом, на выходе посто нного программируемого запоминающего устройства 12 получаетс  код синусоидального сигнала без учета знака (фиг.З, sinoim). Код на выходе инвертора I1 кода пока- зан на фиг.З, формировани  многофазного синусоидального сигнала используетс  принцип разделени  во времени. Цифровой генератор 9 пилы задает угол первой фазы в промежутке О - 21Г. Дл  формировани  п-й фазы требуетс  в определенный промежуток времени прибавить к углу первой фазы требуемый угол, определ ющий сдвиг

0

5 0 5 0 5

0

5

фазы относительно первой. Эту функцию осуществл ет сумматор 10, складывающий код угла первой фазы и код сдвига фаз, вырабатьшаемый задающим генератором 14, в состав которого вход т счетчик 22, дешифратор 23 и блок 24 задан11  угла.

Рассмотрим работу цифрового бло- ка 7 формировани  пилообразного СИ1- нала. Сигнал с выхода блока 5 рассогласовани  поступает на вход преобразовател  25 напр жение - частота, на выходе которого имеем последовательность импульсов с частотой f , котора  зависит от управл ющего напр жени  Up (фиг. 5, f, и Up). Сигнал с выхода делител  26 частоты поступает на вход обнулени  регистра цифрового генератора 27. На счетный вход цифрового генератора 27 пилообразного сигнала поступают импульсы с преобразовател  25 напр жение - частота. Выход цифрового генератора 27 пилообразного сигнала представл ет собой (т-1)-й разр дный параллельный двоичный код. Формирователь 28 запрета счета представл ет собой (т-1)-й вхо- довый логический элемент И-НЕ. При переполнении регистру цифрового генератора 27 с выхода формировател  28 запрета счета на вход запрета цифрового генератора 27 поступает сигнал логического О и счет останавливаетс . При приходе на вход обнулени  регистра цифрового генератора 27 пилы тактового импульса (фиг.З, f-такт) с выхода делител  26 частоты происходит обнуление выходных регистров цифрового генератора 27, представл ющего собой (т-1)-й разр дный счетчик. Делитель 26 частоты делит высокую частоту импульсов синхронизации. В

делителе 26 частоты формируютс  короткие импульсы (фиг. 5, f-такт), ко-г торые определ ют несущую частоту ши- ротно-кмпульсной модул ции. На фиг.5 Ац показано изменение числового зна

чени  кода на выходе цифрового генератора 27 в зависимости от напр жени Up на выходе блока 5 рассогласовани  Код с выхода цифрового генератора 27 (фиг.6, Ац) поступает на первые входы схемы 13 сравнени , на выходе которой формируетс  сигнал логической 1 (фиг.6, М) в случае, когда числовое значение этого кода меньше число вого значени  с выхода посто нного программируемого запоминающего устройства 12 (фиг.6, ). Б зависимости от значени  сигнала на вькоде старщего (т+1)-го разр да сумматора 10 (фиг. 6, ) коммутатор 18 полупериодов раздел ет промодулирован- ный несущей частотой синусоидальный сигнал на полупериоды (фиг.6,

М-).

При формировании многофазных сигналов принцип работы инвертора 1I кода , посто нного программируемого запоминающего устройства 12, схемы 13 сравнени  и коммутатора 18 ползшерио дов не измен етс , а дл  разделени  по фазам модулированного п-фазного сигнала используютс  оперативные запоминающие устройства 16, которые представл ют собой D-триггеры, на ин формационные входы которых приход т модулированные многофазные сигналы полупериодов, а на входы записи при

М и

ХОДЯТ импульсы (фиг.4, f,...f) с со

ответствун цего выхода дешифратора 23 которыми производитс  выборка импульсов нужной фазы. На силовые.ключи инверторов 2 приходит модулированный сигнал нужной фазы. На фиг. 6, показана форма модулированного напр  жени , поступающего на обмотку электродвигател .

Блок 24 задани  угл.а представл ет собой в общем случае посто нное прог

раммируемое .запоминающее устройство, куда записываютс  углы каждой из п фаз. Однако в некоторых случа х возможна замена стандартных посто нно программируемых запоминающих уст-

50

,

(5)

лР к- 9

3 - Z.

е«

Аналогично можно найти числа, соответствующие углам 21, 2 v/3, W/3

ройств на более простые схемные реще- 55 « нечетньк т. Дп  управлени  трех- ни  блока 24 задани  угла. При ис- фазным двигателем требуетс  получить пользовании устройства дл  управлени  УГлы сдвига фаз синусоид 2W3 и 4../3, двухфазным двигателем блок 24 задани  что.соответствует прибавлению к коду угла соедин ет нулевую.точку источни- Угла первой фазы соответственно чисел

с

15 571416

ка питани  (.цифровых схем с первьп и входами всех, кроме т-го, разр дов сумматора 10, а его первый вход т-го разр да соединен с вторьм выходом дешифратора 23, так как требуемый угол сдвига фаз дл  двухфазного двигател  равен и /2, что соответствует числовому значению кода первого слагаемого

15

10 сумматора 10-2

1 в двоичном коде это число выгл дит как 1 в т-м раз

р де (формула (1). Дл  управлени  трехфазным двигателем блок 24 задани  угла соедин ет все нечетные первые входы сумматора 10 с вторым выходом дешифратора 23, а все четные первые входы сумматора 10 - с третьим выходом дешифратора 23. Така  схема соединений вытекает из следующих соображений . Из (1) следует что числу соответствует угол 2Т. Можно доказать что

т+а

т+

2 + 2,

+ 2 +

2Ъ + (2 -н ) + + 2) + ... +

.3. (2)

число

где дл  определенности m - четное

число

2-2

3

т-1 + 2 3 2

Углу 4 и соответствует число .т-и т+2

+ 2

-ь (1

+ 2)

+ 2 + 2

+ 2.

(3)

Использу  (3), находим число, соответствующее углу

2-2

(П4-2.

.ген

m-ti

tYI+(

3 3

Использу  (4), находим число, сответствующее углу

9 inti .

-f--r2 . е (4)

,

(5)

лР к- 9

3 - Z.

е«

с

mt- 1

5

V M ъ zL и / , которые соответe o

с.твенпо содержат единицы в четных ил

нечетных разр дах.

На фиг. 2, показано формирование числовых значений углов трехфазной системы в соответствии с импульсами (фиг. 3, f, f, fj) на выходе дешифратора 23. На фиг. 7 показана схема блока 24 задани  угла дл  управлени  шестифазным электродвигателем , где с целью упрощени  конструкции блок 24 задани  угла состоит из двух элементов 2 ИЛИ 29 и 30, одного элемента 3 ИЛИ 31, причем четвертый , п тый и шестой выходы дешифратора 23 соединены с входами элемента 3 ИЛИ 31, выход которого сое- (Динен с первым входом старшего (т+1) го разр да сумматора 10, остальные первые нечетные вЛэды которого соединены с выходом элемента 2 ИЛИ 29, а остальные первые четные входы сумматора 10 соединены с выходом элемента 2 ИЛИ 30, входы которого соединены с третьим и шестым входами дешифратора 23, второй и п тый выходы которого соединены с входами элемента 2 ИЛИ 29.

Аналогично, как и дл  управлени  трехфазным двигателем, дл  управлени шестифазным двигателем на первых входах сумматора 10 с помощью элементов 2 ИЛИ 29 и 30 и элемента 3 ИЛИ 31 формируютс  коды, числовые значени  которых соответствуют углам ir/3, . 21Г/3,Чк, 4(Г/3, З, которые находим из (1) и (5):

oVTi-tlrn-(

. 9 - 5 9

|| / J . / - / /

263

, пи-2

,2е

(6)

(7)

, m+i

-2 +

S:2«E i .22

5

0

5

дом старшего (т+1)-го разр да сумматора 10, первый вход т-го разр да которого соединен с выходом элемента 6 I-UIH 34, а остальные нечетные первые входы сумматора 10 соединены с выходом элемента 4 ИЛИ 32, а четные соединены с выходом элемента 4 ИЛИ 33, входы которого соединены с третьим , шестым, дев тым и двенадцатым выходами дешифратора 23, второй, п тый , восьмой и одиннадцатый выходы которого соединены с входами элемента 4 ИЛИ 32, а четвертый, п тый, шестой, дес тый, одиннадцатый и двенадцатый выходы соединены с входами элемента 6 ИЛИ 34.

Таким же образом, как и дл  управлени  шестифазным двигателем, дл  управлени  двенадцатифазньп двигателем на первых входах сумматора 1 О с помощью элементов 4 ИЛИ 32 и 33 и элементов 6 ИЛИ 34 и 35 формируютс  коды, числовые значени  которых соответствуют углам Т/б, ir/3, ii/2, 21Г/3, 5W6, 1, 71Г/6, , 37/2, , 11Г/6, которые находим из формул (6) - (10): г- т-а ,„

30

35

, 2С

На фиг. 8 показана схема блока 24 задани  угла дл  управлени  двенадца- тифазным электродвигателем, где блок 24 задани  угла состоит из элементов 4 ИЛИ 32 и 33, элементов 6 ИЛИ 34-и 35, причем седьмой, восьмой, де- в тый, дес тый, одиннадцатый и двенадцатый выходы депгифратора 23 Соединены с входами элемента 6 ИЛИ 35, вы- xo;i которого соединен с первым вхо2еI

Предлагаемые схемы блока 24 задани  угла дл  частотных случаев позвол ют с помощью соответствующих соеди- ненш и использовани  логических элементов заменить дорогие стандартные посто нно программируемые запоминающие устройства, треб тощие также   ии си программы.

9U

Благодар  указанной схеме устройства управлени  у прощаетс  конструкци , так как в п раз уменьшаетс  количество формирователей 18 гармонических сигналов, и которых исключаетс  преобразователь код - аналог и уменьшаетс  объем посто нного программируемого запоминающего устройства 12 (наиболее дорогосто щие бло-;:.: ки), так как формирование амплитуды и частоты управл ющего сигнала производитс  в цифровом виде и на одних и тех же элементах, гарантируетс  равна  величина частот и амплитуд вы- ходных фаз преобразовател  частоты, увеличиваетс  помехоустойчивость, уменьшаетс  зависимость работы устройства от температуры и колебаний питающего напр жени .

Claims (1)

1. Формула изобретени 

   Устройство дл  управлени  электродвигателем переменного тока, содержа- щее управл емый преобразователь частоты , составленный из силовых инверторов по количеству фаз электродвигател ,датчик измер емого параметра электродвигател , выход которого сое- динен. с первым входом блока рассогласовани , второй вход которого служит дп  подачи сигнала задани , а выход указанного блока соединен с входом преобразовател  напр жение - частота и с информационным входом цифрового блока формировани  пилообразного сигнала , цифровой блок формировани  гар- |монического сигнала, составленный из последовательно соединенных цифро- вого генератора пилы, цифрового сумматора , инвертора кода и посто нно- программируемого запоминающего устройства , выходы которого образуют выходы блока формировани  гармоничес- кого сигнала и соединены с первыми входами цифровой схемы сравнени , вторые входы которых соединены с выходами цифрового блока формировани 

   4110

   пилообразного сигнала, задакнций генератор , формирователь импульсов, включающий в себ  оперативные запоминающие устройства, генератор импульсов синхронизации, соединенный с входами синхронизации преобразовател  напр жение - частота, цифрового блока формировани  пилообразного сигнала и задающего генератора, вход цифрового генератора пилы образует вход цифрового блока формировани  гармонического сигнала и подключен к выходу преобразовател  напр жение - частота, первый вход формировател  импульсов соединен с выходом цифровой схемы сравнени , вторые входы формировател  импульсов соединены с выходами задающего , генератора и св заны с вторыми входами цифрового сумматора, выходы формировател  -импульсов соединены с управл ющими входами преобразовател  частоты, отличающее- с   тем. Что, с целью упрощени , формирователь импульсов снабжен коммутатором полупериодов, составленным из инвертора и двух логических элементов 2И, первые входы которых объединены и -образуют первый вход формировател  импульсов, второй вход первого логического элемента 2И соединен с выходом инвертора, вход которого соединен с вторым входом второго логического элемента 2И и образует третий вход формировател  импульсов, соединенный с выходом старшего разр да цифрового сумматора, выходы оперативных запоминающих устройств образуют выходы формировател  импульсов, первые входы четных оперативных запоминающих устройств объед гаены и подключены к выходу второго логического элемента 2И, первые входы нечетных оперативных запоминающих устройств объединены и подключены к выходу первого логического элемента 2И, вторые входы оперативных запоминающих устройств попарно объединены и образуют вторые входы формировател  импульсов.

   У /

   / f f

   m n i-i n 1-1 n п n-«

   1-1 rS i-tl n n-СЭ-n0n-J3

   n 1 о-п в .г

   2Я сС

   ие.З

   П

   П

   n

   n

   П

   n

   n

   n

   n

   n-1 n

   JDL

   L

   fnl/f .

   fmoKfJi

   Аи,

   Wm

   n

   n

   n

   n

   n

   n

   n

   1

   n

   n

   JIL

   д- и.

   Up

   Фиг. 5

   .

   х7

   sL

   ЛУ

   N

   а

   Si

   Ч)

   %

   «bi

   ( V

   Фаз.7