SU921038A1 - Устройство дл управлени @ -фазным инвертором - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ Л-ФАЗЖМ ИНВЕРТОРОМ

Изобретение относитс  к электро технике и может быть использовано при построении w-фазных инверторов дл  управлени  двигател ми переменного тока и дл  автономных систем электроснабжени .

Известно устройство дл  управлени  инверторами, основанное на при- , менении методов ШИМ с формированием выходного напр жени  по трапецеидгшьному закону, вьшолненное на. логических элементах 1.

Недостатками такого устройства  вл ютс  сложность схемы, больша  . . масса и габариты.

Наиболее близким по технической сущности к предлагаемому устройству  вл етс  система управлени  инвертором , содержаща  задающий генератор, к выходу которого подключены два делител  частоты с разными коэффици-. ентами делени , коммутатор, соединенный входом через элемент И с илходами делителей частоты, усилители-формирователи импульсов, выходы которых служат дл  подключени  управл ющих входовm-фазнего инвертора, и логический блок 2.

Недостатком данного устройства  вл етс  (.М11))нск7ть схемы, кото1 а 

становитс  еще более существенной при использовании такого устройства дл  построени  систетюл.управлени  инвертором.с числом фаз больше одной , так как в этом- случае потребуетс  отдельный коммутатор и логический блок на -каждую фазу.

Цель изобретени  - упрощение устройства управлени  инвертором. /

10

Поставленна  цель достигаетс  т&л, что логический блок включает в себ  элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, входы которого соединены с выходами делителей частоты,   т -фазный (по числу фаз

15 инвертора) формирователь импульсов, кажда  фаза которого содержит IKтриггер и элементы совпадени , причем управл ющие входы триггера подключены через рхемы-совпадени  к вы20 ходс1м коммутатора, а тактовый вход соединён с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.

На чертеже приведена схема устройства дл  управлени  т-фазным инверто25 ром дл  .

Устройство дл  управлени  трехфазным инвертором .содержит задагадий генератор 1, к выходу которого подключены два делител  2 и 3 частоты 30 с разными коэффициентами делени  v И n (причем ег -1) , коммутатор 4, своим входом подключенный через эле мент И 5 к выходам делителей частоты 2 и 3, логический блок б, усилители-формирователи импульсов 7,глфазный инвертор 8, формирователи 9 и 10 импульсов делителей частоты 2 и 3, элемент 11 ИСКЛЮЧАКЛЦЕЕ ИЛИ, элементы совпадени  12-17, ЗК-триггег 18-20, причём элемент 11 -своими входами подключен к вь1ходам дели телей частоты 2 и 3, а выходом - к .тактовым входам ЗК.-триггеров 18-20, выходы которьцс .подключены ко входам усилителёй-формирова-телей 7, J и К входы 3 -триггеров соединены.через соответствующие/элементы 12-17 с выходами коммутатора 4., Устройство работает следующим об-разом . ../: ; ., : .Л Импудьсы от задающего генер тоР 1 поступают на входы делителей настоты ,.,2 и 3, коэффициенты делени  которых выбираютс  из известных наи-. более целесообразных соотношений, в данном случае вз ты . 3 и п .4. -преобразованные делител ми. Ч:астоты импульсы с выходов формирователей 9 и 10 подаютс  на входы элемента И 5. и элемента 11 ИСКЛЮЧАВДЁЕ ИЛИ, с котрррго снимаютс  тактовые;импульсы дл  JiC -триггеров 18-20. Сйг-налы с выхода элемента И 5 поступают на вход коммутатора 4, выполненного по коль- цeБoй пересчётнЬй схеме,; .Коммутатор ; 4 формирует 1 есть последовательносте пр моу голь ных си гналов длцтедь нос тью в полцериода, сдвинутых относительно друг друга на Я/з; их 1 час-то та  вл ет с  выходной частотбй инвертора. С помощью элементов совпадени  (двуХвходовые элементы И-НЕ) сигналы .коммутатора 4 преобразуютс  в ймпуль СЕЛ с длительностью V3 i котоЕие подаютс  на информационные входы ОК-триггеров 18-20, причем на каждый ц.-триггер 18- 20., управл ющий работо ключей одной из фаз инвертрра 8 поступают две последовательности; :импул сов,.сдвинутые сзтносительно друг друг на ЭГ ,что .обеспечивает S интервалах . 0-%и (дл  каждой фазы) рабрту триггеров 18-20 в счетном режиме.При этом на выходах ОК.-триггеров 18-20 в интервалах 0-% и формируютс  широтно-моду-лйрованные сиг .налы по линейно-возрастающему и линейно-убывающему закону соотв1этствен но, .а в интервалах -Ti соответствующие сигналам на выходах элементов совпадени  12,14,16, кото-, рые подключены к 3 входам ОК--триггеров 18-20. Таким образом, с выходов JIC-триггеров снимаютс  импульсы управлени  трехфазным инвертором, работающим в режиме ШИМ по трапецеидальному закону, которые через усилители-формирователи 7 подаютс  в управл ющие цепи инвертора 8. Выполнение логическогр блока в видеэлемента ИСКЛЮЧАЮЩЕЕ; ИЛИ и iTi-фазнрго формировател  импульсов, срде&жаадего- в каждой. Фазе элементы совпадени  и л1К -триггер, обеспечива.ет непосредственное форрадрование на выходах ЗК -триггеров сигналов, необходимых дл  управлени  т-фазным инвертором в режиме ШИМ по трапецеидаль ,номузакРну, что позвол ет, не усложн   коммутатор, iaocTpoHTb систему Управлени  таким инвертором при ми нимальном количестве схем совпадени . формула изобретени  Устррйство дл .управлени  ю-фазным инвертором,, содержащее задающий генератор, к выходу которого поддоединены два делител  частоты с разными коэффициентами делени , коммутатор , подключенный входом через элемент И к выходам делителей, частоты, усилители-Формирователи- импульсов, . выходы которых слуисэт дщ  подключе .нич уйравл юЩих вхрдрм-ло-фазного инвертора/ ti логический блрк, о т л ич а-ю щ ее с   тем. что, с целью : упррщени , указан шли логический блрк включает в qe6jj элемент :ИСКЛЮЧА101ЦЕЕ :ИЛИ, входы KpTopiOrp соединены с вьйхРдами .делителей частоты, и п -фазный формйррватель импульсов, кажда  фаза ко торогс содержит Ж -триггер и . элементе И-НЕ, причем .управл ющие йходы иК. -триггера прдключены через элемент Й-НЕ к. выхода:м коммутатора, а тактОвый Вход соедине;н с выходом : элемента ИСЖЛЮЧАЮЩ&Б.ИЛИ. Источники информации, |1ркн тые во внимание при экспертизе 1,Щеголёв А.И., Ныцык Г.С. Система управлени  трехфазным йнвертором с рднопол рной ИМИ др трапецеида ь .ному закону. Преобразовательна  Техника, XXI конференци  по радиоэлектронике . ТОМСК, ТГУ т. I, 1974. 2.Авторское свидетельство СССР , кл. Н 02 Р 13/18, 1968.

Claims (1)

1. Формула изобретения

   Устройство Для.управлениядп-фазным инвертором,· содержащее задающий генератор, к выходу которого подсоединены два делителя частоты с разными коэффициентами деления, коммута- . - тор, подключенный' входом через элехода элемента И 5 поступают на вход мент И к выходам делителей частоты, усилители-формирователи· импульсов, цевой пересчетной схеме. Коммутатор выходы которых служат для подключе40

   4 формирует шесть последовательностей прямоугольных сигналов длительностью в полцериода, сдвинутых относительно друг друга на Тг/З , их частота является выходной частотой инвертора. С помощью элементов совпадения 12-17 (двухвходовые элементы И-НЕ) сигналы коммутатора 4 преобразуются в импульсы с длительностью ^ет/з , которые подаются на информационные входы ОК-триггеров 18-20, причем на каждый ЗК-триггер 18- 20., управляющий работой 45 ключей одной из фаз инвертора 8, поступают две последовательности импульсов ,,сдвинутые относительно друг друга на 5Г ,что обеспечивает в интервалах 0-%й (для каждой фазы) работуТК’’ триггеров 18-20 в счетном режиме.При этом на прямых выходах ЗК-триггеров 18-20 в интервалах О-Т/ь и 31-⁴% формируются широтно-модулированные сиг.налы по линейно-возрастающему и линейно-убывающему закону соответственно, а в интервалах %-Т и ния уИравляющих входомлп-фазного инвертора, и логический блок, о т л ич аю щ е е с я тем, что, с целью упрощения, указанный логический блок включает в себя элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, входы которого соединены с выходами делителей частоты, и гп-фазный формирователь импульсов, каждая фаза которого содержит ЗК -триггер и элементы и-НЕ, причем .управляющие входы ЗК -триггера подключены через элементИ-НЕ к выходам коммутатора, а тактовый вход соединен с выходом элемента ИСКЛЮЧАЮЩЕЕИЛИ. -