JPH01165228A - Ｄａ変換装置 - Google Patents
Ｄａ変換装置Info
- Publication number
- JPH01165228A JPH01165228A JP32435887A JP32435887A JPH01165228A JP H01165228 A JPH01165228 A JP H01165228A JP 32435887 A JP32435887 A JP 32435887A JP 32435887 A JP32435887 A JP 32435887A JP H01165228 A JPH01165228 A JP H01165228A
- Authority
- JP
- Japan
- Prior art keywords
- data
- distortion
- conversion
- added
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 34
- 230000000295 complement effect Effects 0.000 claims description 2
- 230000002194 synthesizing effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005452 bending Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＤ／Ａ変換装置の改良に関し、待にディジタル
オーディオ装置などに用いて好適なり／Ａ変換装置に関
する。
オーディオ装置などに用いて好適なり／Ａ変換装置に関
する。
ディジタルオーディオ装置などに用いられるＤ／Ａ変換
器は１６し゛ット以上の広いダイナミックレンジを必要
とし、より歪の少ないものが要求される。一般にＤ／Ａ
変換器はラダー抵抗回路などを用いて作られており、こ
の為、精度上最上位ビット（ＭＳＢ）の精度を高めるこ
とが最も重要である。例えばオーディオ信号では、全ビ
ットゼロとなる最低位レベルデータが、アナログ信号の
負の最大レベルに対応し、全ビット１となる最高位レベ
ルデータが正の最大レベルに対応し、ＭＳＢのみ“０″
もしくは“１ｎとなる中心レベルデータがアナログ信号
のゼロレベルに対応する。
器は１６し゛ット以上の広いダイナミックレンジを必要
とし、より歪の少ないものが要求される。一般にＤ／Ａ
変換器はラダー抵抗回路などを用いて作られており、こ
の為、精度上最上位ビット（ＭＳＢ）の精度を高めるこ
とが最も重要である。例えばオーディオ信号では、全ビ
ットゼロとなる最低位レベルデータが、アナログ信号の
負の最大レベルに対応し、全ビット１となる最高位レベ
ルデータが正の最大レベルに対応し、ＭＳＢのみ“０″
もしくは“１ｎとなる中心レベルデータがアナログ信号
のゼロレベルに対応する。
従って、特にアナログ信号のゼロレベル付近の微少信号
では、ＭＳＢが０”又は′１”に頻繁に切り変わる為、
いわゆるゼロクロス歪を生ずる。
では、ＭＳＢが０”又は′１”に頻繁に切り変わる為、
いわゆるゼロクロス歪を生ずる。
即ち、ＭＳＢのみＯ′となる場合と１゛となる場合の差
は、最下位ビット（ＬＳＦＩ）１ビット分であり、極め
て小さいが、実際にはＭＳＢのＤ／Ａ変換誤差が加わる
。通常このＤ／Ａ変換誤差は、ＬＳＢＩビットに比べて
極めて大きく無視出来ない為、上述のゼロクロス歪を生
ずる。この様に少レベル信号の時歪感が大きくなる欠点
があった。 本発明はこの様な欠点を解決し、微少信号
におけるゼロクロス歪をなくそうとするものである。
は、最下位ビット（ＬＳＦＩ）１ビット分であり、極め
て小さいが、実際にはＭＳＢのＤ／Ａ変換誤差が加わる
。通常このＤ／Ａ変換誤差は、ＬＳＢＩビットに比べて
極めて大きく無視出来ない為、上述のゼロクロス歪を生
ずる。この様に少レベル信号の時歪感が大きくなる欠点
があった。 本発明はこの様な欠点を解決し、微少信号
におけるゼロクロス歪をなくそうとするものである。
Ｃ問題点を解決するための手段〕
この為、本発明によるＤ／Ａ変換装置は、ディジタルデ
ータから第１の非直線変換データを得る手段と、該第１
の非直線変換データと相補な関係を有する第２の非直線
データを得る手段と、上記第１及び第２の非直線変換デ
ータをそれぞれＤ／Ａ変換して第１及び第２のアナログ
出力を得る手段と、該第１及び第２のアナログ出力を合
成する手段とを有することを特徴とするものである。
ータから第１の非直線変換データを得る手段と、該第１
の非直線変換データと相補な関係を有する第２の非直線
データを得る手段と、上記第１及び第２の非直線変換デ
ータをそれぞれＤ／Ａ変換して第１及び第２のアナログ
出力を得る手段と、該第１及び第２のアナログ出力を合
成する手段とを有することを特徴とするものである。
本発明はこの様な構成を有するものであるから、人力デ
ィジタルデータから得た第１及び第２の非直線変換デー
タ中の、上記中心レベルデータに対応するデータでは、
ＭＳＢの反転が起こらない。
ィジタルデータから得た第１及び第２の非直線変換デー
タ中の、上記中心レベルデータに対応するデータでは、
ＭＳＢの反転が起こらない。
即ち、ＭＳＢのＤ／Ａ変換誤差に基づく歪みは、上記入
力ディジタルデータの中心レベル以外のレベルに対応す
る位置で生ずることになる。従って、上記の様なゼロク
ロス歪は、ゼロレベル付近以外のレベルの高い部分で発
生することになる。
力ディジタルデータの中心レベル以外のレベルに対応す
る位置で生ずることになる。従って、上記の様なゼロク
ロス歪は、ゼロレベル付近以外のレベルの高い部分で発
生することになる。
第１図は本発明の一実施例を示すブロック図である。Ｃ
Ｄプレーヤ１より発生した入力ディジタルデータＸはデ
ータ変換回路２に加えられる。データ変換回路２からの
変換データＹ、 、 ｙ、はそれ ぞれＤ／Ａ変換器
４及びインバータ３に加えられる。インバータ３の出力
はＤ／Ａ変換器５に加えられ、Ｄ／Ａ変換器４．５の出
力は差動増幅器６に加えられ、出力端子７に導出される
。
Ｄプレーヤ１より発生した入力ディジタルデータＸはデ
ータ変換回路２に加えられる。データ変換回路２からの
変換データＹ、 、 ｙ、はそれ ぞれＤ／Ａ変換器
４及びインバータ３に加えられる。インバータ３の出力
はＤ／Ａ変換器５に加えられ、Ｄ／Ａ変換器４．５の出
力は差動増幅器６に加えられ、出力端子７に導出される
。
以上の構成による動作を第２図を参照しながら以下説明
する。データ変換回路２は、第２図に示す様に、入力デ
ィジタルデータＸの最上位及び最下位レベルデータに対
応したデータはもとのままであるが、中心レベルデータ
に対応したデータが変更された非直線変換データＹ１
を得ると共に、該変換データＹ１ と加算すれば人力
データＸの２倍となる関係の非直線変換データＹλをも
得る。
する。データ変換回路２は、第２図に示す様に、入力デ
ィジタルデータＸの最上位及び最下位レベルデータに対
応したデータはもとのままであるが、中心レベルデータ
に対応したデータが変更された非直線変換データＹ１
を得ると共に、該変換データＹ１ と加算すれば人力
データＸの２倍となる関係の非直線変換データＹλをも
得る。
この様なデータＹ２Ｌは、変換データ右 から入力デー
タＸを差し引いて差分データを得、この差分データを
Ｘから差し引くことにより容易に得られる。次に、両変
換データＹ、 、 Ｙ工を各々Ｄ／Ａ変換器４．５でア
ナログ変換し、これらの２つのアナログデータを加算す
ればちとの直線データを得ることが出来る。本実施例で
は、Ｄ／Ａ変換器４．５に加わる外部ノイズ等を打ち消
せるように、非直線データＹｚ をインバータ３で全
反転し極性反転データとし、これをＤ／Ａ変換し、それ
らの両アナログ値ｙ、 、−ｙ、 を差動アンプ６
で引算して、ディジタルＸに対応するアナログデータを
得る。従って、データ成分は加算され、ノイズ成分は減
算されてＳ／Ｎの改善を計っている。
タＸを差し引いて差分データを得、この差分データを
Ｘから差し引くことにより容易に得られる。次に、両変
換データＹ、 、 Ｙ工を各々Ｄ／Ａ変換器４．５でア
ナログ変換し、これらの２つのアナログデータを加算す
ればちとの直線データを得ることが出来る。本実施例で
は、Ｄ／Ａ変換器４．５に加わる外部ノイズ等を打ち消
せるように、非直線データＹｚ をインバータ３で全
反転し極性反転データとし、これをＤ／Ａ変換し、それ
らの両アナログ値ｙ、 、−ｙ、 を差動アンプ６
で引算して、ディジタルＸに対応するアナログデータを
得る。従って、データ成分は加算され、ノイズ成分は減
算されてＳ／Ｎの改善を計っている。
次にデータ変換回路２をさらに詳細に説明する。
入力データＸのフルスケールを±Ｆｓとし、中心を０と
すると、変換データＹＩ は、±（１／２）Ｆｓの区
間においては＋（１／４）Ｆｓに相当する値だけ入力デ
ータＸに加算され、（１／２）ＦＳ以上の区間において
は、人力データＸの増加率に対して変換データＹ１の増
加率を１／２とし、−（１／ ２ ） Ｆ ｓから−Ｆ
ｓまでは入力データＸの増加率の（３／２）倍とする。
すると、変換データＹＩ は、±（１／２）Ｆｓの区
間においては＋（１／４）Ｆｓに相当する値だけ入力デ
ータＸに加算され、（１／２）ＦＳ以上の区間において
は、人力データＸの増加率に対して変換データＹ１の増
加率を１／２とし、−（１／ ２ ） Ｆ ｓから−Ｆ
ｓまでは入力データＸの増加率の（３／２）倍とする。
これに対し変換データＹ２ は変換データＹ１ と入
力データＸとの差分データをＸより差し引いたものと等
しくする。
力データＸとの差分データをＸより差し引いたものと等
しくする。
即ち、±（１／２）ＦｓＯ間では（１／４）Ｆｓだけ下
げられ、（１／２）Ｆｓ以上では３／２の増化率、
（１／２）Ｆｓより下では１／２の増化率とする。これ
らの演算式は、 Ｙ＋＝Ｘ＋ □ −・・−・−・−・−−−−
−一−−−−・−一−−（１）Ｆｓ Ｙｚ ＝ Ｘ −□−−−−−−−−−・・−・−・
・−一−−−−−−（２）Ｘ≧□ Ｘ ≦ −□ となる。
げられ、（１／２）Ｆｓ以上では３／２の増化率、
（１／２）Ｆｓより下では１／２の増化率とする。これ
らの演算式は、 Ｙ＋＝Ｘ＋ □ −・・−・−・−・−−−−
−一−−−−・−一−−（１）Ｆｓ Ｙｚ ＝ Ｘ −□−−−−−−−−−・・−・−・
・−一−−−−−−（２）Ｘ≧□ Ｘ ≦ −□ となる。
従って、変換データＹ、とＹｌを加算すれば入力データ
Ｘの２倍と等しく、正しいリニアなアナログ出力が得ら
れる。
Ｘの２倍と等しく、正しいリニアなアナログ出力が得ら
れる。
なお、変換データＹ＋ の増加率が１／２となる範囲
では最小ビットの１／２の分解能が必要であるが、ここ
ではこの１／２の端数を切りすてる。
では最小ビットの１／２の分解能が必要であるが、ここ
ではこの１／２の端数を切りすてる。
一方この範囲では、変換データＹ２の増加率が３／２で
あり同様の端数が出るが、この場合は切り上げる。従っ
てｙ、 ＋Ｙ、のデータには、上述の端数の切り上げ
切り下げは相殺されて影響は現れないので、この変換デ
ータＹｌ 、Ｙ２各々をＤ／Ａ変換して、差動増幅器６
で合成した出力は入力データに対してリニアとなる。
あり同様の端数が出るが、この場合は切り上げる。従っ
てｙ、 ＋Ｙ、のデータには、上述の端数の切り上げ
切り下げは相殺されて影響は現れないので、この変換デ
ータＹｌ 、Ｙ２各々をＤ／Ａ変換して、差動増幅器６
で合成した出力は入力データに対してリニアとなる。
次に歪の減少理由について第２図を用いて説明する。今
、変換データＹ（、ＹｘのＭＳＢが反転するとき、これ
らを復調したアナログ出力ｙ、。
、変換データＹ（、ＹｘのＭＳＢが反転するとき、これ
らを復調したアナログ出力ｙ、。
−ｙ２ のゼロクロス点Ｐ＋ 、Ｐｚでは、前述の様
な 一定のゼロクロス歪Ｔを生ずる。この場合、ゼロク
ロス点Ｐ＋で変換データＹ１に対する歪が発生した時に
は、他方の変換データＹｚに対しては歪が発生しない、
そのため、合成歪率は１／２となり、変換データＹ２に
対するゼロクロス点Ｐλでの合成歪率も同様に１／２と
なる。この様に歪は２ケ所で発生するものの、各々のレ
ベルは１／２となり、合計電力は減少する。さらに、こ
れらの歪は、入力データＸ のゼロクロス点Ｐ０付近で
は発生しないので、微少入力信号時において、前述の様
に耳障りなゼロクロス歪が発生することはない。
な 一定のゼロクロス歪Ｔを生ずる。この場合、ゼロク
ロス点Ｐ＋で変換データＹ１に対する歪が発生した時に
は、他方の変換データＹｚに対しては歪が発生しない、
そのため、合成歪率は１／２となり、変換データＹ２に
対するゼロクロス点Ｐλでの合成歪率も同様に１／２と
なる。この様に歪は２ケ所で発生するものの、各々のレ
ベルは１／２となり、合計電力は減少する。さらに、こ
れらの歪は、入力データＸ のゼロクロス点Ｐ０付近で
は発生しないので、微少入力信号時において、前述の様
に耳障りなゼロクロス歪が発生することはない。
第３図に、変換データＹ、 、 Ｙｌ として、ゼ
ロレベル付近の入力データＸを２ビツトシフトしたもの
を用いた場合の歪特性の例を示す。従来の歪特性ａにく
らべ、本実施例の歪特性すは、ゼロレベルより２ビツト
下のレベル（−１２ｄＢ）以下ではゼロクロス歪は発生
せず、点線で示す理想的なカーブに近づけることができ
る。
ロレベル付近の入力データＸを２ビツトシフトしたもの
を用いた場合の歪特性の例を示す。従来の歪特性ａにく
らべ、本実施例の歪特性すは、ゼロレベルより２ビツト
下のレベル（−１２ｄＢ）以下ではゼロクロス歪は発生
せず、点線で示す理想的なカーブに近づけることができ
る。
ここでデータ変換回路２は入力データＸに対する変換デ
ータ’＋’＋、Ｙｚの値を全てＲＯＭに書いたものでも
実現できる。又前記第（＋）〜第（６）式の通りに演算
しても良い。この場合各式中の（１／２）ＸはＭＳＢ以
下を１ピント下方ヘシフトすれば良い。又、（３／２）
Ｘはｘ＋ （Ｘ／２）と表せるから、もとの入力データ
Ｘと、これを１ビツト下位ヘシフトしたものとを加算す
ればよい。又、変換データＹｉについては先に変換デー
タＹ１を上述の様にして求め、このＹ、を用いてＹｌ
＝ Ｘ （Ｙ＋ −Ｘ ） −−−−−−−−−
−−−−−−・−−一−−−−−−−（７）により変換
データＹ２を求めてもよい。具体的な演算回路自体は周
知であるから省略する。
ータ’＋’＋、Ｙｚの値を全てＲＯＭに書いたものでも
実現できる。又前記第（＋）〜第（６）式の通りに演算
しても良い。この場合各式中の（１／２）ＸはＭＳＢ以
下を１ピント下方ヘシフトすれば良い。又、（３／２）
Ｘはｘ＋ （Ｘ／２）と表せるから、もとの入力データ
Ｘと、これを１ビツト下位ヘシフトしたものとを加算す
ればよい。又、変換データＹｉについては先に変換デー
タＹ１を上述の様にして求め、このＹ、を用いてＹｌ
＝ Ｘ （Ｙ＋ −Ｘ ） −−−−−−−−−
−−−−−−・−−一−−−−−−−（７）により変換
データＹ２を求めてもよい。具体的な演算回路自体は周
知であるから省略する。
以上説明したように、ＭＳＢのＤ／Ａ変換誤差に起因す
る歪が上下に分離して各々半分となり、しかも入力信号
のゼロックス点付近では、この歪が発生しない。
る歪が上下に分離して各々半分となり、しかも入力信号
のゼロックス点付近では、この歪が発生しない。
なお、変換データＹ、、Ｙ、を直列処理して１つのＤ／
Ａ変換器により、アナログデータ列ｙ１、ｙユに変換し
、このアナログデータ列を２つのサンプルホールド回路
を用いて並列アナログ出力ｙ、、−ｙｚを得てもよい。
Ａ変換器により、アナログデータ列ｙ１、ｙユに変換し
、このアナログデータ列を２つのサンプルホールド回路
を用いて並列アナログ出力ｙ、、−ｙｚを得てもよい。
以上の実施例では変換データＹ、 、 Ｙｌを第２
図の様に設定したがこれに限らず種々の設定を行うこと
が出来る。例えば第２図点線Ｚｌ 、Ｚｔの様に、入力
データＸに対して平行な部分を持たなくてもよい。又、
変換データＹ１．Ｙｚの、入力データＸに対する傾斜も
、必要に応じて種々なる値を用いてよい。又、これらＹ
＋、Ｙｌ、Ｚｌ 及びＺ２を求めてＤ／Ａ変換し、これ
らを合計して入力データＸの４倍に相当するアナログデ
ータを得る様にしてもよい。さらに、変換データＹｌ。
図の様に設定したがこれに限らず種々の設定を行うこと
が出来る。例えば第２図点線Ｚｌ 、Ｚｔの様に、入力
データＸに対して平行な部分を持たなくてもよい。又、
変換データＹ１．Ｙｚの、入力データＸに対する傾斜も
、必要に応じて種々なる値を用いてよい。又、これらＹ
＋、Ｙｌ、Ｚｌ 及びＺ２を求めてＤ／Ａ変換し、これ
らを合計して入力データＸの４倍に相当するアナログデ
ータを得る様にしてもよい。さらに、変換データＹｌ。
Ｙｌの折れ曲がり点を多数設けてもよい。
以上説明した様に、本発明によれば、ＭＳＢに対するＤ
／Ａ変換誤差に起因する歪が少なくとも２ケ所にわかれ
各々のレベルも減少する。しかも、これらの歪は入力信
号のゼロクロス点付近では発生しないので、微少人力信
号時のＳ／Ｎ比を下げることが出来る等優れた効果を得
ることが出来る。
／Ａ変換誤差に起因する歪が少なくとも２ケ所にわかれ
各々のレベルも減少する。しかも、これらの歪は入力信
号のゼロクロス点付近では発生しないので、微少人力信
号時のＳ／Ｎ比を下げることが出来る等優れた効果を得
ることが出来る。
第一図は本発明の一実施例を示すブロック図、第２図は
その動作を説明する線図、第３図はその効果を示す歪特
性図である。 １−−−− ＣＤプレーヤ ２−・−データ変換回
路３− インバータ ４．５−・−Ｄ／Ａ変換
器ｍｉ。 ＋ 第２［コ
その動作を説明する線図、第３図はその効果を示す歪特
性図である。 １−−−− ＣＤプレーヤ ２−・−データ変換回
路３− インバータ ４．５−・−Ｄ／Ａ変換
器ｍｉ。 ＋ 第２［コ
Claims (1)
- ディジタルデータから第１の非直線変換データを得る手
段と、該第１の非直線変換データと相補な関係を有する
第２の非直線データを得る手段と、上記第１及び第２の
非直線変換データをそれぞれＤ／Ａ変換して第１及び第
２のアナログ出力を得る手段と、該第１及び第２のアナ
ログ出力を合成する手段とを有することを特徴とするＤ
／Ａ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32435887A JPH01165228A (ja) | 1987-12-22 | 1987-12-22 | Ｄａ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32435887A JPH01165228A (ja) | 1987-12-22 | 1987-12-22 | Ｄａ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01165228A true JPH01165228A (ja) | 1989-06-29 |
Family
ID=18164892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32435887A Pending JPH01165228A (ja) | 1987-12-22 | 1987-12-22 | Ｄａ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01165228A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01198829A (ja) * | 1988-02-03 | 1989-08-10 | Matsushita Electric Ind Co Ltd | ディジタル・アナログ変換装置 |
| JPH0362733A (ja) * | 1989-07-31 | 1991-03-18 | Kenwood Corp | Ｄ／ａ変換装置 |
| JPH03117215A (ja) * | 1989-09-15 | 1991-05-20 | Internatl Business Mach Corp <Ibm> | デイジタル・アナログ変換回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61242119A (ja) * | 1985-04-18 | 1986-10-28 | Nec Ic Microcomput Syst Ltd | Ｄ／ａ変換装置 |
-
1987
- 1987-12-22 JP JP32435887A patent/JPH01165228A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61242119A (ja) * | 1985-04-18 | 1986-10-28 | Nec Ic Microcomput Syst Ltd | Ｄ／ａ変換装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01198829A (ja) * | 1988-02-03 | 1989-08-10 | Matsushita Electric Ind Co Ltd | ディジタル・アナログ変換装置 |
| JPH0362733A (ja) * | 1989-07-31 | 1991-03-18 | Kenwood Corp | Ｄ／ａ変換装置 |
| JPH03117215A (ja) * | 1989-09-15 | 1991-05-20 | Internatl Business Mach Corp <Ibm> | デイジタル・アナログ変換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3039791B2 (ja) | Ｄａコンバータ | |
| JPH03177113A (ja) | ディジタル―アナログ変換器 | |
| US6995700B2 (en) | High-resolution digital-to-analog converter | |
| JPH03117215A (ja) | デイジタル・アナログ変換回路 | |
| JPH066229A (ja) | Ｄ／ａ変換器 | |
| JPH01165228A (ja) | Ｄａ変換装置 | |
| JP5935824B2 (ja) | Ｄ／ａ変換器 | |
| JPH0469455B2 (ja) | ||
| JPH0534855B2 (ja) | ||
| JPH06132828A (ja) | Ｄ／ａ変換装置 | |
| JPH01318320A (ja) | Ｄ／ａ変換装置 | |
| JPH0516739Y2 (ja) | ||
| JPH05308286A (ja) | Ｄ−ａ変換器 | |
| JPH01133424A (ja) | Ｄａ変換回路 | |
| JP2004112014A5 (ja) | ||
| JPH066216A (ja) | ビット長拡張装置 | |
| JPS63123228A (ja) | デジタルアナログ変換器 | |
| JP3101186B2 (ja) | ディジタル・エンコーダ回路 | |
| JPH047915A (ja) | Ｄ／ａコンバータ | |
| JP2589318B2 (ja) | アナログ・デジタル変換回路 | |
| JPH01170119A (ja) | ディジタル・アナログ変換装置 | |
| JPH0652869B2 (ja) | デジタル／アナログ変換器 | |
| JPH05227026A (ja) | デジタル・アナログ変換器 | |
| JPH05235765A (ja) | アナログ／デジタル変換装置 | |
| JPS6166411A (ja) | Ａ／ｄ変換装置 |